JPH09160663A - 低参照電圧回路およびその動作方法 - Google Patents
低参照電圧回路およびその動作方法Info
- Publication number
- JPH09160663A JPH09160663A JP8323580A JP32358096A JPH09160663A JP H09160663 A JPH09160663 A JP H09160663A JP 8323580 A JP8323580 A JP 8323580A JP 32358096 A JP32358096 A JP 32358096A JP H09160663 A JPH09160663 A JP H09160663A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- reference voltage
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 低電圧で動作する基準電圧発生器回路６００
を提供する。 【解決手段】 この基準電圧発生器回路６００は、加算
回路６１８を利用して、分圧されたバイポーラ接合電圧
信号６１６と、絶対温度に比例する倍増された電圧信号
６２２とを合成することによって得られる。基準電圧発
生器回路６００は、分圧信号６１６を生成する分割回路
６２０によって分圧される基準電圧と、倍増信号６２２
を生成する倍増回路６３０によって倍増される基準電圧
とを発生する。別の様態では、バイポーラ接合電圧と、
絶対温度に比例する電圧とは、電流に変換され、加算し
て、基準電圧出力に変換される電流を与えることができ
る。
を提供する。 【解決手段】 この基準電圧発生器回路６００は、加算
回路６１８を利用して、分圧されたバイポーラ接合電圧
信号６１６と、絶対温度に比例する倍増された電圧信号
６２２とを合成することによって得られる。基準電圧発
生器回路６００は、分圧信号６１６を生成する分割回路
６２０によって分圧される基準電圧と、倍増信号６２２
を生成する倍増回路６３０によって倍増される基準電圧
とを発生する。別の様態では、バイポーラ接合電圧と、
絶対温度に比例する電圧とは、電流に変換され、加算し
て、基準電圧出力に変換される電流を与えることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、参照電圧に関
し、さらに詳しくは、低電圧のバンドギャップ参照電圧
に関する。
し、さらに詳しくは、低電圧のバンドギャップ参照電圧
に関する。
【０００２】
【従来の技術】参照電圧は、既知の電圧をシステムおよ
び回路に与えるためエレクトロニクス業界で一般に利用
される。このような基準電圧を利用することにより、安
定した供給電圧の設計および製造ならびにイベントの監
視および測定が可能になる。参照電圧は温度に対して安
定することが望ましい。バンドギャップ参照電圧発生器
は、温度に対して安定した既知のタイプの参照電圧発生
器である。バンドギャップ参照電圧発生器は、接合電圧
Ｖj と、絶対温度に比例する電圧（Ｖpat ）とを加算す
ることによって動作する。図１は、電圧Ｖj を発生する
ために用いられる既知の回路１００を示す。回路１００
は、ダイオード１０６が順方向バイアスされるように、
ダイオード１０６に接続された電流源１０４を有する。
電圧Ｖj は、ダイオード１０６の順方向バイアス電圧で
ある。図２は、温度に対する電圧Ｖj １０２の既知の伝
達特性曲線をグラフに示す。グラフの横軸は、ケルビン
単位の絶対温度を表す。縦軸は、電圧Ｖj １０２を表
す。室温では、典型的なプロセスで形成される接合は、
０．４〜０．７ボルトの間の接合電圧Ｖj １０を有す
る。０°Ｋでは、接合電圧はバンドギャップ電圧
（ＶBG）によって制限される。シリコンのバンドギャッ
プ電圧は、既知のほぼ一定の値で、約１．２ボルトであ
る。０°Ｋと室温３００°Ｋとの間では、伝達特性曲線
は、０°Ｋのおける電圧値と３００°Ｋにおける電圧値
との間でほぼ直線によって表される。これらの電圧値
は、それぞれ１．２ボルトおよび０．５ボルトである。
従って、伝達特性曲線は負の傾きを有する。
び回路に与えるためエレクトロニクス業界で一般に利用
される。このような基準電圧を利用することにより、安
定した供給電圧の設計および製造ならびにイベントの監
視および測定が可能になる。参照電圧は温度に対して安
定することが望ましい。バンドギャップ参照電圧発生器
は、温度に対して安定した既知のタイプの参照電圧発生
器である。バンドギャップ参照電圧発生器は、接合電圧
Ｖj と、絶対温度に比例する電圧（Ｖpat ）とを加算す
ることによって動作する。図１は、電圧Ｖj を発生する
ために用いられる既知の回路１００を示す。回路１００
は、ダイオード１０６が順方向バイアスされるように、
ダイオード１０６に接続された電流源１０４を有する。
電圧Ｖj は、ダイオード１０６の順方向バイアス電圧で
ある。図２は、温度に対する電圧Ｖj １０２の既知の伝
達特性曲線をグラフに示す。グラフの横軸は、ケルビン
単位の絶対温度を表す。縦軸は、電圧Ｖj １０２を表
す。室温では、典型的なプロセスで形成される接合は、
０．４〜０．７ボルトの間の接合電圧Ｖj １０を有す
る。０°Ｋでは、接合電圧はバンドギャップ電圧
（ＶBG）によって制限される。シリコンのバンドギャッ
プ電圧は、既知のほぼ一定の値で、約１．２ボルトであ
る。０°Ｋと室温３００°Ｋとの間では、伝達特性曲線
は、０°Ｋのおける電圧値と３００°Ｋにおける電圧値
との間でほぼ直線によって表される。これらの電圧値
は、それぞれ１．２ボルトおよび０．５ボルトである。
従って、伝達特性曲線は負の傾きを有する。
【０００３】図３は、電圧Ｖpat を発生するために用い
られる既知のＶＰＴ(voltage proportional to tempera
ture) 発生器回路３００を示す。ＶＰＴ発生器は、ＭＯ
Ｓまたはバイポーラ技術のいずれかで作成できるが、図
示のＶＰＴ発生器３００は、ＭＯＳデバイスにおける閾
値以下電流(sub-threshold current) 指数拡散が支配的
な性質に依存する。そのため、トランジスタ３０８，３
０６における電流密度が十分に小さく、これらのトラン
ジスタが、弱反転領域(weak inversion region) とも呼
ばれる閾値以下領域で動作する場合、絶対温度に比例す
る電圧がノード３１２に存在する。ただし、トランジス
タ３０６の幅がトランジスタ３０８の幅よりも大きく、
かつそれらの長さが実質的に等しく、かつ両方のトラン
ジスタ３０６，３０８に印可されるゲート電極電圧が、
両方のトランジスタが同じ値の電流を伝播するような電
圧であるものとする。図４は、ＶＰＴ発生器３００の既
知の伝達特性曲線を示す。縦軸は、絶対温度に比例する
電圧（Ｖpat ）を表し、横軸は、ケルビン単位の温度を
表す。温度が絶対ゼロ（０°Ｋ）に近づくと、Ｖpat は
ゼロ・ボルトに近づく。伝達特性曲線は、トランジスタ
３０６のサイズとトランジスタ３０８のサイズの比率
と、これらのトランジスタで用いられる特定のデバイス
・プロセス技術とに応じて、室温における２０〜８０ミ
リボルトの値と、絶対ゼロにおけるゼロ・ボルトとの間
の線によって表される。この曲線は線形であり、正の傾
きを有する。
られる既知のＶＰＴ(voltage proportional to tempera
ture) 発生器回路３００を示す。ＶＰＴ発生器は、ＭＯ
Ｓまたはバイポーラ技術のいずれかで作成できるが、図
示のＶＰＴ発生器３００は、ＭＯＳデバイスにおける閾
値以下電流(sub-threshold current) 指数拡散が支配的
な性質に依存する。そのため、トランジスタ３０８，３
０６における電流密度が十分に小さく、これらのトラン
ジスタが、弱反転領域(weak inversion region) とも呼
ばれる閾値以下領域で動作する場合、絶対温度に比例す
る電圧がノード３１２に存在する。ただし、トランジス
タ３０６の幅がトランジスタ３０８の幅よりも大きく、
かつそれらの長さが実質的に等しく、かつ両方のトラン
ジスタ３０６，３０８に印可されるゲート電極電圧が、
両方のトランジスタが同じ値の電流を伝播するような電
圧であるものとする。図４は、ＶＰＴ発生器３００の既
知の伝達特性曲線を示す。縦軸は、絶対温度に比例する
電圧（Ｖpat ）を表し、横軸は、ケルビン単位の温度を
表す。温度が絶対ゼロ（０°Ｋ）に近づくと、Ｖpat は
ゼロ・ボルトに近づく。伝達特性曲線は、トランジスタ
３０６のサイズとトランジスタ３０８のサイズの比率
と、これらのトランジスタで用いられる特定のデバイス
・プロセス技術とに応じて、室温における２０〜８０ミ
リボルトの値と、絶対ゼロにおけるゼロ・ボルトとの間
の線によって表される。この曲線は線形であり、正の傾
きを有する。
【０００４】図５は、参照番号５０４のＶj の伝達特性
曲線と、参照番号５５０６のＶpatの増幅された伝達特
性曲線とを示す。Ｖj ２０２（図２）の伝達特性曲線お
よびＶpat （図４）の伝達特性曲線は、反対方向の傾き
を有する。Ｖpat （図４）の傾きを増幅することによ
り、Ｖj ５０５の傾きと等しいが反対方向の傾きが得ら
れる。この増幅された傾きは、曲線５０６によって表さ
れる。Ｖj 電圧曲線５０４および増幅された電圧曲線５
０６を加算することにより、温度変化から独立した参照
電圧曲線（Ｖref ）５０２が得られる。Ｖref 曲線５０
２の傾きは実質的にゼロである。電圧シフト方法をさら
に利用することにより、参照電圧レベルを１．２ボルト
以上またはそれ以下の値にシフトできる。
曲線と、参照番号５５０６のＶpatの増幅された伝達特
性曲線とを示す。Ｖj ２０２（図２）の伝達特性曲線お
よびＶpat （図４）の伝達特性曲線は、反対方向の傾き
を有する。Ｖpat （図４）の傾きを増幅することによ
り、Ｖj ５０５の傾きと等しいが反対方向の傾きが得ら
れる。この増幅された傾きは、曲線５０６によって表さ
れる。Ｖj 電圧曲線５０４および増幅された電圧曲線５
０６を加算することにより、温度変化から独立した参照
電圧曲線（Ｖref ）５０２が得られる。Ｖref 曲線５０
２の傾きは実質的にゼロである。電圧シフト方法をさら
に利用することにより、参照電圧レベルを１．２ボルト
以上またはそれ以下の値にシフトできる。
【０００５】
【発明が解決しようとする課題】バンドギャップ参照電
圧発生器の利用は普及しているが、約１．２ボルトのバ
ンドギャップ電圧以上の電源電圧での利用に制限されて
きた。バッテリおよびさらに低い電圧を必要とする現在
の用途では、１．２ボルト基準値以下の参照電圧が必要
とされる。
圧発生器の利用は普及しているが、約１．２ボルトのバ
ンドギャップ電圧以上の電源電圧での利用に制限されて
きた。バッテリおよびさらに低い電圧を必要とする現在
の用途では、１．２ボルト基準値以下の参照電圧が必要
とされる。
【０００６】
【課題を解決するための手段】従って、低い電圧で動作
でき、かつ低い電圧を発生できるバンドギャップ型参照
電圧発生器および複数の基準電圧を発生できる参照電圧
発生器が必要とされる。
でき、かつ低い電圧を発生できるバンドギャップ型参照
電圧発生器および複数の基準電圧を発生できる参照電圧
発生器が必要とされる。
【０００７】
【実施例】一般に、本発明は、低供給電圧の基準電圧発
生器の方法および装置を提供する。一般に、参照電圧発
生器の利用では、１．２ボルト以上の供給電圧を必要と
する。本発明は、０．９ボルトまたはそれ以下の電源電
圧で動作でき、また０．９ボルト以下の低い参照電圧を
発生できる。
生器の方法および装置を提供する。一般に、参照電圧発
生器の利用では、１．２ボルト以上の供給電圧を必要と
する。本発明は、０．９ボルトまたはそれ以下の電源電
圧で動作でき、また０．９ボルト以下の低い参照電圧を
発生できる。
【０００８】図６は、本発明による電圧発生器回路６０
０を示す。電圧発生器回路６００は、ＶＰＴ発生器(vol
tage-proportional-to-absolute temperature generato
r)６０２，接合参照電圧発生器６０４および加算回路網
(summation network) ６０６を含む。ＶＰＴ発生器６０
２は、温度依存参照電圧である電圧信号Ｖpat ６１０を
生成する。本実施例では、信号Ｖpat ６１０は、トラン
ジスタ３０６のサイズとトランジスタ３０８のサイズの
比率と、これらのトランジスタで用いられる特定のデバ
イス・プロセス技術とに応じて、室温における２０〜８
０ミリボルトと、絶対ゼロにおける０．０ボルトとの間
で、絶対温度に比例して変化する。接合参照電圧発生器
６０４は、接合参照電圧である信号Ｖj ６０８を生成す
る。この信号は、図２に示すように、バイポーラ接合電
圧の表現である。加算回路網６０６は、信号Ｖpat ６１
０と、バッファされた接合参照電圧Ｖj ’６１２とを受
ける。これらの信号を受けると、加算回路網６０６は基
準電圧Ｖref ６１４を生成する。
０を示す。電圧発生器回路６００は、ＶＰＴ発生器(vol
tage-proportional-to-absolute temperature generato
r)６０２，接合参照電圧発生器６０４および加算回路網
(summation network) ６０６を含む。ＶＰＴ発生器６０
２は、温度依存参照電圧である電圧信号Ｖpat ６１０を
生成する。本実施例では、信号Ｖpat ６１０は、トラン
ジスタ３０６のサイズとトランジスタ３０８のサイズの
比率と、これらのトランジスタで用いられる特定のデバ
イス・プロセス技術とに応じて、室温における２０〜８
０ミリボルトと、絶対ゼロにおける０．０ボルトとの間
で、絶対温度に比例して変化する。接合参照電圧発生器
６０４は、接合参照電圧である信号Ｖj ６０８を生成す
る。この信号は、図２に示すように、バイポーラ接合電
圧の表現である。加算回路網６０６は、信号Ｖpat ６１
０と、バッファされた接合参照電圧Ｖj ’６１２とを受
ける。これらの信号を受けると、加算回路網６０６は基
準電圧Ｖref ６１４を生成する。
【０００９】図７は、本発明による接合参照電圧発生器
６０４を示す。発生器６０４は、電流源７０９と、バイ
ポーラ接合を有するダイオード７０２と、バッファ７０
６とによって構成される。電流源７０９は、ダイオード
７０２が順方向バイアスされて、このダイオードの両端
に参照電圧Ｖj を生成するように、ダイオード７０２に
接続される。バッファ７０６への入力は、Ｖj ７０８を
受けるべく接続され、Ｖj ７０８は、電流源７０９およ
びダイオード７０２に共通のノードにおいて生成され
る。バッファ７０６は、単位利得増幅器を利用して構築
できる。バッファ７０６の出力は、バッファ７０６の入
力においてダイオード電圧に比例する信号Ｖj ’６１２
である。バッファ７０６は、回路の出力部分における負
荷が電圧Ｖj ７０８に影響を及ぼすことを防ぐために用
いられる。
６０４を示す。発生器６０４は、電流源７０９と、バイ
ポーラ接合を有するダイオード７０２と、バッファ７０
６とによって構成される。電流源７０９は、ダイオード
７０２が順方向バイアスされて、このダイオードの両端
に参照電圧Ｖj を生成するように、ダイオード７０２に
接続される。バッファ７０６への入力は、Ｖj ７０８を
受けるべく接続され、Ｖj ７０８は、電流源７０９およ
びダイオード７０２に共通のノードにおいて生成され
る。バッファ７０６は、単位利得増幅器を利用して構築
できる。バッファ７０６の出力は、バッファ７０６の入
力においてダイオード電圧に比例する信号Ｖj ’６１２
である。バッファ７０６は、回路の出力部分における負
荷が電圧Ｖj ７０８に影響を及ぼすことを防ぐために用
いられる。
【００１０】図６に示すように、加算回路網６０６は、
分圧回路６２０，倍増回路６３０および加算回路６１８
によって構成される。分圧回路６２０は、信号Ｖj ’６
１２を受けて、その出力において被分圧信号６１６を与
える。電圧倍増回路６３０は、信号Ｖpat ６１０を受け
て、その出力において被倍増信号６２２を与える。被分
圧信号６１６および被倍増信号６２２は、加算回路６１
８が受ける。これら２つの信号は、加算回路６１８によ
って互いに加算される。これらの信号の加算によって、
その出力において基準電圧が得られる。図５に示すよう
に、基準電圧６１４と同様な電圧Ｖref ５０２は、Ｖj
５０４と増幅されたＶpat 信号５０６とを加算すること
によって生成される。これらの表現の傾きは互いに反対
で、そのためこれらの組み合わせによって、信号Ｖref
５０２によって表されるように温度依存電圧が得られ
る。
分圧回路６２０，倍増回路６３０および加算回路６１８
によって構成される。分圧回路６２０は、信号Ｖj ’６
１２を受けて、その出力において被分圧信号６１６を与
える。電圧倍増回路６３０は、信号Ｖpat ６１０を受け
て、その出力において被倍増信号６２２を与える。被分
圧信号６１６および被倍増信号６２２は、加算回路６１
８が受ける。これら２つの信号は、加算回路６１８によ
って互いに加算される。これらの信号の加算によって、
その出力において基準電圧が得られる。図５に示すよう
に、基準電圧６１４と同様な電圧Ｖref ５０２は、Ｖj
５０４と増幅されたＶpat 信号５０６とを加算すること
によって生成される。これらの表現の傾きは互いに反対
で、そのためこれらの組み合わせによって、信号Ｖref
５０２によって表されるように温度依存電圧が得られ
る。
【００１１】従来技術の制限は、バンドギャップ電圧の
ために生じる。シリコン・バイポーラ接合のバンドギャ
ップ電圧は、約１．２ボルトである。１．２ボルトの参
照電圧を生成するためには、１．２ボルトよりも若干高
い供給電圧を必要とする。従って、理想的な状況では、
最低動作電圧は１．２ボルトよりも大きくなる。図６に
示すように分圧回路６２０を追加することにより、Ｖj
対温度伝達特性曲線（図２）の傾きを変更できる。この
曲線の傾きを変更することにより、伝達特性曲線が縦軸
を切り取る点が修正される。例えば、分圧回路６２０
が、図５の伝達特性曲線５０４によって表されるＶj ’
入力信号を２で分圧すると、新たな縦軸切片は０．６ボ
ルトになる。ここで、０．６ボルトの縦軸切片は、生成
できる参照電圧を表す。これは、Ｖpat ６１０の傾きが
Ｖj ’６１２を表す曲線の傾きのほぼ逆数となるように
Ｖpat ６１０を増幅することによって達成される。基準
電圧が０．６ボルトになると、０．９ボルト以下の供給
電圧で動作可能になる。０．９ボルトは、多くのバッテ
リ駆動用途において利用可能な最小供給電圧を表す。
ために生じる。シリコン・バイポーラ接合のバンドギャ
ップ電圧は、約１．２ボルトである。１．２ボルトの参
照電圧を生成するためには、１．２ボルトよりも若干高
い供給電圧を必要とする。従って、理想的な状況では、
最低動作電圧は１．２ボルトよりも大きくなる。図６に
示すように分圧回路６２０を追加することにより、Ｖj
対温度伝達特性曲線（図２）の傾きを変更できる。この
曲線の傾きを変更することにより、伝達特性曲線が縦軸
を切り取る点が修正される。例えば、分圧回路６２０
が、図５の伝達特性曲線５０４によって表されるＶj ’
入力信号を２で分圧すると、新たな縦軸切片は０．６ボ
ルトになる。ここで、０．６ボルトの縦軸切片は、生成
できる参照電圧を表す。これは、Ｖpat ６１０の傾きが
Ｖj ’６１２を表す曲線の傾きのほぼ逆数となるように
Ｖpat ６１０を増幅することによって達成される。基準
電圧が０．６ボルトになると、０．９ボルト以下の供給
電圧で動作可能になる。０．９ボルトは、多くのバッテ
リ駆動用途において利用可能な最小供給電圧を表す。
【００１２】図８は、本発明による低参照電圧回路８０
０を示す。参照電圧回路８００は、Ｐチャネル・トラン
ジスタ８０２，８０６と、Ｎチャネル・トランジスタ８
０４，８０８と、抵抗器８１０とを有するＶＰＴ発生器
６０２を構成する。ＶＰＴ発生器６０２のこの構成は、
周知の従来技術である。トランジスタ８０２は、電源Ｖ
DDに接続されたソース電極と、ドレイン電極と、ゲート
電極とを有する。トランジスタ８０６は、電源ＶDDに接
続されたソース電極と、ドレイン電極と、トランジスタ
８０６のドレイン電極およびトランジスタ８０２のゲー
ト電極に接続されたゲート電極とを有する。トランジス
タ８０４は、トランジスタ８０２のドレイン電極に接続
されたドレイン電極と、グランド信号を受けるべく接続
されたソース電極と、トランジスタ８０４のドレイン電
極に接続されたゲート電極とを有する。トランジスタ８
０８は、トランジスタ８０６のドレイン電極に接続され
たドレイン電極と、抵抗器８１０の第１端子に接続され
たソース電極と、トランジスタ８０４のゲート電極に接
続されたゲート電極とを有する。抵抗器８１０は、グラ
ンド信号に接続された第２端子を有する。トランジスタ
８０８のソース電極および抵抗器８１０の第１端子に共
通のノードは、ノード８３６である。ノード８３６は、
図６の信号Ｖpat ６１０と同様である。
０を示す。参照電圧回路８００は、Ｐチャネル・トラン
ジスタ８０２，８０６と、Ｎチャネル・トランジスタ８
０４，８０８と、抵抗器８１０とを有するＶＰＴ発生器
６０２を構成する。ＶＰＴ発生器６０２のこの構成は、
周知の従来技術である。トランジスタ８０２は、電源Ｖ
DDに接続されたソース電極と、ドレイン電極と、ゲート
電極とを有する。トランジスタ８０６は、電源ＶDDに接
続されたソース電極と、ドレイン電極と、トランジスタ
８０６のドレイン電極およびトランジスタ８０２のゲー
ト電極に接続されたゲート電極とを有する。トランジス
タ８０４は、トランジスタ８０２のドレイン電極に接続
されたドレイン電極と、グランド信号を受けるべく接続
されたソース電極と、トランジスタ８０４のドレイン電
極に接続されたゲート電極とを有する。トランジスタ８
０８は、トランジスタ８０６のドレイン電極に接続され
たドレイン電極と、抵抗器８１０の第１端子に接続され
たソース電極と、トランジスタ８０４のゲート電極に接
続されたゲート電極とを有する。抵抗器８１０は、グラ
ンド信号に接続された第２端子を有する。トランジスタ
８０８のソース電極および抵抗器８１０の第１端子に共
通のノードは、ノード８３６である。ノード８３６は、
図６の信号Ｖpat ６１０と同様である。
【００１３】ＶＰＴ発生器６０２のＮチャネル・トラン
ジスタ８０４およびＮチャネル・トランジスタ８０８に
おける電流密度は十分低いため、これらのトランジスタ
は閾値以下または弱反転領域で動作し、また本発明の一
実施例では、トランジスタ幅比は、トランジスタ８０８
の幅がトランジスタ８０４の幅の４倍となっている。こ
の構成において、両方のトランジスタ８０４，８０８が
同じ電流を伝播する場合、図８に示すようなＶＰＴ発生
器６０２は、この回路で用いられる特定のシリコン・デ
バイス技術の特性に応じて、３５〜５０ミリボルトの参
照電圧をノード８３６において生成する。ノード８３６
は、図６の信号Ｖpat と同様である。トランジスタ８０
６およびトランジスタ８０８を通過する電流の量は、抵
抗器８１０によって制御される。例えば、４０ミリボル
トの基準電圧を生成する特定のシリコン・デバイス技術
について、３００°Ｋの温度で動作するために１マイク
ロアンペアの電流が望ましい場合、抵抗器８１０は４０
キロオームとなるように選択される。この電流は、電圧
Ｖpat に比例する。トランジスタ８０６，８０２は、電
流ミラーを形成する。トランジスタ８０２，８０６が実
質的に同じ場合、出力インピーダンスおよびプロセス変
動の影響を無視すれば、トランジスタ８０２における電
流はトランジスタ８０６における電流と同じである。ト
ランジスタ８０２は、トランジスタ８０４の電流を制御
し、そのため出力インピーダンスおよびプロセス変動の
影響を無視すれば、トランジスタ８０４，８０８が同じ
電流を伝達することを保証する。さらに、Ｎチャネルま
たはＰチャネル・トランジスタのゲート電極をＮチャネ
ル・トランジスタ８０４またはＰチャネル・トランジス
タ８０６のゲート電極電圧でそれぞれ駆動することによ
り、電流を回路の他の部分において複製できる 接合電圧発生器６０４（図６）は、Ｐチャネル・トラン
ジスタ８１２，ダイオード８１４および増幅器８５０を
利用して、図８に示すように構成できる。Ｎチャネル・
トランジスタ８５０およびＰチャネル・トランジスタ８
４８は、Ｐチャネル・トランジスタ８１２の電流を制御
する。増幅器８５０は、Ｐチャネル・トランジスタ８１
６，８２２，８２６と、Ｎチャネル・トランジスタ８１
８，８２４，８２０と、抵抗器８２８，８３０とによっ
て構成される。Ｐチャネル・トランジスタ８４４および
Ｎチャネル・トランジスタ８４６は、この増幅器の電流
バイアスを設定する。
ジスタ８０４およびＮチャネル・トランジスタ８０８に
おける電流密度は十分低いため、これらのトランジスタ
は閾値以下または弱反転領域で動作し、また本発明の一
実施例では、トランジスタ幅比は、トランジスタ８０８
の幅がトランジスタ８０４の幅の４倍となっている。こ
の構成において、両方のトランジスタ８０４，８０８が
同じ電流を伝播する場合、図８に示すようなＶＰＴ発生
器６０２は、この回路で用いられる特定のシリコン・デ
バイス技術の特性に応じて、３５〜５０ミリボルトの参
照電圧をノード８３６において生成する。ノード８３６
は、図６の信号Ｖpat と同様である。トランジスタ８０
６およびトランジスタ８０８を通過する電流の量は、抵
抗器８１０によって制御される。例えば、４０ミリボル
トの基準電圧を生成する特定のシリコン・デバイス技術
について、３００°Ｋの温度で動作するために１マイク
ロアンペアの電流が望ましい場合、抵抗器８１０は４０
キロオームとなるように選択される。この電流は、電圧
Ｖpat に比例する。トランジスタ８０６，８０２は、電
流ミラーを形成する。トランジスタ８０２，８０６が実
質的に同じ場合、出力インピーダンスおよびプロセス変
動の影響を無視すれば、トランジスタ８０２における電
流はトランジスタ８０６における電流と同じである。ト
ランジスタ８０２は、トランジスタ８０４の電流を制御
し、そのため出力インピーダンスおよびプロセス変動の
影響を無視すれば、トランジスタ８０４，８０８が同じ
電流を伝達することを保証する。さらに、Ｎチャネルま
たはＰチャネル・トランジスタのゲート電極をＮチャネ
ル・トランジスタ８０４またはＰチャネル・トランジス
タ８０６のゲート電極電圧でそれぞれ駆動することによ
り、電流を回路の他の部分において複製できる 接合電圧発生器６０４（図６）は、Ｐチャネル・トラン
ジスタ８１２，ダイオード８１４および増幅器８５０を
利用して、図８に示すように構成できる。Ｎチャネル・
トランジスタ８５０およびＰチャネル・トランジスタ８
４８は、Ｐチャネル・トランジスタ８１２の電流を制御
する。増幅器８５０は、Ｐチャネル・トランジスタ８１
６，８２２，８２６と、Ｎチャネル・トランジスタ８１
８，８２４，８２０と、抵抗器８２８，８３０とによっ
て構成される。Ｐチャネル・トランジスタ８４４および
Ｎチャネル・トランジスタ８４６は、この増幅器の電流
バイアスを設定する。
【００１４】トランジスタ８５０は、トランジスタ８０
４のゲート電極に接続されたゲート電極と、グランド信
号を受けるべく接続されたソース電極と、ドレイン電極
とを有する。トランジスタ８４８は、電源ＶDDに接続さ
れたソース電極と、トランジスタ８５０のドレイン電極
に接続されたドレイン電極と、トランジスタ８４８のド
レイン電極に接続されたゲート電極とを有する。トラン
ジスタ８１８は、トランジスタ８４８のゲート電極に接
続されたゲート電極と、電源ＶDDに接続されたソース電
極と、ドレイン電極とを有する。ダイオード８１４は、
トランジスタ８１２のドレイン電極に接続されたアノー
ドと、グランド信号に接続されたカソードとを有する。
ダイオード８１４およびトランジスタ８１２に共通のノ
ードはノード８３８であり、図６のダイオードＶj ６０
８の順方向バイアス接合電圧を表す。
４のゲート電極に接続されたゲート電極と、グランド信
号を受けるべく接続されたソース電極と、ドレイン電極
とを有する。トランジスタ８４８は、電源ＶDDに接続さ
れたソース電極と、トランジスタ８５０のドレイン電極
に接続されたドレイン電極と、トランジスタ８４８のド
レイン電極に接続されたゲート電極とを有する。トラン
ジスタ８１８は、トランジスタ８４８のゲート電極に接
続されたゲート電極と、電源ＶDDに接続されたソース電
極と、ドレイン電極とを有する。ダイオード８１４は、
トランジスタ８１２のドレイン電極に接続されたアノー
ドと、グランド信号に接続されたカソードとを有する。
ダイオード８１４およびトランジスタ８１２に共通のノ
ードはノード８３８であり、図６のダイオードＶj ６０
８の順方向バイアス接合電圧を表す。
【００１５】トランジスタ８１６は、電源ＶDDに接続さ
れたソース電極と、ゲート電極と、ドレイン電極とを有
する。トランジスタ８１８は、トランジスタ８１８のド
レイン電極に接続されたドレイン電極と、ノード８３８
に接続されたゲート電極と、ソース電極とを有する。ト
ランジスタ８４４は、電源ＶDDに接続されたソース電極
と、トランジスタ８０６のゲート電極に接続されたゲー
ト電極と、ドレイン電極とを有する。トランジスタ８４
６は、グランド信号に接続されたソース電極と、トラン
ジスタ８４４のドレイン電極に接続されたドレイン電極
と、トランジスタ８４６のドレイン電極に接続されたゲ
ート電極とを有する。トランジスタ８２０は、トランジ
スタ８１８のソース電極に接続されたドレイン電極と、
トランジスタ８４６のゲート電極に接続されたゲート電
極と、グランド信号に接続されたソース電極とを有す
る。トランジスタ８２２は、電源ＶDDに接続されたソー
ス電極と、トランジスタ８１６のゲート電極に接続され
たゲート電極と、トランジスタ８２２のゲート電極に接
続されたドレイン電極とを有する。トランジスタ８２４
は、トランジスタ８２２のドレイン電極に接続されたド
レイン電極と、ゲート電極と、トランジスタ８２０のド
レイン電極に接続されたソース電極とを有する。トラン
ジスタ８２６は、電源ＶDDに接続されたソース電極と、
トランジスタ８１８のドレイン電極およびコンデンサ８
６０の第１端子に接続されたゲート電極と、トランジス
タ８２４のゲート電極およびコンデンサ８６０ｈの第２
端子ならびに抵抗器８２８の第１端子に接続されたドレ
イン電極とを有する。抵抗器８２８は、抵抗器８３０の
第１端子に接続された第２端子を有する。抵抗器８３０
は、グランド信号に接続された第２端子を有する。ノー
ド８５２は、抵抗器８２８の第２端子および抵抗器８３
０の第１端子に共通のノードである。ノード８４０は、
トランジスタ８２６のドレイン電極，トランジスタ８２
４のゲート電極および抵抗器８２８の第１端子に共通の
ノードである。ノード８４０は、図６の信号Ｖj ’６１
２と同様である。
れたソース電極と、ゲート電極と、ドレイン電極とを有
する。トランジスタ８１８は、トランジスタ８１８のド
レイン電極に接続されたドレイン電極と、ノード８３８
に接続されたゲート電極と、ソース電極とを有する。ト
ランジスタ８４４は、電源ＶDDに接続されたソース電極
と、トランジスタ８０６のゲート電極に接続されたゲー
ト電極と、ドレイン電極とを有する。トランジスタ８４
６は、グランド信号に接続されたソース電極と、トラン
ジスタ８４４のドレイン電極に接続されたドレイン電極
と、トランジスタ８４６のドレイン電極に接続されたゲ
ート電極とを有する。トランジスタ８２０は、トランジ
スタ８１８のソース電極に接続されたドレイン電極と、
トランジスタ８４６のゲート電極に接続されたゲート電
極と、グランド信号に接続されたソース電極とを有す
る。トランジスタ８２２は、電源ＶDDに接続されたソー
ス電極と、トランジスタ８１６のゲート電極に接続され
たゲート電極と、トランジスタ８２２のゲート電極に接
続されたドレイン電極とを有する。トランジスタ８２４
は、トランジスタ８２２のドレイン電極に接続されたド
レイン電極と、ゲート電極と、トランジスタ８２０のド
レイン電極に接続されたソース電極とを有する。トラン
ジスタ８２６は、電源ＶDDに接続されたソース電極と、
トランジスタ８１８のドレイン電極およびコンデンサ８
６０の第１端子に接続されたゲート電極と、トランジス
タ８２４のゲート電極およびコンデンサ８６０ｈの第２
端子ならびに抵抗器８２８の第１端子に接続されたドレ
イン電極とを有する。抵抗器８２８は、抵抗器８３０の
第１端子に接続された第２端子を有する。抵抗器８３０
は、グランド信号に接続された第２端子を有する。ノー
ド８５２は、抵抗器８２８の第２端子および抵抗器８３
０の第１端子に共通のノードである。ノード８４０は、
トランジスタ８２６のドレイン電極，トランジスタ８２
４のゲート電極および抵抗器８２８の第１端子に共通の
ノードである。ノード８４０は、図６の信号Ｖj ’６１
２と同様である。
【００１６】Ｎチャネル・トランジスタ８５０は電流源
として機能し、トランジスタ８０４のゲートを駆動する
同じゲート電極電圧を受ける。一般に、トランジスタ８
５０は、トランジスタ８０４よりもはるかに小さい幅を
有し、はるかに小さい電流を導通する。Ｐチャネル・ト
ランジスタ８４８，８１２は、電流ミラーとして機能す
る。Ｐチャネル・トランジスタ８１２によって生成され
た電流は、ダイオード８１４を通り、ダイオード８１４
の両端に順方向バイアスを生成する。接合電圧（図６の
Ｖj ６０８）は、ノード８３８に存在する。この接合電
圧は、増幅器８５０によってバッファされる。Ｖj は、
Ｎチャネル・トランジスタ８１８のゲート電極である増
幅器８５０の入力が受ける。増幅器の出力は、出力ノー
ド８４０である。出力ノード８４０に存在する電圧、す
なわち図６のＶj ’６１２は、ノード８３８に存在する
ダイオード電圧、すなわち図６のＶj ６０８と実質的に
同様である。
として機能し、トランジスタ８０４のゲートを駆動する
同じゲート電極電圧を受ける。一般に、トランジスタ８
５０は、トランジスタ８０４よりもはるかに小さい幅を
有し、はるかに小さい電流を導通する。Ｐチャネル・ト
ランジスタ８４８，８１２は、電流ミラーとして機能す
る。Ｐチャネル・トランジスタ８１２によって生成され
た電流は、ダイオード８１４を通り、ダイオード８１４
の両端に順方向バイアスを生成する。接合電圧（図６の
Ｖj ６０８）は、ノード８３８に存在する。この接合電
圧は、増幅器８５０によってバッファされる。Ｖj は、
Ｎチャネル・トランジスタ８１８のゲート電極である増
幅器８５０の入力が受ける。増幅器の出力は、出力ノー
ド８４０である。出力ノード８４０に存在する電圧、す
なわち図６のＶj ’６１２は、ノード８３８に存在する
ダイオード電圧、すなわち図６のＶj ６０８と実質的に
同様である。
【００１７】加算回路網６０６（図６）は、図８におい
て、Ｐチャネル・トランジスタ８０６，８３２，Ｎチャ
ネル・トランジスタ８０８および抵抗器８１０，８３
４，８２８，８３０によって表される。（Ｐチャネル・
トランジスタ８０６，Ｎチャネル・トランジスタ８０８
および抵抗器８１０はＶＰＴ発生器６０２の一部でもあ
る。抵抗器８２８，８３０は増幅器８５０の一部でもあ
る。）分圧回路６２０（図６）は、抵抗器８２８および
抵抗器８３０の直列接続によって表される。抵抗器８２
８は、信号Ｖj ’６１２（図６）と同様な信号を与える
ノード８４０に接続される。増倍回路６３０（図６）
は、トランジスタ８０６，８０８，８３２および抵抗器
８１０，８２８，８３０，８３４によって表される。加
算回路６１８（図６）は、抵抗器８２８，８３０，８３
４によって表される。
て、Ｐチャネル・トランジスタ８０６，８３２，Ｎチャ
ネル・トランジスタ８０８および抵抗器８１０，８３
４，８２８，８３０によって表される。（Ｐチャネル・
トランジスタ８０６，Ｎチャネル・トランジスタ８０８
および抵抗器８１０はＶＰＴ発生器６０２の一部でもあ
る。抵抗器８２８，８３０は増幅器８５０の一部でもあ
る。）分圧回路６２０（図６）は、抵抗器８２８および
抵抗器８３０の直列接続によって表される。抵抗器８２
８は、信号Ｖj ’６１２（図６）と同様な信号を与える
ノード８４０に接続される。増倍回路６３０（図６）
は、トランジスタ８０６，８０８，８３２および抵抗器
８１０，８２８，８３０，８３４によって表される。加
算回路６１８（図６）は、抵抗器８２８，８３０，８３
４によって表される。
【００１８】トランジスタ８３２は、電源ＶDDに接続さ
れたソース電極と、トランジスタ８０６のゲート電極に
接続されたゲート電極と、抵抗器８３４の第１端子に接
続されたドレイン電極とを有する。抵抗器８３４の第２
端子は、ノード８５２に接続される。トランジスタ８３
２のドレイン電極および抵抗器８３４の第１端子に共通
のノードは、基準電圧Ｖref ６１４（図６）を表すノー
ド６１４である。
れたソース電極と、トランジスタ８０６のゲート電極に
接続されたゲート電極と、抵抗器８３４の第１端子に接
続されたドレイン電極とを有する。抵抗器８３４の第２
端子は、ノード８５２に接続される。トランジスタ８３
２のドレイン電極および抵抗器８３４の第１端子に共通
のノードは、基準電圧Ｖref ６１４（図６）を表すノー
ド６１４である。
【００１９】分圧回路において、ノード８４０において
表される電圧Ｖj ’６１２は、抵抗器８３０と直列の抵
抗器８２８からなる抵抗分圧回路網に結合される。ノー
ド８５２は、２つの抵抗器８２８，８３０に共通のノー
ドである。抵抗器８２８，８３０は分圧回路として機能
し、ノード８５２は、図６において分圧信号が存在する
ノードと同様であるが、抵抗器８２８，８３０は、抵抗
分圧回路網の結果を修正する図６の加算回路６１８の一
部でもあるので、ノード８５２に存在する信号は図６の
分圧信号６１６と同等ではない。抵抗器８２８，８３
０，８３４は、実質的に２つのソース、すなわち、ノー
ド８４０における電圧源Ｖj ’と、トランジスタ８３２
である電流源とを有する線型回路網を形成する。重畳の
原理(superposition principle) を利用すれば、電圧源
Ｖj ’の視点からみると、この回路網は、抵抗器８２８
が電圧源Ｖj ’とグランド信号との間で抵抗器８３０と
直列で、抵抗器８３４はノード８５２において接続さ
れ、その他方の端子で非接続となるように見える。この
視点から、ノード８５２は図６のノード６１６と同様で
ある。
表される電圧Ｖj ’６１２は、抵抗器８３０と直列の抵
抗器８２８からなる抵抗分圧回路網に結合される。ノー
ド８５２は、２つの抵抗器８２８，８３０に共通のノー
ドである。抵抗器８２８，８３０は分圧回路として機能
し、ノード８５２は、図６において分圧信号が存在する
ノードと同様であるが、抵抗器８２８，８３０は、抵抗
分圧回路網の結果を修正する図６の加算回路６１８の一
部でもあるので、ノード８５２に存在する信号は図６の
分圧信号６１６と同等ではない。抵抗器８２８，８３
０，８３４は、実質的に２つのソース、すなわち、ノー
ド８４０における電圧源Ｖj ’と、トランジスタ８３２
である電流源とを有する線型回路網を形成する。重畳の
原理(superposition principle) を利用すれば、電圧源
Ｖj ’の視点からみると、この回路網は、抵抗器８２８
が電圧源Ｖj ’とグランド信号との間で抵抗器８３０と
直列で、抵抗器８３４はノード８５２において接続さ
れ、その他方の端子で非接続となるように見える。この
視点から、ノード８５２は図６のノード６１６と同様で
ある。
【００２０】倍増回路において、図６の信号Ｖpat ６１
０を表すノード８３６と、グランド信号とを接続する抵
抗器８１０により、電圧Ｖpat に比例する電流が抵抗器
８１０およびトランジスタ８０８，８０６に流れる。ト
ランジスタ８０６，８３２は、電流ミラーを形成する。
トランジスタ８０６，８３２がこれらのトランジスタの
幅を除いて実質的に同一ならば、トランジスタ８３２の
電流はトランジスタ８０６の電流の倍数となり、その乗
数は、出力インピーダンスおよびプロセス変数の影響を
無視すると、トランジスタ８３２の幅とトランジスタ８
０６の幅の比である。トランジスタ８３２からの電流
は、抵抗器８３４および抵抗器８２８，８３０に流れ
る。ここでも重複原理を利用すると、トランジスタ８３
２からの電流の視点から見ると、回路網は、抵抗器８３
４が抵抗器８２８，８３０の並列接続と直列であるよう
にみえる。トランジスタ８３２からの電流によって、抵
抗器８２０，８３０の並列接続と直列の抵抗器８３４の
抵抗網の両端に生成される電圧は、電圧Ｖpat の倍数で
ある。この重畳の視点から、ノード６１４は、図６のノ
ード６２２と同等である。倍率は、トランジスタ８３２
の幅とトランジスタ８０６の幅の比を、トランジスタ８
１０と抵抗８２８，８３０の並列接続と直列の抵抗８３
４の組み合わせとの比率を乗じたものである。
０を表すノード８３６と、グランド信号とを接続する抵
抗器８１０により、電圧Ｖpat に比例する電流が抵抗器
８１０およびトランジスタ８０８，８０６に流れる。ト
ランジスタ８０６，８３２は、電流ミラーを形成する。
トランジスタ８０６，８３２がこれらのトランジスタの
幅を除いて実質的に同一ならば、トランジスタ８３２の
電流はトランジスタ８０６の電流の倍数となり、その乗
数は、出力インピーダンスおよびプロセス変数の影響を
無視すると、トランジスタ８３２の幅とトランジスタ８
０６の幅の比である。トランジスタ８３２からの電流
は、抵抗器８３４および抵抗器８２８，８３０に流れ
る。ここでも重複原理を利用すると、トランジスタ８３
２からの電流の視点から見ると、回路網は、抵抗器８３
４が抵抗器８２８，８３０の並列接続と直列であるよう
にみえる。トランジスタ８３２からの電流によって、抵
抗器８２０，８３０の並列接続と直列の抵抗器８３４の
抵抗網の両端に生成される電圧は、電圧Ｖpat の倍数で
ある。この重畳の視点から、ノード６１４は、図６のノ
ード６２２と同等である。倍率は、トランジスタ８３２
の幅とトランジスタ８０６の幅の比を、トランジスタ８
１０と抵抗８２８，８３０の並列接続と直列の抵抗８３
４の組み合わせとの比率を乗じたものである。
【００２１】抵抗器８２８，８３０，８３２も、ノード
８４０からの分圧された電圧と、ノード８３６からの倍
増された電圧とをノード６１４において加算すべく機能
する。図８における加算回路網の構成要素の動作、特
に、Ｖref の発生については、以下の式によって理解で
きる： 電流をノード８５２に加算する場合：
８４０からの分圧された電圧と、ノード８３６からの倍
増された電圧とをノード６１４において加算すべく機能
する。図８における加算回路網の構成要素の動作、特
に、Ｖref の発生については、以下の式によって理解で
きる： 電流をノード８５２に加算する場合：
【００２２】
【数１】（（Ｖ４０−Ｖ５２）／Ｒ２８）−（Ｖ５２／
Ｒ３０）＋（（Ｖref −Ｖ５２）／Ｒ３４）＝０ ここで、Ｖ４０は、ノード８４０における電圧；Ｖ５２
は、ノード８５２における電圧；Ｒ２８は、抵抗器８２
８の抵抗；Ｒ３０は、抵抗器８３０の抵抗；Ｖref は、
基準電圧６１４によって表される電圧；Ｒ３４は、抵抗
器８３４の抵抗である。
Ｒ３０）＋（（Ｖref −Ｖ５２）／Ｒ３４）＝０ ここで、Ｖ４０は、ノード８４０における電圧；Ｖ５２
は、ノード８５２における電圧；Ｒ２８は、抵抗器８２
８の抵抗；Ｒ３０は、抵抗器８３０の抵抗；Ｖref は、
基準電圧６１４によって表される電圧；Ｒ３４は、抵抗
器８３４の抵抗である。
【００２３】電流をノード６１４に加算する場合：
【００２４】
【数２】（（Ｖ５２−Ｖref ）／Ｒ３４）＋Ｉ３２＝０ ここで、Ｉ３２は、トランジスタ８３２における電流で
ある。
ある。
【００２５】Ｖ５２を消すように、Ｖref について数１
および数２を解くと、次式が得られる：
および数２を解くと、次式が得られる：
【００２６】
【数３】Ｖref ＝（Ｖ４０・Ｒ３０／（Ｒ２８＋Ｒ３
０））＋（Ｉ３２・（Ｒ３４＋（Ｒ２８・Ｒ３０／（Ｒ
２８＋Ｒ３０）））） Ｖ４０は、Ｖj ’に等しい。トランジスタ８０６，８３
２がその幅を除いて同一であることを保証し、かつトラ
ンジスタ８０６のゲート電極上に存在する電圧をトラン
ジスタ８３２のゲート電極に印加することにより、トラ
ンジスタ８３２を通過する電流は、トランジスタ８３２
の幅とトランジスタ８０６の幅の比によって、トランジ
スタ８０６を通過する電流に配給される。トランジスタ
８０６の電流は、ＶＰＴ発生器６０２の抵抗器８１０に
流れる電流に等しい。「等しい(equal) 」「同一(ident
ical) 」および「比(ratio) 」という用語は、出力イン
ピーダンスおよびプロセス変動の影響を無視することを
意味することに留意されたい。電流は、次式によって実
質的に表される：
０））＋（Ｉ３２・（Ｒ３４＋（Ｒ２８・Ｒ３０／（Ｒ
２８＋Ｒ３０）））） Ｖ４０は、Ｖj ’に等しい。トランジスタ８０６，８３
２がその幅を除いて同一であることを保証し、かつトラ
ンジスタ８０６のゲート電極上に存在する電圧をトラン
ジスタ８３２のゲート電極に印加することにより、トラ
ンジスタ８３２を通過する電流は、トランジスタ８３２
の幅とトランジスタ８０６の幅の比によって、トランジ
スタ８０６を通過する電流に配給される。トランジスタ
８０６の電流は、ＶＰＴ発生器６０２の抵抗器８１０に
流れる電流に等しい。「等しい(equal) 」「同一(ident
ical) 」および「比(ratio) 」という用語は、出力イン
ピーダンスおよびプロセス変動の影響を無視することを
意味することに留意されたい。電流は、次式によって実
質的に表される：
【００２７】
【数４】Ｉ３２＝Ｉ０６・（Ｗ３２／Ｗ０６）
【００２８】
【数５】Ｉ０６＝Ｉ１０＝Ｖ３６／Ｒ１０ ここで、Ｉ１０は、抵抗器８１０に流れる電流の値；Ｖ
３６は、ノード８３６における電圧；Ｒ１０は、抵抗器
８１０の抵抗；Ｗ３２は、トランジスタ８３２の幅；Ｗ
０６は、トランジスタ８０６の幅である。
３６は、ノード８３６における電圧；Ｒ１０は、抵抗器
８１０の抵抗；Ｗ３２は、トランジスタ８３２の幅；Ｗ
０６は、トランジスタ８０６の幅である。
【００２９】数４および数５を数３に代入することによ
り、次式が得られる：
り、次式が得られる：
【００３０】
【数６】Ｖref ＝（Ｖ４０・Ｒ３０／（Ｒ２８＋Ｒ３
０））＋（Ｖ３６・（Ｗ３４／Ｗ０６）・（Ｒ３４＋
（Ｒ２８・Ｒ３０／（Ｒ２８＋Ｒ３０）））／Ｒ１０） Ｖ４０すなわち図６のＶj ’６１２は、ノード８３８の
電圧、すなわち図６のＶj に等しく、Ｖ３６は、図６の
Ｖpat ６１０と同等であり、従って数６は次のように書
き換えることができる：
０））＋（Ｖ３６・（Ｗ３４／Ｗ０６）・（Ｒ３４＋
（Ｒ２８・Ｒ３０／（Ｒ２８＋Ｒ３０）））／Ｒ１０） Ｖ４０すなわち図６のＶj ’６１２は、ノード８３８の
電圧、すなわち図６のＶj に等しく、Ｖ３６は、図６の
Ｖpat ６１０と同等であり、従って数６は次のように書
き換えることができる：
【００３１】
【数７】Ｖref ＝（Ｖj ・Ｒ３０／（Ｒ２８＋Ｒ３
０））＋（Ｖpat ・（Ｗ３４／Ｗ０６）・（Ｒ３４＋
（Ｒ２８・Ｒ３０／（Ｒ２８＋Ｒ３０）））／Ｒ１０） Ｖj は、Ｒ３０と、Ｒ２８およびＲ３０の和との比（こ
の比は１より小さい）によって乗算され、Ｖpat はＷ３
４とＷ０６の比によって乗算され、Ｒ２８およびＲ３０
の並列接続と直列のＲ３４と、Ｒ１０との比によって乗
算され、また分圧されたＶj および倍増されたＶpat が
加算されることに留意されたい。また、抵抗器８２８，
８３０は第１比を形成し、抵抗器８３４，８１０は第２
比を形成し、抵抗器８２８，８１０は第３比を形成し、
トランジスタ幅Ｗ３４，Ｗ０６は第４比を形成すること
にも留意されたい。これらの比は、次式によって表すこ
とができる：
０））＋（Ｖpat ・（Ｗ３４／Ｗ０６）・（Ｒ３４＋
（Ｒ２８・Ｒ３０／（Ｒ２８＋Ｒ３０）））／Ｒ１０） Ｖj は、Ｒ３０と、Ｒ２８およびＲ３０の和との比（こ
の比は１より小さい）によって乗算され、Ｖpat はＷ３
４とＷ０６の比によって乗算され、Ｒ２８およびＲ３０
の並列接続と直列のＲ３４と、Ｒ１０との比によって乗
算され、また分圧されたＶj および倍増されたＶpat が
加算されることに留意されたい。また、抵抗器８２８，
８３０は第１比を形成し、抵抗器８３４，８１０は第２
比を形成し、抵抗器８２８，８１０は第３比を形成し、
トランジスタ幅Ｗ３４，Ｗ０６は第４比を形成すること
にも留意されたい。これらの比は、次式によって表すこ
とができる：
【００３２】
【数８】Ｒ３０／（Ｒ２８＋Ｒ３０）＝Ｒｒ１
【００３３】
【数９】Ｒ３４／Ｒ１０＝Ｒｒ２
【００３４】
【数１０】Ｒ２８／Ｒ１０＝Ｒｒ３
【００３５】
【数１１】Ｗ３４／Ｗ０６＝Ｒｗ４ 数８，数９，数１０，数１１を数７に代入すると、次式
が得られる：
が得られる：
【００３６】
【数１２】Ｖref ＝（Ｖj ・Ｒｒ１）＋（Ｖpat ・Ｒｗ
４・（Ｒｒ２＋（Ｒｒ３・Ｒｒ１））） 全ての抵抗器は、抵抗値の相関するプロセスまたは温度
変動が相殺するような比を形成する。
４・（Ｒｒ２＋（Ｒｒ３・Ｒｒ１））） 全ての抵抗器は、抵抗値の相関するプロセスまたは温度
変動が相殺するような比を形成する。
【００３７】本発明に従って、Ｒ１０，Ｒｒ１，Ｒｒ
２，Ｒｒ３，Ｒｗ４の値を適切に選択することにより、
０．９ボルト以下のＶref の値が得られ、０．９ボルト
またはそれ以下の回路動作が可能になる。
２，Ｒｒ３，Ｒｗ４の値を適切に選択することにより、
０．９ボルト以下のＶref の値が得られ、０．９ボルト
またはそれ以下の回路動作が可能になる。
【００３８】図９は、本発明による別の回路実施例を示
す。参照電圧回路１０００は、Ｐチャネル・トランジス
タ１００２，１００６，Ｎチャネル・トランジスタ１０
０４，１００８および抵抗器１０１０を有するＶＰＴ発
生器６０２を構成する。トランジスタ１００２は、電源
ＶDDに接続されたソース電極と、ドレイン電極と、トラ
ンジスタ１００２のゲート電極に接続されたゲート電極
とを有する。トランジスタ１００６は、電源ＶDDに接続
されたソース電極と、ドレイン電極と、トランジスタ１
００６のドレイン電極およびトランジスタ１００２のゲ
ート電極に接続されたゲート電極を有する。トランジス
タ１００４は、トランジスタ１００２のドレイン電極に
接続されたドレイン電極と、グランド信号を受けるべく
接続されたソース電極と、トランジスタ１００４のドレ
イン電極に接続されたゲート電極とを有する。トランジ
スタ１００８は、トランジスタ１００６のドレイン電極
に接続されたドレイン電極と、抵抗器１０１０の第１端
子に結合されたソース電極と、トランジスタ１００４の
ゲート電極に結合されたゲート電極とを有する。抵抗器
１０１０は、グランド信号を受けるべく接続された第２
端子を有する。トランジスタ１００８のソース電極およ
び抵抗器１０１０の第１端子に共通のノードは、ノード
１０３６である。ノード１０３６は、図６の信号Ｖpat
６１０と同様である。
す。参照電圧回路１０００は、Ｐチャネル・トランジス
タ１００２，１００６，Ｎチャネル・トランジスタ１０
０４，１００８および抵抗器１０１０を有するＶＰＴ発
生器６０２を構成する。トランジスタ１００２は、電源
ＶDDに接続されたソース電極と、ドレイン電極と、トラ
ンジスタ１００２のゲート電極に接続されたゲート電極
とを有する。トランジスタ１００６は、電源ＶDDに接続
されたソース電極と、ドレイン電極と、トランジスタ１
００６のドレイン電極およびトランジスタ１００２のゲ
ート電極に接続されたゲート電極を有する。トランジス
タ１００４は、トランジスタ１００２のドレイン電極に
接続されたドレイン電極と、グランド信号を受けるべく
接続されたソース電極と、トランジスタ１００４のドレ
イン電極に接続されたゲート電極とを有する。トランジ
スタ１００８は、トランジスタ１００６のドレイン電極
に接続されたドレイン電極と、抵抗器１０１０の第１端
子に結合されたソース電極と、トランジスタ１００４の
ゲート電極に結合されたゲート電極とを有する。抵抗器
１０１０は、グランド信号を受けるべく接続された第２
端子を有する。トランジスタ１００８のソース電極およ
び抵抗器１０１０の第１端子に共通のノードは、ノード
１０３６である。ノード１０３６は、図６の信号Ｖpat
６１０と同様である。
【００３９】ＶＰＴ発生器６０２のＮチャネル・トラン
ジスタ１００４およびＮチャネル・トランジスタ１００
８における電流密度は十分小さく、そのためこれらのト
ランジスタは閾値以下または弱反転領域において動作
し、本発明の一実施例に従って、トランジスタ幅比は、
トランジスタ１００８の幅がトランジスタ１００４の幅
の４倍となる比である。この構成において、トランジス
タ１００４，１００８の両方が同じ電流を伝播する場
合、図９に示すようなＶＰＴ発生器１００２は、回路で
用いられる特定のシリコン・デバイス技術の特性に応じ
て、３５〜５０ミリボルトの参照電圧をノード１０３６
において生成する。トランジスタ１００６およびトラン
ジスタ１００８に流れる電流の量は、抵抗器１０１０に
よって制御される。例えば、４０ミリボルトの基準電圧
を生成する特定のシリコン・デバイス技術について、３
００°Ｋの温度において１マイクロアンペア電流が望ま
しい場合、抵抗器１０１０は４０キロオームとなるよう
に選択される。この電流は、電圧Ｖpat に比例する。ト
ランジスタ１００６，１００２は、電流ミラーを形成す
る。トランジスタ１００２，１００６が実質的に同じ場
合、出力インピーダンスおよびプロセス変動の影響を無
視すれば、トランジスタ１００２の電流はトランジスタ
１００６の電流と同じになる。トランジスタ１００２
は、トランジスタ１００４における電流を制御し、それ
によりトランジスタ１００４，１００８は、出力インピ
ーダンスおよびプロセス変動の影響を無視すれば、同じ
電流を伝播することを保証する。さらに、Ｎチャネルま
たはＰチャネル・トランジスタをＮチャネル・トランジ
スタ１００８またはＰチャネル・トランジスタ１００６
のゲート電極電圧で駆動することにより、電流を回路の
他の部分において複製できる。
ジスタ１００４およびＮチャネル・トランジスタ１００
８における電流密度は十分小さく、そのためこれらのト
ランジスタは閾値以下または弱反転領域において動作
し、本発明の一実施例に従って、トランジスタ幅比は、
トランジスタ１００８の幅がトランジスタ１００４の幅
の４倍となる比である。この構成において、トランジス
タ１００４，１００８の両方が同じ電流を伝播する場
合、図９に示すようなＶＰＴ発生器１００２は、回路で
用いられる特定のシリコン・デバイス技術の特性に応じ
て、３５〜５０ミリボルトの参照電圧をノード１０３６
において生成する。トランジスタ１００６およびトラン
ジスタ１００８に流れる電流の量は、抵抗器１０１０に
よって制御される。例えば、４０ミリボルトの基準電圧
を生成する特定のシリコン・デバイス技術について、３
００°Ｋの温度において１マイクロアンペア電流が望ま
しい場合、抵抗器１０１０は４０キロオームとなるよう
に選択される。この電流は、電圧Ｖpat に比例する。ト
ランジスタ１００６，１００２は、電流ミラーを形成す
る。トランジスタ１００２，１００６が実質的に同じ場
合、出力インピーダンスおよびプロセス変動の影響を無
視すれば、トランジスタ１００２の電流はトランジスタ
１００６の電流と同じになる。トランジスタ１００２
は、トランジスタ１００４における電流を制御し、それ
によりトランジスタ１００４，１００８は、出力インピ
ーダンスおよびプロセス変動の影響を無視すれば、同じ
電流を伝播することを保証する。さらに、Ｎチャネルま
たはＰチャネル・トランジスタをＮチャネル・トランジ
スタ１００８またはＰチャネル・トランジスタ１００６
のゲート電極電圧で駆動することにより、電流を回路の
他の部分において複製できる。
【００４０】接合電圧発生器６０４（図６）は、Ｐチャ
ネル・トランジスタ１０１２，ダイオード１０１４およ
び増幅器１０５０を利用して、図９に示すように構成で
きる。Ｎチャネル・トランジスタ１０５０およびＰチャ
ネル・トランジスタ１０４８は、Ｐチャネル・トランジ
スタ８１２における電流を制御する。増幅器１０５０
は、Ｐチャネル・トランジスタ１０１６，１０２２，１
０２８およびＮチャネル・トランジスタ１０１８，１０
２４，１０２０，１０２６によって構成される。Ｐチャ
ネル・トランジスタ１０４４およびＮチャネル・トラン
ジスタ１０４６は、増幅器の電流バイアスを設定する。
ネル・トランジスタ１０１２，ダイオード１０１４およ
び増幅器１０５０を利用して、図９に示すように構成で
きる。Ｎチャネル・トランジスタ１０５０およびＰチャ
ネル・トランジスタ１０４８は、Ｐチャネル・トランジ
スタ８１２における電流を制御する。増幅器１０５０
は、Ｐチャネル・トランジスタ１０１６，１０２２，１
０２８およびＮチャネル・トランジスタ１０１８，１０
２４，１０２０，１０２６によって構成される。Ｐチャ
ネル・トランジスタ１０４４およびＮチャネル・トラン
ジスタ１０４６は、増幅器の電流バイアスを設定する。
【００４１】トランジスタ１０５０は、トランジスタ１
００４のゲート電極に接続されたゲート電極と、グラン
ド信号を受けるべく接続されたソース電極と、ドレイン
電極とを有する。トランジスタ１０４８は、電源ＶDDに
接続されたソース電極と、トランジスタ１０５０のドレ
イン電極に接続されたドレイン電極と、トランジスタ１
０４８のドレイン電極に接続されたゲート電極とを有す
る。トランジスタ１０１２は、トランジスタ１０４８の
ゲート電極に接続されたゲート電極と、電源ＶDDに接続
されたソース電極と、ドレイン電極とを有する。ダイオ
ード１０１４は、トランジスタ１０１２のドレイン電極
に接続されたアノードと、グランド信号を受けるべく接
続されたカソードとを有する。ダイオード１０１４およ
びトランジスタ１０１２に共通のノードは、ダイオード
の順方向バイアス接合電圧、すなわち図６のＶj ６０８
を表すノード１０３８である。
００４のゲート電極に接続されたゲート電極と、グラン
ド信号を受けるべく接続されたソース電極と、ドレイン
電極とを有する。トランジスタ１０４８は、電源ＶDDに
接続されたソース電極と、トランジスタ１０５０のドレ
イン電極に接続されたドレイン電極と、トランジスタ１
０４８のドレイン電極に接続されたゲート電極とを有す
る。トランジスタ１０１２は、トランジスタ１０４８の
ゲート電極に接続されたゲート電極と、電源ＶDDに接続
されたソース電極と、ドレイン電極とを有する。ダイオ
ード１０１４は、トランジスタ１０１２のドレイン電極
に接続されたアノードと、グランド信号を受けるべく接
続されたカソードとを有する。ダイオード１０１４およ
びトランジスタ１０１２に共通のノードは、ダイオード
の順方向バイアス接合電圧、すなわち図６のＶj ６０８
を表すノード１０３８である。
【００４２】トランジスタ１０１６は、電源ＶDDに接続
されたソース電極と、ゲート電極と、ドレイン電極とを
有する。トランジスタ１０１８は、トランジスタ１０１
６のドレイン電極に接続されたドレイン電極と、ノード
１０３８に接続されたゲート電極と、ソース電極とを有
する。トランジスタ１０４４は、電源ＶDDに接続された
ソース電極と、トランジスタ１００６のゲート電極に接
続されたゲート電極と、ドレイン電極とを有する。トラ
ンジスタ１０４６は、グランド信号受けるべく接続され
たソース電極と、トランジスタ１０４４のドレイン電極
に接続されたドレイン電極と、トランジスタ１０４６の
ドレイン電極に接続されたゲート電極とを有する。トラ
ンジスタ１０２０は、トランジスタ１０１８のソース電
極に接続されたドレイン電極と、トランジスタ１０４６
のゲート電極に接続されたゲート電極と、グランド信号
を受けるべく接続されたソース電極とを有する。トラン
ジスタ１０２２は、電源ＶDDに接続されたソース電極
と、トランジスタ１０１６のゲート電極に結合されたゲ
ート電極と、トランジスタ１０２２のゲート電極に接続
されたドレイン電極とを有する。トランジスタ１０２４
は、トランジスタ１０２２のドレイン電極に接続された
ドレイン電極と、ゲート電極と、トランジスタ１０２０
のドレイン電極に接続されたソース電極とを有する。ト
ランジスタ１０２８は、電源ＶDDに接続されたソース電
極と、トランジスタ１０１８のドレイン電極およびコン
デンサ１０６０の第１端子に接続されたゲート電極と、
トランジスタ１０２４のゲート電極およびコンデンサ１
０６０の第２端子に接続されたドレイン電極とを有す
る。トランジスタ１０２６は、グランド信号を受けるべ
く接続されたソース電極と、トランジスタ１０４６のゲ
ート電極に接続されたゲート電極と、トランジスタ１０
２８のドレイン電極に接続されたドレイン電極とを有す
る。ノード１０４０は、トランジスタ１０２８のドレイ
ン電極、トランジスタ１０２４のゲート電極およびトラ
ンジスタ１０２６のドレイン電極に共通で、増幅器出力
ノードである。ノード１０４０は、図６の信号Ｖj ’６
１２と同様である。 Ｎチャネル・トランジスタ１０５
０は電流源として機能し、トランジスタ１００４のゲー
トを駆動する同じゲート電極電圧を受ける。一般に、ト
ランジスタ１０５０は、トランジスタ１００４よりもは
るかに小さい幅を有し、はるかに小さい電流を導通す
る。Ｐチャネル・トランジスタ１０４８，１０１２は、
電流ミラーとして機能する。Ｐチャネル・トランジスタ
１０１２によって生成される電流は、ダイオード１０１
４を通過し、ダイオード１０１４の両端に順方向接合バ
イアスを生成する。接合電圧（図６のＶj ６０８）は、
ノード１０３８に存在する。この接合電圧は、増幅器１
０５０によってバッファされる。Ｖj は、Ｎチャネル・
トランジスタ１０１８のゲート電極である増幅器１０５
０の入力が受ける。増幅器の出力は、出力ノード１０４
０である。出力ノード１０４０に存在する電圧、すなわ
ち、図６のＶj ’６１２は、ノード１０３８に存在する
ダイオード電圧、すなわち図６のＶj ６０８と実質的に
同様である。
されたソース電極と、ゲート電極と、ドレイン電極とを
有する。トランジスタ１０１８は、トランジスタ１０１
６のドレイン電極に接続されたドレイン電極と、ノード
１０３８に接続されたゲート電極と、ソース電極とを有
する。トランジスタ１０４４は、電源ＶDDに接続された
ソース電極と、トランジスタ１００６のゲート電極に接
続されたゲート電極と、ドレイン電極とを有する。トラ
ンジスタ１０４６は、グランド信号受けるべく接続され
たソース電極と、トランジスタ１０４４のドレイン電極
に接続されたドレイン電極と、トランジスタ１０４６の
ドレイン電極に接続されたゲート電極とを有する。トラ
ンジスタ１０２０は、トランジスタ１０１８のソース電
極に接続されたドレイン電極と、トランジスタ１０４６
のゲート電極に接続されたゲート電極と、グランド信号
を受けるべく接続されたソース電極とを有する。トラン
ジスタ１０２２は、電源ＶDDに接続されたソース電極
と、トランジスタ１０１６のゲート電極に結合されたゲ
ート電極と、トランジスタ１０２２のゲート電極に接続
されたドレイン電極とを有する。トランジスタ１０２４
は、トランジスタ１０２２のドレイン電極に接続された
ドレイン電極と、ゲート電極と、トランジスタ１０２０
のドレイン電極に接続されたソース電極とを有する。ト
ランジスタ１０２８は、電源ＶDDに接続されたソース電
極と、トランジスタ１０１８のドレイン電極およびコン
デンサ１０６０の第１端子に接続されたゲート電極と、
トランジスタ１０２４のゲート電極およびコンデンサ１
０６０の第２端子に接続されたドレイン電極とを有す
る。トランジスタ１０２６は、グランド信号を受けるべ
く接続されたソース電極と、トランジスタ１０４６のゲ
ート電極に接続されたゲート電極と、トランジスタ１０
２８のドレイン電極に接続されたドレイン電極とを有す
る。ノード１０４０は、トランジスタ１０２８のドレイ
ン電極、トランジスタ１０２４のゲート電極およびトラ
ンジスタ１０２６のドレイン電極に共通で、増幅器出力
ノードである。ノード１０４０は、図６の信号Ｖj ’６
１２と同様である。 Ｎチャネル・トランジスタ１０５
０は電流源として機能し、トランジスタ１００４のゲー
トを駆動する同じゲート電極電圧を受ける。一般に、ト
ランジスタ１０５０は、トランジスタ１００４よりもは
るかに小さい幅を有し、はるかに小さい電流を導通す
る。Ｐチャネル・トランジスタ１０４８，１０１２は、
電流ミラーとして機能する。Ｐチャネル・トランジスタ
１０１２によって生成される電流は、ダイオード１０１
４を通過し、ダイオード１０１４の両端に順方向接合バ
イアスを生成する。接合電圧（図６のＶj ６０８）は、
ノード１０３８に存在する。この接合電圧は、増幅器１
０５０によってバッファされる。Ｖj は、Ｎチャネル・
トランジスタ１０１８のゲート電極である増幅器１０５
０の入力が受ける。増幅器の出力は、出力ノード１０４
０である。出力ノード１０４０に存在する電圧、すなわ
ち、図６のＶj ’６１２は、ノード１０３８に存在する
ダイオード電圧、すなわち図６のＶj ６０８と実質的に
同様である。
【００４３】加算回路網６０６（図６）は、図９におい
て、抵抗器１０１０，Ｐチャネル・トランジスタ１０４
４，１０２８，１０３２，Ｎチャネル・トランジスタ１
０４６、１０２６および抵抗器１０３０，１０３４によ
って、ＶＰＴ発生器６０２におけるＶpat に比例する電
流の発生によって表される。（Ｐチャネル・トランジス
タ１０２８およびＮチャネル・トランジスタ１０２６は
増幅器１０５０の一部でもある。）抵抗器１０３０は、
増幅器出力ノード１０４０に接続された第１端子と、グ
ランド信号を受けるべく接続された第２端子とを有す
る。トランジスタ１０３２は、電源ＶDDに接続されたソ
ース電極と、トランジスタ１０２８のゲート電極に接続
されたゲート電極と、抵抗器１０３４の第１端子に接続
されたドレイン電極とを有する。抵抗器１０３４は、グ
ランド信号を受けるべく接続された第２端子を有する。
トランジスタ１０３２のドレイン電極および抵抗器１０
３４の第１端子に共通のノードは、図６のＶref ６１４
である。
て、抵抗器１０１０，Ｐチャネル・トランジスタ１０４
４，１０２８，１０３２，Ｎチャネル・トランジスタ１
０４６、１０２６および抵抗器１０３０，１０３４によ
って、ＶＰＴ発生器６０２におけるＶpat に比例する電
流の発生によって表される。（Ｐチャネル・トランジス
タ１０２８およびＮチャネル・トランジスタ１０２６は
増幅器１０５０の一部でもある。）抵抗器１０３０は、
増幅器出力ノード１０４０に接続された第１端子と、グ
ランド信号を受けるべく接続された第２端子とを有す
る。トランジスタ１０３２は、電源ＶDDに接続されたソ
ース電極と、トランジスタ１０２８のゲート電極に接続
されたゲート電極と、抵抗器１０３４の第１端子に接続
されたドレイン電極とを有する。抵抗器１０３４は、グ
ランド信号を受けるべく接続された第２端子を有する。
トランジスタ１０３２のドレイン電極および抵抗器１０
３４の第１端子に共通のノードは、図６のＶref ６１４
である。
【００４４】倍増回路，分圧回路および加算回路は、本
発明のこの実施例では、互いに絡み合っている。Ｖpat
およびＶj ’に比例する電流は、最初に抵抗器１０１
０，１０３０によってそれぞれ生成される。抵抗器１０
１０によって生成された、Ｖpat に比例する電流は、ト
ランジスタ１００６，１０４４によって鏡映され、トラ
ンジスタ１０４６，１０２６によって鏡映・倍増され、
そして抵抗器１０３０によって生成されたＶj ’に比例
する電流にノード１０４０において加算される。最後
に、トランジスタ１０２８，１０３２によって鏡映・倍
増された後、電流は抵抗器１０３４を介して供給され
て、基準電圧Ｖref を生成する。
発明のこの実施例では、互いに絡み合っている。Ｖpat
およびＶj ’に比例する電流は、最初に抵抗器１０１
０，１０３０によってそれぞれ生成される。抵抗器１０
１０によって生成された、Ｖpat に比例する電流は、ト
ランジスタ１００６，１０４４によって鏡映され、トラ
ンジスタ１０４６，１０２６によって鏡映・倍増され、
そして抵抗器１０３０によって生成されたＶj ’に比例
する電流にノード１０４０において加算される。最後
に、トランジスタ１０２８，１０３２によって鏡映・倍
増された後、電流は抵抗器１０３４を介して供給され
て、基準電圧Ｖref を生成する。
【００４５】倍増回路６３０（図６）は、図９におい
て、ＶＰＴ発生器６０２における抵抗器１０１０による
Ｖpat に比例する電流の生成，トランジスタ１００６，
１０４４におけるその電流の鏡映，トランジスタ１０４
６，１０２６における電流の鏡映・倍増，トランジスタ
１０２８，１０３２における電流の再度の鏡映・増幅お
よび鏡映電流の抵抗器１０３４への供給によって実施さ
れる。分圧回路６２０（図６）は、抵抗器１０３０によ
るＶj に比例する電流の生成，トランジスタ１０２８，
１０３２における電流の鏡映・倍増および鏡映電流の抵
抗器１０３４への供給によって実施される。電流はトラ
ンジスタ１０２８，１０３２によって倍増されるが、抵
抗器１０３４と抵抗器１０３０の比率は、電圧に対して
最終的に分圧効果を有する。加算回路は、トランジスタ
１０２６および抵抗器１０３０を共通ノード１０４０に
おいて接続することによって完成される。このノードに
存在する電流、すなわちＩ１０４２は、出力電圧Ｖref
を最終的に制御する。以下の式は、出力基準電圧の生成
にとって重要な回路構成要素の関係を記述する：
て、ＶＰＴ発生器６０２における抵抗器１０１０による
Ｖpat に比例する電流の生成，トランジスタ１００６，
１０４４におけるその電流の鏡映，トランジスタ１０４
６，１０２６における電流の鏡映・倍増，トランジスタ
１０２８，１０３２における電流の再度の鏡映・増幅お
よび鏡映電流の抵抗器１０３４への供給によって実施さ
れる。分圧回路６２０（図６）は、抵抗器１０３０によ
るＶj に比例する電流の生成，トランジスタ１０２８，
１０３２における電流の鏡映・倍増および鏡映電流の抵
抗器１０３４への供給によって実施される。電流はトラ
ンジスタ１０２８，１０３２によって倍増されるが、抵
抗器１０３４と抵抗器１０３０の比率は、電圧に対して
最終的に分圧効果を有する。加算回路は、トランジスタ
１０２６および抵抗器１０３０を共通ノード１０４０に
おいて接続することによって完成される。このノードに
存在する電流、すなわちＩ１０４２は、出力電圧Ｖref
を最終的に制御する。以下の式は、出力基準電圧の生成
にとって重要な回路構成要素の関係を記述する：
【００４６】
【数１３】Ｖref ＝Ｒ３４・Ｉ３２
【００４７】
【数１４】Ｉ３２＝（Ｗ３２／Ｗ２８）・Ｉ２８
【００４８】
【数１５】Ｉ２８＝Ｉ４２
【００４９】
【数１６】Ｉ４２＝Ｖ４０／Ｒ３０＋Ｉ２６
【００５０】
【数１７】Ｖ４０＝Ｖj ’＝Ｖ３８＝Ｖj
【００５１】
【数１８】Ｉ２６＝（Ｗ２６／Ｗ４６）・Ｉ４６
【００５２】
【数１９】Ｉ４６＝Ｉ４４
【００５３】
【数２０】Ｉ４４＝Ｉ０６
【００５４】
【数２１】Ｉ０６＝Ｉ１０
【００５５】
【数２２】Ｉ１０＝Ｖ３６／Ｒ１０
【００５６】
【数２３】Ｖ３６＝Ｖpat ここで、Ｖｒｅｆは、基準電圧であり、ノード６１４に
存在する電圧である；Ｒ３４は、抵抗器１０３２の抵抗
の値である；Ｉ３２は、トランジスタ１０３２を通過す
る電流の値である；Ｗ３２は、トランジスタ１０３２の
幅の値である；Ｗ２８は、トランジスタ１０２８の幅の
値である；Ｉ２８は、トランジスタ１０２８を通過する
電流の値である；トランジスタ１０３２，１０２８は、
異なるかもしれないその幅を除いて、プロセス変動の制
限内で同一であり、トランジスタ１０３２を通過する電
流は、トランジスタ１０２８を通過する電流に、トラン
ジスタ１０３２の幅とトランジスタ１０２８の幅の比を
乗じたものに、出力インピーダンスおよび処理変動の制
限内で等しい；Ｉ４２は、Ｉ１０４２によって表される
電流と同様である；Ｖ４０は、ノード１０４０に存在す
る電圧の値である；Ｖj ’は、ノード１０４０に存在す
る電圧の値であり、ノード１０３８に存在する順方向バ
イアス接合電圧Ｖj に、プロセス制限内で等しい；Ｖ３
８は、ノード１０３８に存在する電圧の値である；Ｖj
は、接合電圧であり、ノード１０３８に存在する電圧で
ある；Ｒ３０は、抵抗器１０３０の抵抗の値である；Ｉ
２６は、トランジスタ１０２６を通過する電流の値であ
る；Ｗ２６は、トランジスタ１０２６のゲート幅であ
る；Ｗ４６は、トランジスタ１０４６のゲート幅であ
る；Ｉ４６は、トランジスタ１０４６を通過する電流の
値である；トランジスタ１０２６，１０４６は、異なる
かもしれないその幅を除いて、プロセス変動の制限内で
同一であり、トランジスタ１０２６を通過する電流は、
トランジスタ１０４６を通過する電流に、トランジスタ
１０２６の幅とトランジスタ１０４６の幅の比を乗じた
ものに、出力インピーダンスおよび処理変動の制限内で
等しい；Ｉ４４は、トランジスタ１０４４を通過する電
流の値である；Ｉ０６は、トランジスタ１００６を通過
する電流の値である；トランジスタ１０４４，１００６
は、プロセス変動の制限内で同一であり、トランジスタ
１０４４を通過する電流は、出力インピーダンスおよび
プロセス変動の制限内で、トランジスタ１００６におけ
る電流に等しい；Ｉ１０は、抵抗器１０１０を通過する
電流の値である；Ｖ３６は、ノード１０３６に存在する
電圧の値である；Ｒ１０は、抵抗器１０１０の抵抗の値
である；Ｖpat は、絶対温度に比例する電圧の値であ
り、ノード１０３６に存在する電圧である。
存在する電圧である；Ｒ３４は、抵抗器１０３２の抵抗
の値である；Ｉ３２は、トランジスタ１０３２を通過す
る電流の値である；Ｗ３２は、トランジスタ１０３２の
幅の値である；Ｗ２８は、トランジスタ１０２８の幅の
値である；Ｉ２８は、トランジスタ１０２８を通過する
電流の値である；トランジスタ１０３２，１０２８は、
異なるかもしれないその幅を除いて、プロセス変動の制
限内で同一であり、トランジスタ１０３２を通過する電
流は、トランジスタ１０２８を通過する電流に、トラン
ジスタ１０３２の幅とトランジスタ１０２８の幅の比を
乗じたものに、出力インピーダンスおよび処理変動の制
限内で等しい；Ｉ４２は、Ｉ１０４２によって表される
電流と同様である；Ｖ４０は、ノード１０４０に存在す
る電圧の値である；Ｖj ’は、ノード１０４０に存在す
る電圧の値であり、ノード１０３８に存在する順方向バ
イアス接合電圧Ｖj に、プロセス制限内で等しい；Ｖ３
８は、ノード１０３８に存在する電圧の値である；Ｖj
は、接合電圧であり、ノード１０３８に存在する電圧で
ある；Ｒ３０は、抵抗器１０３０の抵抗の値である；Ｉ
２６は、トランジスタ１０２６を通過する電流の値であ
る；Ｗ２６は、トランジスタ１０２６のゲート幅であ
る；Ｗ４６は、トランジスタ１０４６のゲート幅であ
る；Ｉ４６は、トランジスタ１０４６を通過する電流の
値である；トランジスタ１０２６，１０４６は、異なる
かもしれないその幅を除いて、プロセス変動の制限内で
同一であり、トランジスタ１０２６を通過する電流は、
トランジスタ１０４６を通過する電流に、トランジスタ
１０２６の幅とトランジスタ１０４６の幅の比を乗じた
ものに、出力インピーダンスおよび処理変動の制限内で
等しい；Ｉ４４は、トランジスタ１０４４を通過する電
流の値である；Ｉ０６は、トランジスタ１００６を通過
する電流の値である；トランジスタ１０４４，１００６
は、プロセス変動の制限内で同一であり、トランジスタ
１０４４を通過する電流は、出力インピーダンスおよび
プロセス変動の制限内で、トランジスタ１００６におけ
る電流に等しい；Ｉ１０は、抵抗器１０１０を通過する
電流の値である；Ｖ３６は、ノード１０３６に存在する
電圧の値である；Ｒ１０は、抵抗器１０１０の抵抗の値
である；Ｖpat は、絶対温度に比例する電圧の値であ
り、ノード１０３６に存在する電圧である。
【００５７】数１４および数１６を数１３に代入する
と、次式が得られる：
と、次式が得られる：
【００５８】
【数２４】 Ｖref ＝Ｒ３４・（Ｗ３２／Ｗ２８）・Ｉ４２ 数１７，数１８，数１９，数２０，数２１，数２２，数
２３を数１６に代入すると、次式が得られる：
２３を数１６に代入すると、次式が得られる：
【００５９】
【数２５】Ｉ４２＝（Ｖj ／Ｒ３０）＋（（Ｗ２６／Ｗ
４６）・（Ｖpat ／Ｒ１０）） Ｉ４２は、２つの電流成分に分割されることに留意され
たい。一方の成分は、電圧Ｖj および抵抗Ｒ３０に依存
する。他方の成分は、Ｖpat ，抵抗器Ｒ１０およびＷ２
６とＷ４６の比に依存する。
４６）・（Ｖpat ／Ｒ１０）） Ｉ４２は、２つの電流成分に分割されることに留意され
たい。一方の成分は、電圧Ｖj および抵抗Ｒ３０に依存
する。他方の成分は、Ｖpat ，抵抗器Ｒ１０およびＷ２
６とＷ４６の比に依存する。
【００６０】数２５を数２４に代入すると、次式が得ら
れる：
れる：
【００６１】
【数２６】Ｖref ＝（Ｖj ・（Ｒ３４／Ｒ３０）・（Ｗ
３２／Ｗ２８））＋（Ｖpat・（Ｒ３４／Ｒ１０）・
（Ｗ２６／Ｗ４６）・（Ｗ３２／Ｗ２８）） Ｖj は、１以下の正味値を有する、Ｒ３４とＲ３０およ
びＲ３２とＷ２８の比によって乗算されること、１以上
の正味値を有する、Ｖpat はＲ３４とＲ１０，Ｗ２６と
Ｗ４６およびＷ３２とＷ２８の比によって乗算されるこ
と、および分圧されたＶj および倍増されたＶpat は加
算されることに留意されたい。
３２／Ｗ２８））＋（Ｖpat・（Ｒ３４／Ｒ１０）・
（Ｗ２６／Ｗ４６）・（Ｗ３２／Ｗ２８）） Ｖj は、１以下の正味値を有する、Ｒ３４とＲ３０およ
びＲ３２とＷ２８の比によって乗算されること、１以上
の正味値を有する、Ｖpat はＲ３４とＲ１０，Ｗ２６と
Ｗ４６およびＷ３２とＷ２８の比によって乗算されるこ
と、および分圧されたＶj および倍増されたＶpat は加
算されることに留意されたい。
【００６２】抵抗器Ｒ３４，Ｒ３０は第１比を形成し、
抵抗器Ｒ３４，Ｒ１０は第２比を形成し、トランジスタ
幅Ｗ２６，Ｗ４６は第３比を形成し、トランジスタ幅Ｗ
３２，Ｗ２８は第４比を形成することに留意されたい。
これらの比は次式によって記述できる：
抵抗器Ｒ３４，Ｒ１０は第２比を形成し、トランジスタ
幅Ｗ２６，Ｗ４６は第３比を形成し、トランジスタ幅Ｗ
３２，Ｗ２８は第４比を形成することに留意されたい。
これらの比は次式によって記述できる：
【００６３】
【数２７】Ｒ３４／Ｒ３０＝Ｒｒ１
【００６４】
【数２８】Ｒ３４／Ｒ１０＝Ｒｒ２
【００６５】
【数２９】Ｗ２６／Ｗ４６＝Ｒｗ３
【００６６】
【数３０】Ｗ３２／Ｗ２８＝Ｒｗ４ 数２７，数２８，数２９，数３０を数２６に代入するこ
とにより、次式が得られる：
とにより、次式が得られる：
【００６７】
【数３１】Ｖref ＝（Ｒｒ１・Ｒｗ４・Ｖj ）＋（Ｒｒ
２・Ｒｗ３・Ｒｗ４・Ｖpat） 本発明に従って、Ｒ１０，Ｒｒ１，Ｒｒ２，Ｒｗ３，Ｒ
ｗ４の値を適切に選択することにより、０．９ボルト以
下のＶref の値が得られ、０．９ボルトまたはそれ以下
の回路動作が可能になる。
２・Ｒｗ３・Ｒｗ４・Ｖpat） 本発明に従って、Ｒ１０，Ｒｒ１，Ｒｒ２，Ｒｗ３，Ｒ
ｗ４の値を適切に選択することにより、０．９ボルト以
下のＶref の値が得られ、０．９ボルトまたはそれ以下
の回路動作が可能になる。
【００６８】また、図９の回路では、トランジスタ１０
３２および抵抗器１０３４の構造および接続を複製する
ことにより、複数の基準電圧を得ることができる。この
ように縦続された各段について、異なる基準電圧を得る
ことができる。電流ミラー構成により、所望の基準電圧
を得るために、同様なあるいは異なる抵抗器またはトラ
ンジスタ幅を選択できる。
３２および抵抗器１０３４の構造および接続を複製する
ことにより、複数の基準電圧を得ることができる。この
ように縦続された各段について、異なる基準電圧を得る
ことができる。電流ミラー構成により、所望の基準電圧
を得るために、同様なあるいは異なる抵抗器またはトラ
ンジスタ幅を選択できる。
【００６９】図９はさらに、追加出力段を利用して、追
加基準電圧を提供することを示す。図示のように、Ｐチ
ャネル・トランジスタ１０３２’および抵抗器１０３
４’は、トランジスタ１０３２および抵抗器１０３４と
同様に接続でき、トランジスタ１０３２’のゲート電極
はトランジスタ１０２８のゲート電極に接続される。ト
ランジスタ１０３２，１０３２’が同一ならば、抵抗器
１０３４’の抵抗値を変えることによって、異なる基準
電圧を得ることができる。トランジスタ１０３２，１０
３２’がその幅の比を除いて同一ならば、トランジスタ
幅比および抵抗器１０３４’の抵抗値の両方を利用し
て、所望の基準電圧を得ることができる。理論的には、
任意の数の追加出力段を追加できる。
加基準電圧を提供することを示す。図示のように、Ｐチ
ャネル・トランジスタ１０３２’および抵抗器１０３
４’は、トランジスタ１０３２および抵抗器１０３４と
同様に接続でき、トランジスタ１０３２’のゲート電極
はトランジスタ１０２８のゲート電極に接続される。ト
ランジスタ１０３２，１０３２’が同一ならば、抵抗器
１０３４’の抵抗値を変えることによって、異なる基準
電圧を得ることができる。トランジスタ１０３２，１０
３２’がその幅の比を除いて同一ならば、トランジスタ
幅比および抵抗器１０３４’の抵抗値の両方を利用し
て、所望の基準電圧を得ることができる。理論的には、
任意の数の追加出力段を追加できる。
【００７０】上記の説明により、改善された低基準電圧
回路が提供されたことが明白であろう。さらに、本開示
回路に対してさまざまな修正を行うことができることも
明白である。例えば、回路はＭＯＳ，バイポーラ，Ｂｉ
ＣＭＯＳまたは他の技術で製造できる。図示のトランジ
スタの導電型は反転してもよい。利用できる接合基準電
圧発生器６０４のさまざまな構成があり、またＶＰＴ発
生器６０２の他の構成もある。開示された実施例は特定
のトランジスタ比またはサイズを指定するかもしれない
が、本発明の目的を満たすために他のトランジスタ比お
よびサイズも利用できることが理解される。望ましけれ
ば、本発明は、温度に対して既知の量だけ変化する出力
電圧を得るためにも利用できる。
回路が提供されたことが明白であろう。さらに、本開示
回路に対してさまざまな修正を行うことができることも
明白である。例えば、回路はＭＯＳ，バイポーラ，Ｂｉ
ＣＭＯＳまたは他の技術で製造できる。図示のトランジ
スタの導電型は反転してもよい。利用できる接合基準電
圧発生器６０４のさまざまな構成があり、またＶＰＴ発
生器６０２の他の構成もある。開示された実施例は特定
のトランジスタ比またはサイズを指定するかもしれない
が、本発明の目的を満たすために他のトランジスタ比お
よびサイズも利用できることが理解される。望ましけれ
ば、本発明は、温度に対して既知の量だけ変化する出力
電圧を得るためにも利用できる。
【図１】接合電圧発生器の従来の回路を示す概略図であ
る。
る。
【図２】接合電圧と温度との関係を示す従来の特性曲線
のグラフである。
のグラフである。
【図３】ＶＰＴ発生器の従来の回路を示す概略図である
【図４】絶対温度に比例する電圧と絶対温度との関係を
示す従来の特性曲線のグラフである。
示す従来の特性曲線のグラフである。
【図５】接合電圧特性曲線と、絶対温度に比例する電圧
の特性曲線との和を示すグラフである。
の特性曲線との和を示すグラフである。
【図６】本発明によるバンドギャップ電圧発生器を示す
ブロック図である。
ブロック図である。
【図７】接合電圧発生器の部分的な概略図である。
【図８】本発明による基準電圧回路を示す概略図であ
る。
る。
【図９】本発明による基準電圧回路を示す概略図であ
る。
る。
６００ 電圧発生器回路 ６０２ ＶＰＴ発生器 ６０４ 接合基準電圧発生器 ６０６ 加算回路網 ６０８ 接合基準電圧Ｖj ６１０ 温度依存基準電圧Ｖpat ６１２ Ｖj ’ ６１４ 基準電圧 ６１６ 被分圧信号 ６１８ 加算回路 ６２０ 分圧回路 ６２２ 被倍増信号 ６３０ 倍増回路 ７０２ ダイオード ７０６ バッファ ７０８ Ｖj ７０９ 電流源 ８００ 低基準電圧回路 ８０２，８０６ Ｐチャネル・トランジスタ ８０４，８０８ Ｎチャネル・トランジスタ ８１０ 抵抗器 ８１２ Ｐチャネル・トランジスタ ８１４ ダイオード ８１６，８２２，８２６ Ｐチャネル・トランジスタ ８１８，８２０，８２４ Ｎチャネル・トランジスタ ８２８，８３０，８３４ 抵抗器 ８３２ Ｐチャネル・トランジスタ ８３６，８３８ ノード ８４０ 出力ノード ８４４ Ｐチャネル・トランジスタ ８４６ Ｎチャネル・トランジスタ ８４８ Ｐチャネル・トランジスタ ８５０ 増幅器（Ｎチャネル・トランジスタ） ８５２ ノード ８６０ コンデンサ １０００ 基準電圧回路 １００２，１００６ Ｐチャネル・トランジスタ １００４，１００８ Ｎチャネル・トランジスタ １０１０ 抵抗器 １０１２ Ｐチャネル・トランジスタ １０１４ ダイオード １０１６，１０２２，１０２８，１０３２ Ｐチャネル
・トランジスタ １０１８，１０２４，１０２０，１０２６ Ｎチャネル
・トランジスタ １０３０，１０３４ 抵抗器 １０３６，１０３８，１０４０ ノード １０４４ Ｐチャネル・トランジスタ １０４６ Ｎチャネル・トランジスタ １０４８ Ｐチャネル・トランジスタ １０５０ 増幅器（Ｎチャネル・トランジスタ） １０６０ コンデンサ
・トランジスタ １０１８，１０２４，１０２０，１０２６ Ｎチャネル
・トランジスタ １０３０，１０３４ 抵抗器 １０３６，１０３８，１０４０ ノード １０４４ Ｐチャネル・トランジスタ １０４６ Ｎチャネル・トランジスタ １０４８ Ｐチャネル・トランジスタ １０５０ 増幅器（Ｎチャネル・トランジスタ） １０６０ コンデンサ
Claims (2)
- 【請求項１】 参照電圧回路であって：大きさが温度に
比例する基準電圧（６１０）を生成する絶対温度比例電
圧（６０２）発生器；接合参照電圧（６１２）を生成す
る順方向バイアス・バイポーラ接合参照電圧回路（６０
４）；および前記電圧発生器（６０２）および前記順方
向バイアス・バイポーラ接合参照電圧回路（６０４）に
結合された加算回路網（６０６）であって、基準電圧
（６２２）を第１の所定の量だけ変更して修正された基
準電圧を与えることにより、および前記接合参照電圧を
第２の所定の量だけ変更して、修正された接合参照電圧
（６１６）を与え、その後、前記修正された基準電圧
（６２２）と前記修正された接合参照電圧（６１６）と
を合成して出力参照電圧（６１４）を生成することによ
り、バイポーラ半導体接合のバンドギャップ電圧よりも
大きさが小さい出力参照電圧（６１４）を生成する、加
算回路網（６０６）；によって構成されることを特徴と
する参照電圧回路。 - 【請求項２】 ある温度範囲において実質的に一定の参
照電圧を与える方法であって：温度に比例する電圧（１
０３６）を抵抗素子の両端に与える段階であって、温度
に比例する前記電圧は、前記抵抗素子（１０１０）の両
端で与えられることにより第１電流が第１導電経路を介
して流れる、段階；前記第１電流に実質的に比例する第
２電流を、第２導電経路を介して印加する段階；バイポ
ーラ接合デバイス（１０１４）の両端で接合電圧（１０
３８）を生成する段階；前記接合電圧を抵抗素子（１０
３０）の両端に印加して第３導電経路を介する第３電流
を生成する段階であって、前記第２および第３導電経路
は、共通ノード（１０４２）に結合され、第４導電経路
は前記共通ノードに結合され、前記第２電流および前記
第３電流の和に等しい第４電流を流す、段階；および前
記第４電流に実質的に比例する電流を抵抗（１０３４）
素子（１０３４）に印加して、前記温度範囲にわたって
実質的に一定の基準電圧を与える段階；によって構成さ
れることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US560876 | 1995-11-20 | ||
| US08/560,876 US5614816A (en) | 1995-11-20 | 1995-11-20 | Low voltage reference circuit and method of operation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09160663A true JPH09160663A (ja) | 1997-06-20 |
Family
ID=24239728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323580A Pending JPH09160663A (ja) | 1995-11-20 | 1996-11-19 | 低参照電圧回路およびその動作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5614816A (ja) |
| EP (1) | EP0774704A3 (ja) |
| JP (1) | JPH09160663A (ja) |
| TW (1) | TW334634B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332364A (ja) * | 2004-04-22 | 2005-12-02 | Oki Electric Ind Co Ltd | 定電流発生回路 |
| JP2007514988A (ja) * | 2003-10-07 | 2007-06-07 | アナログ・デバイシス・インコーポレーテッド | 半導体プロセスおよび半導体回路における温度ドリフトを補償するための方法ならびに装置 |
| JP2007157055A (ja) * | 2005-12-08 | 2007-06-21 | Elpida Memory Inc | 基準電圧発生回路 |
| JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
| JP2012099065A (ja) * | 2010-11-05 | 2012-05-24 | Handotai Rikougaku Kenkyu Center:Kk | 基準電圧源回路 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3780030B2 (ja) * | 1995-06-12 | 2006-05-31 | 株式会社ルネサステクノロジ | 発振回路およびｄｒａｍ |
| US5629612A (en) * | 1996-03-12 | 1997-05-13 | Maxim Integrated Products, Inc. | Methods and apparatus for improving temperature drift of references |
| US5933045A (en) * | 1997-02-10 | 1999-08-03 | Analog Devices, Inc. | Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals |
| US5900773A (en) * | 1997-04-22 | 1999-05-04 | Microchip Technology Incorporated | Precision bandgap reference circuit |
| US6091287A (en) * | 1998-01-23 | 2000-07-18 | Motorola, Inc. | Voltage regulator with automatic accelerated aging circuit |
| US6002243A (en) * | 1998-09-02 | 1999-12-14 | Texas Instruments Incorporated | MOS circuit stabilization of bipolar current mirror collector voltages |
| US6225856B1 (en) * | 1999-07-30 | 2001-05-01 | Agere Systems Cuardian Corp. | Low power bandgap circuit |
| EP1178383B1 (en) * | 2000-08-03 | 2012-10-03 | STMicroelectronics Srl | Circuit generator of a voltage signal which is independent from temperature and a few sensible from manufacturing process variables |
| US6469572B1 (en) * | 2001-03-28 | 2002-10-22 | Intel Corporation | Forward body bias generation circuits based on diode clamps |
| KR100493174B1 (ko) * | 2003-06-16 | 2005-06-02 | 삼성전자주식회사 | 주파수 분주기용 기준 전압 발생기 및 그 방법 |
| AU2003256241A1 (en) * | 2003-07-09 | 2005-01-28 | Anton Pletersek | Temperature independent low reference voltage source |
| KR100582742B1 (ko) * | 2004-12-21 | 2006-05-22 | 인티그런트 테크놀로지즈(주) | 기준 전류 발생 회로 |
| JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| US7511567B2 (en) * | 2005-10-06 | 2009-03-31 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Bandgap reference voltage circuit |
| TWI378227B (en) * | 2009-02-27 | 2012-12-01 | Mstar Semiconductor Inc | Ptat sensor and temperature sensing method thereof |
| JP2012084034A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 定電圧定電流発生回路 |
| US9958895B2 (en) * | 2011-01-11 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bandgap reference apparatus and methods |
| US8278995B1 (en) | 2011-01-12 | 2012-10-02 | National Semiconductor Corporation | Bandgap in CMOS DGO process |
| JP2012216034A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 定電流源回路 |
| US8924765B2 (en) * | 2011-07-03 | 2014-12-30 | Ambiq Micro, Inc. | Method and apparatus for low jitter distributed clock calibration |
| US8547166B2 (en) * | 2011-07-29 | 2013-10-01 | Macronix International Co., Ltd. | Temperature compensation circuit and temperature compensated metal oxide semiconductor transistor using the same |
| US9634648B1 (en) * | 2013-12-05 | 2017-04-25 | Xilinx, Inc. | Trimming a temperature dependent voltage reference |
| KR20230112326A (ko) * | 2022-01-20 | 2023-07-27 | 에스케이하이닉스 주식회사 | 온도 변화에도 기준 전류 혹은 기준 전압을 생성하는 반도체 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US4313082A (en) * | 1980-06-30 | 1982-01-26 | Motorola, Inc. | Positive temperature coefficient current source and applications |
| US4375595A (en) * | 1981-02-03 | 1983-03-01 | Motorola, Inc. | Switched capacitor temperature independent bandgap reference |
| US4368420A (en) * | 1981-04-14 | 1983-01-11 | Fairchild Camera And Instrument Corp. | Supply voltage sense amplifier |
| US4935690A (en) * | 1988-10-31 | 1990-06-19 | Teledyne Industries, Inc. | CMOS compatible bandgap voltage reference |
| US4849684A (en) * | 1988-11-07 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laaboratories | CMOS bandgap voltage reference apparatus and method |
| US4945260A (en) * | 1989-04-17 | 1990-07-31 | Advanced Micro Devices, Inc. | Temperature and supply compensated ECL bandgap reference voltage generator |
| US4896094A (en) * | 1989-06-30 | 1990-01-23 | Motorola, Inc. | Bandgap reference circuit with improved output reference voltage |
| US5053640A (en) * | 1989-10-25 | 1991-10-01 | Silicon General, Inc. | Bandgap voltage reference circuit |
| US5144223A (en) * | 1991-03-12 | 1992-09-01 | Mosaid, Inc. | Bandgap voltage generator |
| US5148099A (en) * | 1991-04-01 | 1992-09-15 | Motorola, Inc. | Radiation hardened bandgap reference voltage generator and method |
| US5245273A (en) * | 1991-10-30 | 1993-09-14 | Motorola, Inc. | Bandgap voltage reference circuit |
| US5336986A (en) * | 1992-02-07 | 1994-08-09 | Crosspoint Solutions, Inc. | Voltage regulator for field programmable gate arrays |
| US5325045A (en) * | 1993-02-17 | 1994-06-28 | Exar Corporation | Low voltage CMOS bandgap with new trimming and curvature correction methods |
| EP0658835B1 (en) * | 1993-12-17 | 1999-10-06 | STMicroelectronics S.r.l. | Low supply voltage, band-gap voltage reference |
-
1995
- 1995-11-20 US US08/560,876 patent/US5614816A/en not_active Expired - Lifetime
-
1996
- 1996-10-30 TW TW085113276A patent/TW334634B/zh not_active IP Right Cessation
- 1996-11-18 EP EP96118443A patent/EP0774704A3/en not_active Withdrawn
- 1996-11-19 JP JP8323580A patent/JPH09160663A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514988A (ja) * | 2003-10-07 | 2007-06-07 | アナログ・デバイシス・インコーポレーテッド | 半導体プロセスおよび半導体回路における温度ドリフトを補償するための方法ならびに装置 |
| JP2005332364A (ja) * | 2004-04-22 | 2005-12-02 | Oki Electric Ind Co Ltd | 定電流発生回路 |
| JP2007157055A (ja) * | 2005-12-08 | 2007-06-21 | Elpida Memory Inc | 基準電圧発生回路 |
| JP2007228399A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Corp | 電圧制御電流源および可変利得増幅器 |
| JP2012099065A (ja) * | 2010-11-05 | 2012-05-24 | Handotai Rikougaku Kenkyu Center:Kk | 基準電圧源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0774704A2 (en) | 1997-05-21 |
| US5614816A (en) | 1997-03-25 |
| EP0774704A3 (en) | 1998-01-21 |
| TW334634B (en) | 1998-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09160663A (ja) | 低参照電圧回路およびその動作方法 | |
| US4839535A (en) | MOS bandgap voltage reference circuit | |
| JP3759513B2 (ja) | バンドギャップ基準回路 | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| KR0169316B1 (ko) | 기준 발생기 | |
| US4714872A (en) | Voltage reference for transistor constant-current source | |
| US5949278A (en) | Reference current generator in CMOS technology | |
| KR0153545B1 (ko) | 기준 전위 발생 회로 | |
| US5686823A (en) | Bandgap voltage reference circuit | |
| US11137788B2 (en) | Sub-bandgap compensated reference voltage generation circuit | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| US7902912B2 (en) | Bias current generator | |
| JP3476363B2 (ja) | バンドギャップ型基準電圧発生回路 | |
| US6614209B1 (en) | Multi stage circuits for providing a bandgap voltage reference less dependent on or independent of a resistor ratio | |
| US10379567B2 (en) | Bandgap reference circuitry | |
| JP2021185516A (ja) | 定電流回路 | |
| US6388507B1 (en) | Voltage to current converter with variation-free MOS resistor | |
| US5635869A (en) | Current reference circuit | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| JPS5925243B2 (ja) | 定電流源 | |
| JPH02186706A (ja) | バイアス電圧発生回路及びその方法 | |
| KR920010237B1 (ko) | 증폭회로 | |
| JPS6269308A (ja) | 基準電圧発生回路装置 | |
| JP2500985B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |