JPH09130756A - フォーマット変換のための画素の補間方法及びその装置 - Google Patents
フォーマット変換のための画素の補間方法及びその装置Info
- Publication number
- JPH09130756A JPH09130756A JP8255094A JP25509496A JPH09130756A JP H09130756 A JPH09130756 A JP H09130756A JP 8255094 A JP8255094 A JP 8255094A JP 25509496 A JP25509496 A JP 25509496A JP H09130756 A JPH09130756 A JP H09130756A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- signal
- pixel
- format conversion
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
- H04N7/122—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line
- H04N7/125—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line the signal segment being a picture element
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 フォーマット変換による画質の劣化を防止す
るために隣り合う２以上のラインの画素データを用いた
画素の補間方法及びその装置を提供する。 【解決手段】 Δ１が水平比であり、Δ２が垂直比の際
補間位置で隣接する２ライン上の八つの画素を用いる場
合、最終的な補間信号Ｉは次のような式で与えられる。 Ｉ１＝（１−Δ１）・（１−Δ２）Ａ１＋（１−Δ１）
・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ１Δ２Ａ４ Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ Ｉ＝αＩ１＋（１−α）Ｉ２ これにより、二つの画素を用いた従来の補間方法よりさ
らに多数の画素を用いる補間方法により画質の劣化を防
ぐことができる。
るために隣り合う２以上のラインの画素データを用いた
画素の補間方法及びその装置を提供する。 【解決手段】 Δ１が水平比であり、Δ２が垂直比の際
補間位置で隣接する２ライン上の八つの画素を用いる場
合、最終的な補間信号Ｉは次のような式で与えられる。 Ｉ１＝（１−Δ１）・（１−Δ２）Ａ１＋（１−Δ１）
・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ１Δ２Ａ４ Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ Ｉ＝αＩ１＋（１−α）Ｉ２ これにより、二つの画素を用いた従来の補間方法よりさ
らに多数の画素を用いる補間方法により画質の劣化を防
ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明はフォーマット変換の
ための画素の補間方法及びその装置に係り、さらに詳し
くはフォーマット変換による画質の劣化を防ぐために隣
り合う２以上のラインの画素データを用いた画素の補間
方法及びその装置に関する。
ための画素の補間方法及びその装置に係り、さらに詳し
くはフォーマット変換による画質の劣化を防ぐために隣
り合う２以上のラインの画素データを用いた画素の補間
方法及びその装置に関する。
【０００２】
【従来の技術】ＴＶ分野にデジタル技術が導入されるに
つれ高画質の画像を提供する次世代ＴＶシステムが開発
された。かかる次世代ＴＶシステムはそれぞれ固有のフ
ォーマットを提示している。従来のＮＴＳＣ方式のＴＶ
受信機を用いる消費者が多様なフォーマットに伝送され
る次世代ＴＶ放送を受信するためにはフォーマットの変
換が必要である。そのうち画面を構成するデータの縦横
比による入力と出力のフォーマットは空間変換により他
のフォーマットに変換されうる。例えば、１４４０Ｈ×
１０８０Ｖの画面を１２８ＯＨ×７２０Ｖの画面に変換
するためには水平的に９：８，垂直的には３：２比率に
よる変換が必要である。空間変換は特定位置で空間的に
関係を有する画素の映像信号を補間してその位置の画素
のデータを生成することを指す。
つれ高画質の画像を提供する次世代ＴＶシステムが開発
された。かかる次世代ＴＶシステムはそれぞれ固有のフ
ォーマットを提示している。従来のＮＴＳＣ方式のＴＶ
受信機を用いる消費者が多様なフォーマットに伝送され
る次世代ＴＶ放送を受信するためにはフォーマットの変
換が必要である。そのうち画面を構成するデータの縦横
比による入力と出力のフォーマットは空間変換により他
のフォーマットに変換されうる。例えば、１４４０Ｈ×
１０８０Ｖの画面を１２８ＯＨ×７２０Ｖの画面に変換
するためには水平的に９：８，垂直的には３：２比率に
よる変換が必要である。空間変換は特定位置で空間的に
関係を有する画素の映像信号を補間してその位置の画素
のデータを生成することを指す。
【０００３】フォーマット変換のための従来の画素の補
間方法としては隣り合う二つの画素のデータを用いる方
法がある。従来の補間方法を説明する概念図である図１
に基づき従来の技術を説明すれば次の通りである。従来
の補間方法は隣り合う二つの画素を用い、新たなフォー
マットによる画素の中心位置から各画素が離れた距離に
鑑みた方法である。さらに詳しくは距離に反比例して各
画素のデータを反映するものである。
間方法としては隣り合う二つの画素のデータを用いる方
法がある。従来の補間方法を説明する概念図である図１
に基づき従来の技術を説明すれば次の通りである。従来
の補間方法は隣り合う二つの画素を用い、新たなフォー
マットによる画素の中心位置から各画素が離れた距離に
鑑みた方法である。さらに詳しくは距離に反比例して各
画素のデータを反映するものである。
【０００４】図１においてＡ１，Ａ２，Ａ３，Ａ４は変
換前のフォーマットによる画素の中心であり、Ｉ１，Ｉ
２，Ｉ３は新たなフォーマットによる画素の中心であ
る。Ｉ１データを生成するために隣り合う二つの画素の
Ａ１，Ａ２のデータを用いて補間する。Ｉ１からＡ１に
至る距離とＡ２に至る距離に略反比例して補間すること
によりＩ１データは１／４・Ａ１＋３／４・Ａ２とな
る。Ｉ２に隣り合うＡ２とＡ３に至る距離が同一なの
で、Ｉ２データは１／２・Ａ２＋１／２・Ａ３となる。
Ｉ３に隣り合うＡ３とＡ４に至る距離に反比例して補間
することによりＩ３データは３／４・Ａ３＋１／４・Ａ
４となる。
換前のフォーマットによる画素の中心であり、Ｉ１，Ｉ
２，Ｉ３は新たなフォーマットによる画素の中心であ
る。Ｉ１データを生成するために隣り合う二つの画素の
Ａ１，Ａ２のデータを用いて補間する。Ｉ１からＡ１に
至る距離とＡ２に至る距離に略反比例して補間すること
によりＩ１データは１／４・Ａ１＋３／４・Ａ２とな
る。Ｉ２に隣り合うＡ２とＡ３に至る距離が同一なの
で、Ｉ２データは１／２・Ａ２＋１／２・Ａ３となる。
Ｉ３に隣り合うＡ３とＡ４に至る距離に反比例して補間
することによりＩ３データは３／４・Ａ３＋１／４・Ａ
４となる。
【０００５】しかし、従来の技術による補間方法は二つ
の画素のみを用いるので高画質を表現するのに限界があ
る。
の画素のみを用いるので高画質を表現するのに限界があ
る。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は隣り合う２以上のラインの画素データを用いたバイリ
ニア補間方法を提示してフォーマット変換時高画質の映
像を提供できるようにするフォーマット変換のための画
素の補間方法及びその装置を提供することである。
は隣り合う２以上のラインの画素データを用いたバイリ
ニア補間方法を提示してフォーマット変換時高画質の映
像を提供できるようにするフォーマット変換のための画
素の補間方法及びその装置を提供することである。
【０００７】
【課題を解決するための手段】前述した本発明の目的
は、フォーマット変換のための映像信号の画素を補間す
る装置において、入力される映像信号を１ライン遅延さ
せ出力するライン遅延部と、前記ライン遅延部で１ライ
ン遅延された映像信号を入力され１クロックずつ段階的
に遅延させる遅延素子を備える第１遅延部と、入力され
る映像信号を１クロックずつ段階的に遅延させる遅延素
子を備える第２遅延部と、フォーマット変換による水平
比と垂直比により算出される補間係数を貯蔵し、フォー
マット情報により補間係数を出力するＲＯＭと、前記第
１遅延部と第２遅延部で段階的に遅延された信号のうち
補間位置に隣接した第１領域内の信号と前記ＲＯＭから
出力される補間係数から第１補間信号を求める第１補間
部と、前記第１遅延部と第２遅延部で段階的に遅延され
た信号のうち補間位置に隣接した第２領域内の信号と前
記ＲＯＭから出力される補間係数から第２補間信号を求
める第２補間部と、前記第１補間部で求めた第１補間信
号と第２補間部で求めた第２補間信号を入力される結合
係数により線形結合して最終的な補間信号を出力する補
間信号結合部を含むフォーマット変換のための画素の補
間位置とにより達成される。
は、フォーマット変換のための映像信号の画素を補間す
る装置において、入力される映像信号を１ライン遅延さ
せ出力するライン遅延部と、前記ライン遅延部で１ライ
ン遅延された映像信号を入力され１クロックずつ段階的
に遅延させる遅延素子を備える第１遅延部と、入力され
る映像信号を１クロックずつ段階的に遅延させる遅延素
子を備える第２遅延部と、フォーマット変換による水平
比と垂直比により算出される補間係数を貯蔵し、フォー
マット情報により補間係数を出力するＲＯＭと、前記第
１遅延部と第２遅延部で段階的に遅延された信号のうち
補間位置に隣接した第１領域内の信号と前記ＲＯＭから
出力される補間係数から第１補間信号を求める第１補間
部と、前記第１遅延部と第２遅延部で段階的に遅延され
た信号のうち補間位置に隣接した第２領域内の信号と前
記ＲＯＭから出力される補間係数から第２補間信号を求
める第２補間部と、前記第１補間部で求めた第１補間信
号と第２補間部で求めた第２補間信号を入力される結合
係数により線形結合して最終的な補間信号を出力する補
間信号結合部を含むフォーマット変換のための画素の補
間位置とにより達成される。
【０００８】また、前述したような本発明の目的は、フ
ォーマット変換のための映像信号の画素を補間する方法
において、フォーマット変換による水平比と垂直比によ
り算出される補間係数を貯蔵し、フォーマット情報によ
り補間係数を求める第１段階と、入力される映像信号の
隣接した２ライン上に位置した画素のうち第１領域内の
画素と、前記第１段階で発生される補間係数から第１補
間信号を求める第２段階と、入力される映像信号の隣接
した２ライン上に位置した画素のうち第２領域内の画素
と、前記第１段階で発生される補間係数から第２補間信
号を求める第３段階と、前記第１補間信号と第２補間信
号を結合係数により線形結合して最終的な補間信号を求
める第４段階とを含むことを特徴とするフォーマット変
換のための画素の補間方法により達成される。
ォーマット変換のための映像信号の画素を補間する方法
において、フォーマット変換による水平比と垂直比によ
り算出される補間係数を貯蔵し、フォーマット情報によ
り補間係数を求める第１段階と、入力される映像信号の
隣接した２ライン上に位置した画素のうち第１領域内の
画素と、前記第１段階で発生される補間係数から第１補
間信号を求める第２段階と、入力される映像信号の隣接
した２ライン上に位置した画素のうち第２領域内の画素
と、前記第１段階で発生される補間係数から第２補間信
号を求める第３段階と、前記第１補間信号と第２補間信
号を結合係数により線形結合して最終的な補間信号を求
める第４段階とを含むことを特徴とするフォーマット変
換のための画素の補間方法により達成される。
【０００９】
【発明の実施の形態】以下、添付した図面に基づき本発
明の望ましい一実施例を詳細に説明する。図２は本発明
による補間方法を説明する概念図である。図２におい
て、補間画素Ｉは新たなフォーマットによる画素であ
り、Ａ１〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４は変換前のフ
ォーマットによる画素である。Δ１は補間画素Ｉと隣接
する垂直ラインとの距離比を示すためのもので、Δ１は
左側に隣接する垂直ラインとの距離比であり、１−Δ１
は右側に隣接する垂直ラインとの距離比である。Δ２は
補間画素Ｉと隣接した水平ラインとの距離比を示したも
のであって、Δ２は上側に隣接する水平ラインとの距離
比であり、１−Δ２は下側に隣接する水平ラインとの距
離比となる。
明の望ましい一実施例を詳細に説明する。図２は本発明
による補間方法を説明する概念図である。図２におい
て、補間画素Ｉは新たなフォーマットによる画素であ
り、Ａ１〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４は変換前のフ
ォーマットによる画素である。Δ１は補間画素Ｉと隣接
する垂直ラインとの距離比を示すためのもので、Δ１は
左側に隣接する垂直ラインとの距離比であり、１−Δ１
は右側に隣接する垂直ラインとの距離比である。Δ２は
補間画素Ｉと隣接した水平ラインとの距離比を示したも
のであって、Δ２は上側に隣接する水平ラインとの距離
比であり、１−Δ２は下側に隣接する水平ラインとの距
離比となる。
【００１０】本発明による画素子の補間は根本的に隣接
する画素の補間画素との距離比に反比例して画素のデー
タを反映することにより行われる。まず、四つの画素を
用いた補間を説明する。補間画素Ｉと隣接した２本の水
平ライン上の四つの画素のＡ１，Ａ２，Ａ３，Ａ４を用
いて次のような方式で補間する。
する画素の補間画素との距離比に反比例して画素のデー
タを反映することにより行われる。まず、四つの画素を
用いた補間を説明する。補間画素Ｉと隣接した２本の水
平ライン上の四つの画素のＡ１，Ａ２，Ａ３，Ａ４を用
いて次のような方式で補間する。
【００１１】Ｉ＝（１−Δ１）・（１−Δ２）Ａ１＋
（１−Δ１）・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ
１Δ２Ａ４ 八つの画素を用いた補間は補間画素Ｉと隣接した２水平
ライン上のＡ１〜Ａ４とＢ１〜Ｂ４を用いたバイリニア
補間である。隣接した四つの画素であるＡ１〜Ａ４から
中間補間画素Ｉ１を、Ｂ１〜Ｂ４を用いた他の中間補間
画素Ｉ２をそれぞれ求めた後、中間補間画素のＩ１及び
Ｉ２を用いて最終的に補間画素Ｉを求める。
（１−Δ１）・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ
１Δ２Ａ４ 八つの画素を用いた補間は補間画素Ｉと隣接した２水平
ライン上のＡ１〜Ａ４とＢ１〜Ｂ４を用いたバイリニア
補間である。隣接した四つの画素であるＡ１〜Ａ４から
中間補間画素Ｉ１を、Ｂ１〜Ｂ４を用いた他の中間補間
画素Ｉ２をそれぞれ求めた後、中間補間画素のＩ１及び
Ｉ２を用いて最終的に補間画素Ｉを求める。
【００１２】Ｉ１＝（１−Δ１）・（１−Δ２）Ａ１＋
（１−Δ１）・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ
１Δ２Ａ４ Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ Ｉ＝αＩ１＋（１−α）Ｉ２ ここで、αは中間補間画素Ｉ１とＩ２を反映する比率に
より選択されるＩより小さい数である。
（１−Δ１）・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ
１Δ２Ａ４ Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ Ｉ＝αＩ１＋（１−α）Ｉ２ ここで、αは中間補間画素Ｉ１とＩ２を反映する比率に
より選択されるＩより小さい数である。
【００１３】１２個の画素を用いた補間は補間画素Ｉと
隣接する２本の垂直ラインと２本の水平ライン上のＡ１
〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４を用いたバイリニア補
間である。隣接した四つの画素のＡ１〜Ａ４から中間補
間画素Ｉ１を、Ｂ１〜Ｂ４を用いて中間補間画素Ｉ２
を、Ｃ１〜Ｃ４を用いて中間補間画素Ｉ３を求めた後、
中間補間画素Ｉ１，Ｉ２及びＩ３を用いて最終的に中間
補間画素Ｉを求める。
隣接する２本の垂直ラインと２本の水平ライン上のＡ１
〜Ａ４，Ｂ１〜Ｂ４，Ｃ１〜Ｃ４を用いたバイリニア補
間である。隣接した四つの画素のＡ１〜Ａ４から中間補
間画素Ｉ１を、Ｂ１〜Ｂ４を用いて中間補間画素Ｉ２
を、Ｃ１〜Ｃ４を用いて中間補間画素Ｉ３を求めた後、
中間補間画素Ｉ１，Ｉ２及びＩ３を用いて最終的に中間
補間画素Ｉを求める。
【００１４】Ｉ１＝（１−Δ１）・（１−Δ２）Ａ１＋
（１−Δ１）・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ
１Δ２Ａ４ Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ Ｉ３＝（１−Δ１）・（１−Δ２）Ｃ１＋（１−Δ１）
・Δ２Ｃ２＋Δ１・（１−Δ２）Ｃ３＋Δ１Δ２Ｃ４
（１−Δ１）・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ
１Δ２Ａ４ Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ Ｉ３＝（１−Δ１）・（１−Δ２）Ｃ１＋（１−Δ１）
・Δ２Ｃ２＋Δ１・（１−Δ２）Ｃ３＋Δ１Δ２Ｃ４
【００１５】
【数１】
【００１６】図３及び図４は八つの画素を用いる本発明
による補間装置の一実施例の構成図である。図示したよ
うに、本発明の補間装置は入力映像信号をライン単位に
貯蔵する第１ラインメモリ３１と、第１ラインメモリ３
１から出力される映像信号を１Ｈ単位に遅延して出力す
るためのライン遅延部３２を備える。ライン遅延部３２
の出力は多数の遅延素子Ｄ１〜Ｄ４より構成された第１
遅延部３３に供給される。第１ラインメモリ３１の出力
も多数の遅延素子Ｄ５〜Ｄ８より構成された第２遅延部
３４に供給される。また、本発明の補間装置はフォーマ
ット情報による補間係数を貯蔵しているＲＯＭ３５を備
える。Ａ１〜Ａ４の画素データから中間補間画素Ｉ１を
計算する第１補間部３６は遅延素子Ｄ２，Ｄ３，Ｄ６，
Ｄ７から遅延された画素データをＲＯＭ３５から入力さ
れた補間係数により乗算させる乗算器３６１〜３６４と
前記乗算器３６１〜３６４の出力を加算する加算器３６
５とから構成されている。Ｂ１〜Ｂ４の画素データから
中間補間画素Ｉ２を計算する第２補間部３７は遅延素子
Ｄ１，Ｄ４，Ｄ５，Ｄ８から遅延された画素データをＲ
ＯＭ３５から入力された補間係数により乗算させる乗算
器３７１〜３７４と前記乗算器３７１〜３７４の出力を
加算する加算器３７５とから構成されている。中間補間
画素Ｉ１及びＩ２から最終的な補間画素のＩを計算する
ための補間信号結合部３８は結合係数αにより各補間画
素Ｉ１及びＩ２を結合する乗算器３８１，３８２と、前
記乗算器３８１，３８２の出力を加算する加算器３８３
とから構成されている。補間信号結合部３８には最終的
な補間信号であるＩを貯蔵する第２ラインメモリ３９が
連結されている。第１ラインメモリ３１からのデータ読
出と第２ラインメモリ３９からの書込はメモリ制御部４
０により制御される。
による補間装置の一実施例の構成図である。図示したよ
うに、本発明の補間装置は入力映像信号をライン単位に
貯蔵する第１ラインメモリ３１と、第１ラインメモリ３
１から出力される映像信号を１Ｈ単位に遅延して出力す
るためのライン遅延部３２を備える。ライン遅延部３２
の出力は多数の遅延素子Ｄ１〜Ｄ４より構成された第１
遅延部３３に供給される。第１ラインメモリ３１の出力
も多数の遅延素子Ｄ５〜Ｄ８より構成された第２遅延部
３４に供給される。また、本発明の補間装置はフォーマ
ット情報による補間係数を貯蔵しているＲＯＭ３５を備
える。Ａ１〜Ａ４の画素データから中間補間画素Ｉ１を
計算する第１補間部３６は遅延素子Ｄ２，Ｄ３，Ｄ６，
Ｄ７から遅延された画素データをＲＯＭ３５から入力さ
れた補間係数により乗算させる乗算器３６１〜３６４と
前記乗算器３６１〜３６４の出力を加算する加算器３６
５とから構成されている。Ｂ１〜Ｂ４の画素データから
中間補間画素Ｉ２を計算する第２補間部３７は遅延素子
Ｄ１，Ｄ４，Ｄ５，Ｄ８から遅延された画素データをＲ
ＯＭ３５から入力された補間係数により乗算させる乗算
器３７１〜３７４と前記乗算器３７１〜３７４の出力を
加算する加算器３７５とから構成されている。中間補間
画素Ｉ１及びＩ２から最終的な補間画素のＩを計算する
ための補間信号結合部３８は結合係数αにより各補間画
素Ｉ１及びＩ２を結合する乗算器３８１，３８２と、前
記乗算器３８１，３８２の出力を加算する加算器３８３
とから構成されている。補間信号結合部３８には最終的
な補間信号であるＩを貯蔵する第２ラインメモリ３９が
連結されている。第１ラインメモリ３１からのデータ読
出と第２ラインメモリ３９からの書込はメモリ制御部４
０により制御される。
【００１７】前述したように構成された本発明による補
間装置の動作を詳細に説明する。具体的な一例として、
画面の縦横比が１４４０Ｈ×１０８０Ｖのフォーマット
から１２８０Ｈ×７２０Ｖのフォーマットに変換する場
合の補間について説明する。この場合、水平方向には
９：８，垂直方向には３：２の比率にデータが圧縮され
るべきである。前記データ圧縮比は本発明による補間装
置で水平と垂直方向の入出力比となる。図５はこの場合
の本発明による補間装置の入力と出力との間の水平・垂
直比を説明するための概念図である。図５において
間装置の動作を詳細に説明する。具体的な一例として、
画面の縦横比が１４４０Ｈ×１０８０Ｖのフォーマット
から１２８０Ｈ×７２０Ｖのフォーマットに変換する場
合の補間について説明する。この場合、水平方向には
９：８，垂直方向には３：２の比率にデータが圧縮され
るべきである。前記データ圧縮比は本発明による補間装
置で水平と垂直方向の入出力比となる。図５はこの場合
の本発明による補間装置の入力と出力との間の水平・垂
直比を説明するための概念図である。図５において
【００１８】
【外１】
【００１９】で示した画素は入力と出力が一致した画素
であり、“○”で示した画素は入力画素であり、“●”
で示した画素は出力画素である。示したように、出力画
素に対する入力画素の垂直ラインとの距離比であるΔ１
は１／８，２／８，３／８，４／８，５／８，６／８，
７／８であり、出力画素に対する入力画素の水平ライン
との距離比のΔ２は１／２である。
であり、“○”で示した画素は入力画素であり、“●”
で示した画素は出力画素である。示したように、出力画
素に対する入力画素の垂直ラインとの距離比であるΔ１
は１／８，２／８，３／８，４／８，５／８，６／８，
７／８であり、出力画素に対する入力画素の水平ライン
との距離比のΔ２は１／２である。
【００２０】入力映像信号は第１ラインメモリ３１に貯
蔵される。第１ラインメモリ３１はメモリ制御部４０か
ら印加される読出イネーブル信号Ｒ−ＥＮに応じて貯蔵
されたデータを出力する。第１ラインメモリ３１から出
力されるデータはライン遅延部３２と第２遅延部３４に
入力される。ライン遅延部３２は入力される信号を１水
平ライン（１Ｈ）遅延させる。１Ｈ遅延された信号は第
１遅延部３３に入力される。
蔵される。第１ラインメモリ３１はメモリ制御部４０か
ら印加される読出イネーブル信号Ｒ−ＥＮに応じて貯蔵
されたデータを出力する。第１ラインメモリ３１から出
力されるデータはライン遅延部３２と第２遅延部３４に
入力される。ライン遅延部３２は入力される信号を１水
平ライン（１Ｈ）遅延させる。１Ｈ遅延された信号は第
１遅延部３３に入力される。
【００２１】第１遅延部３３は遅延素子Ｄ１〜Ｄ４を通
して１Ｈ遅延された信号を１クロックずつ順次に遅延さ
せる。第２遅延部３４は遅延素子Ｄ５〜Ｄ８を通して入
力された信号を１クロックずつ順次に遅延させる。図２
に関連して説明すれば、第１遅延部３３により遅延され
た信号はｎ2 番目ラインの画素Ｂ１，Ａ１，Ａ３，Ｂ３
であり、第２遅延部３４により遅延された信号はｎ2+1
番目ラインの画素Ｂ２，Ａ２，Ａ４，Ｂ４である。
して１Ｈ遅延された信号を１クロックずつ順次に遅延さ
せる。第２遅延部３４は遅延素子Ｄ５〜Ｄ８を通して入
力された信号を１クロックずつ順次に遅延させる。図２
に関連して説明すれば、第１遅延部３３により遅延され
た信号はｎ2 番目ラインの画素Ｂ１，Ａ１，Ａ３，Ｂ３
であり、第２遅延部３４により遅延された信号はｎ2+1
番目ラインの画素Ｂ２，Ａ２，Ａ４，Ｂ４である。
【００２２】第１補間部３６は第１遅延部３３と第２遅
延部３４の遅延素子により遅延された信号のうち補間す
べき位置の周辺の第１領域に存する四つの画素Ａ１〜Ａ
４をＲＯＭ３５から出力される補間係数により乗算器３
６１〜３６４で乗算した後、その乗算結果を加算器３６
５により加算する。第２補間部３７は第１遅延部３３と
第２遅延部３４の遅延素子により遅延された信号のうち
補間すべき位置の周辺の第２領域に存する四つの画素Ｂ
１〜Ｂ４をＲＯＭ３５から出力される補間係数により乗
算器３７１〜３７４で乗算した後、その結果を加算器３
７５により加算する。
延部３４の遅延素子により遅延された信号のうち補間す
べき位置の周辺の第１領域に存する四つの画素Ａ１〜Ａ
４をＲＯＭ３５から出力される補間係数により乗算器３
６１〜３６４で乗算した後、その乗算結果を加算器３６
５により加算する。第２補間部３７は第１遅延部３３と
第２遅延部３４の遅延素子により遅延された信号のうち
補間すべき位置の周辺の第２領域に存する四つの画素Ｂ
１〜Ｂ４をＲＯＭ３５から出力される補間係数により乗
算器３７１〜３７４で乗算した後、その結果を加算器３
７５により加算する。
【００２３】ＲＯＭ３５はフォーマット変換による入出
力比により算出された係数をテーブルとして備えられて
おり、入力信号のフォーマット情報による補間係数を各
乗算器３６１〜３６４，３７１〜３７４に出力する。補
間信号結合部３８では第１補間部３６及び第２補間部３
７でそれぞれ補間された信号Ｉ１，Ｉ２が結合係数αに
より結合される。すなわち、乗算器３８１は第１補間部
３６からの信号に結合係数αをかけ、乗算器３８２は第
２補間部３７からの信号に１−αをかけ、両乗算器から
出力される信号は加算器３８３により加算する。０ない
し１の値を有する結合係数αは実験を通じて適宜な値が
定められる。
力比により算出された係数をテーブルとして備えられて
おり、入力信号のフォーマット情報による補間係数を各
乗算器３６１〜３６４，３７１〜３７４に出力する。補
間信号結合部３８では第１補間部３６及び第２補間部３
７でそれぞれ補間された信号Ｉ１，Ｉ２が結合係数αに
より結合される。すなわち、乗算器３８１は第１補間部
３６からの信号に結合係数αをかけ、乗算器３８２は第
２補間部３７からの信号に１−αをかけ、両乗算器から
出力される信号は加算器３８３により加算する。０ない
し１の値を有する結合係数αは実験を通じて適宜な値が
定められる。
【００２４】第２ラインメモリ３９は補間信号結合部３
８の加算器３８３から出力される最終補間信号を貯蔵す
る際、メモリ制御部４２から入力される書込イネーブル
信号Ｗ−ＥＮに応じてデータを圧縮して貯蔵する。前述
したような作動により図３に示した本発明の補間装置は
八つの画素Ａ１〜Ａ４，Ｂ１〜Ｂ４に入力され中間補間
信号Ｉ１，Ｉ２を得、最終的に補間信号Ｉを出力する。
８の加算器３８３から出力される最終補間信号を貯蔵す
る際、メモリ制御部４２から入力される書込イネーブル
信号Ｗ−ＥＮに応じてデータを圧縮して貯蔵する。前述
したような作動により図３に示した本発明の補間装置は
八つの画素Ａ１〜Ａ４，Ｂ１〜Ｂ４に入力され中間補間
信号Ｉ１，Ｉ２を得、最終的に補間信号Ｉを出力する。
【００２５】
【発明の効果】以上述べたように、本発明は二つの画素
を用いた従来の補間方法よりさらに多数の画素を用いる
補間方法により画質の劣化を防ぐことができる。
を用いた従来の補間方法よりさらに多数の画素を用いる
補間方法により画質の劣化を防ぐことができる。
【図１】従来の補間方法を説明する概念図である。
【図２】本発明による補間方法を説明する概念図であ
る。
る。
【図３】本発明の一実施例による補間装置の構成図であ
る。
る。
【図４】図３に連続する構成図である。
【図５】本発明による補間装置の入力と出力との間の水
平・垂直比を説明するための概念図である。
平・垂直比を説明するための概念図である。
３１，３９ ラインメモリ ３２ ライン遅延部 ３３，３４ 遅延部 ３６，３７ 補間部 ３８ 補間信号結合部 ４０ メモリ制御部 Ｄ１〜Ｄ８ 遅延素子 ３６１〜３６４，３７１〜３７４，３８１，３８２ 乗
算器 ３６５，３７５，３８３ 加算器
算器 ３６５，３７５，３８３ 加算器
Claims (12)
- 【請求項１】 フォーマット変換のための映像信号の画
素を補間する装置において、 入力される映像信号を１ライン遅延させ出力するライン
遅延部と、 前記ライン遅延部で１ライン遅延された信号を入力され
１クロックずつ段階的に遅延させる遅延素子を備える第
１遅延部と、 入力される映像信号を１クロックずつ段階的に遅延させ
る遅延素子を備える第２遅延部と、 フォーマット変換による水平比と垂直比により算出され
る補間係数を貯蔵し、フォーマット情報により補間係数
を出力するＲＯＭと、 前記第１遅延部と第２遅延部で段階的に遅延された信号
のうち補間位置に隣接した第１領域内の信号と前記ＲＯ
Ｍから出力される補間係数から第１補間信号を求める第
１補間部と、 前記第１遅延部と第２遅延部で段階的に遅延された信号
のうち補間位置に隣接した第２領域内の信号と前記ＲＯ
Ｍから出力される補間係数から第２補間信号を求める第
２補間部と、 前記第１補間部で求めた第１補間信号と第２補間部で求
めた第２補間信号を入力される結合係数により線形結合
して最終的な補間信号を出力する補間信号結合部とを含
むフォーマット変換のための画素の補間位置。 - 【請求項２】 前記補間装置は、 前記入力される映像信号をライン単位に貯蔵し、読出イ
ネーブル信号に応じて貯蔵されたデータを出力する第１
ラインメモリと、 前記補間信号結合部から出力される最終的な補間信号を
貯蔵し、書込イネーブル信号に応じてデータを圧縮貯蔵
する第２ラインメモリと、 前記第１ラインメモリの読出イネーブル信号と第２ライ
ンメモリの書込イネーブル信号を出力するメモリ制御部
とをさらに含むことを特徴とする請求項１に記載のフォ
ーマット変換のための画素の補間装置。 - 【請求項３】 前記第１補間部は、 前記第１遅延部と前記第２遅延部で段階的に遅延された
信号のうち補間位置に隣接した第１領域の画素を前記Ｒ
ＯＭから発生される補間係数で乗算する乗算器と、 前記乗算器から出力される信号を加算する加算器とから
構成されることを特徴とする請求項１に記載のフォーマ
ット変換のための画素の補間装置。 - 【請求項４】 前記第２補間部は、 前記第１遅延部と前記第２遅延部で段階的に遅延された
信号のうち前記第１補間部で使った信号を除いた第２領
域の画素を前記ＲＯＭから発生される補間係数で乗算す
る乗算器と、 前記乗算器から出力される信号を加算する加算器とから
構成されることを特徴とする請求項１に記載のフォーマ
ット変換のための画素の補間装置。 - 【請求項５】 前記補間信号結合部は、 前記第１補間部から出力される第１補間信号と結合係数
を乗算する乗算器と、 前記第２補間部から出力される第２補間信号と結合係数
の１に対する余数を乗算する乗算器と、 前記乗算器から出力される信号を加算する加算器とから
構成されることを特徴とする請求項１に記載のフォーマ
ット変換のための画素の補間装置。 - 【請求項６】 フォーマット変換のための映像信号の画
素を補間する方法において、 フォーマット変換による水平比と垂直比により算出され
る補間係数を貯蔵し、フォーマット情報により補間係数
を求める第１段階と、 入力される映像信号の隣接した２ライン上に位置した画
素のうち第１領域内の画素と、前記第１段階で発生され
る補間係数から第１補間信号を求める第２段階と、 入力される映像信号の隣接した２ライン上に位置した画
素のうち第２領域内の画素と、前記第１段階で発生され
る補間係数から第２補間信号を求める第３段階と、 前記第１補間信号と第２補間信号を結合係数により線形
結合して最終的な補間信号を求める第４段階とを含むこ
とを特徴とするフォーマット変換のための画素の補間方
法。 - 【請求項７】 前記第１段階はフォーマット変換による
水平比であるΔ１と垂直比のΔ２から（１−Δ１）・
（１−Δ２），（１−Δ１）・Δ２，Δ１・（１−Δ
２），Δ１，Δ２を補間係数として貯蔵し、フォーマッ
ト情報により前記補間係数を出力することを特徴とする
請求項６に記載のフォーマット変換のための画素の補間
方法。 - 【請求項８】 前記第２段階は隣接した２ライン上に位
置した画素のうち補間位置に最も隣接した四つの画素
（Ａ１〜Ａ４）を用いて次式、 Ｉ１＝（１−Δ１）・（１−Δ２）Ａ１＋（１−Δ１）
・Δ２Ａ２＋Δ１・（１−Δ２）Ａ３＋Δ１Δ２Ａ４ で表わされる第１補間信号Ｉ１を求めることを特徴とす
る請求項７に記載のフォーマット変換のための画素の補
間方法。 - 【請求項９】 前記第２段階は隣接した２ライン上に位
置した画素のうち補間位置に二番目に近く隣接した四つ
の画素（Ｂ１〜Ｂ４）を用いて次式、 Ｉ２＝（１−Δ１）・（１−Δ２）Ｂ１＋（１−Δ１）
・Δ２Ｂ２＋Δ１・（１−Δ２）Ｂ３＋Δ１Δ２Ｂ４ で表わされる第２補間信号Ｉ２を求めることを特徴とす
る請求項８に記載のフォーマット変換のための画素の補
間方法。 - 【請求項１０】 前記第３段階は結合係数がαの時次
式、 Ｉ＝αＩ１＋（１−α）Ｉ２ で表わされる最終的な補間信号Ｉを求めることを特徴と
する請求項９に記載のフォーマット変換のための画素の
補間方法。 - 【請求項１１】 前記方法は前記第２段階後に隣接した
２ライン上に位置した画素のうち補間位置で二番目に近
く隣接した他の四つの画素（Ｃ１〜Ｃ４）を用いて次
式、 Ｉ３＝（１−Δ１）・（１−Δ２）Ｃ１＋（１−Δ１）
・Δ２Ｃ２＋Δ１・（１−Δ２）Ｃ３＋Δ１Δ２Ｃ４ で表わされる第３補間信号Ｉ３を求める段階をさらに含
むことを特徴とする請求項９に記載のフォーマット変換
のための画素の補間方法。 - 【請求項１２】 前記第３段階は結合係数がαの時次
式、 Ｉ＝αＩ１＋（１−α）（Ｉ２＋Ｉ３）／２ で表わされる最終的な補間信号Ｉを求めることを特徴と
する請求項１１に記載のフォーマット変換のための画素
の補間方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033958A KR0157566B1 (ko) | 1995-09-30 | 1995-09-30 | 고화질을 위한 보간방법 및 장치 |
| KR33958/1995 | 1995-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09130756A true JPH09130756A (ja) | 1997-05-16 |
| JP3065256B2 JP3065256B2 (ja) | 2000-07-17 |
Family
ID=19429226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8255094A Expired - Fee Related JP3065256B2 (ja) | 1995-09-30 | 1996-09-26 | フォーマット変換のための画素の補間方法及びその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5808688A (ja) |
| JP (1) | JP3065256B2 (ja) |
| KR (1) | KR0157566B1 (ja) |
| CN (1) | CN1100442C (ja) |
| GB (1) | GB2305804B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019718A1 (fr) * | 1998-09-28 | 2000-04-06 | Matsushita Electric Industrial Co., Ltd. | Procede de traitement de donnees, processeur de donnees et support d'enregistrement de programmes |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088062A (en) * | 1996-10-29 | 2000-07-11 | Sony Corporation | Picture signal processing apparatus |
| KR100252988B1 (ko) * | 1997-01-27 | 2000-04-15 | 구자홍 | 에이치디 티브이(hdtv)의 영상포멧 변환장치 및 방법 |
| DE19718657A1 (de) * | 1997-05-02 | 1998-11-05 | Philips Patentverwaltung | Verfahren und Anordnung zur Bildpunktwertberechnung |
| DE69835871T2 (de) * | 1997-12-25 | 2007-04-05 | Sony Corp. | Verfahren und Gerät zur Signalumsetzung |
| KR100251967B1 (ko) * | 1998-02-28 | 2000-04-15 | 윤종용 | 비디오 포맷 변환을 위한 룩업 테이블 구성방법과 룩업테이블을 이용한 스캔 포맷 컨버터 |
| US6266092B1 (en) * | 1998-05-12 | 2001-07-24 | Genesis Microchip Inc. | Method and apparatus for video line multiplication with enhanced sharpness |
| US6549682B2 (en) * | 1998-06-29 | 2003-04-15 | Sony Corporation | Image data processing apparatus and method, and provision medium |
| JP2000059735A (ja) * | 1998-08-04 | 2000-02-25 | Sony Corp | 画像処理装置および方法、並びに提供媒体 |
| US20020097808A1 (en) * | 2000-12-01 | 2002-07-25 | Exar Corporation | Digitally-controlled line build-out circuit |
| JP3962928B2 (ja) * | 2003-05-12 | 2007-08-22 | ソニー株式会社 | 画像データの変換方法および変換回路と、撮像装置 |
| JP4774736B2 (ja) * | 2004-12-27 | 2011-09-14 | カシオ計算機株式会社 | 画像拡大装置および撮像装置 |
| JP2010081024A (ja) * | 2008-09-24 | 2010-04-08 | Oki Semiconductor Co Ltd | 画像補間処理装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4276565A (en) * | 1978-01-18 | 1981-06-30 | British Broadcasting Corporation | Method and apparatus for standards conversion of television signals |
| GB2059712B (en) * | 1979-10-05 | 1983-09-14 | British Broadcasting Corp | Standards conversion of colour television signals |
| GB2129651B (en) * | 1982-10-28 | 1986-08-06 | Quantel Ltd | Video processors |
| GB8626066D0 (en) * | 1986-10-31 | 1986-12-03 | British Broadcasting Corp | Interpolating lines of video signals |
| EP0266079B2 (en) * | 1986-10-31 | 1999-01-27 | British Broadcasting Corporation | Interpolating lines of video signals |
| GB8713454D0 (en) * | 1987-06-09 | 1987-07-15 | Sony Corp | Television standards converters |
| DE3854337T2 (de) * | 1987-06-09 | 1996-02-01 | Sony Corp | Bewegungskompensierte Interpolation von digitalen Fernsehbildern. |
| JPH048085A (ja) * | 1990-04-26 | 1992-01-13 | Canon Inc | テレビジョン信号変換装置 |
| EP0454115B1 (en) * | 1990-04-26 | 1996-08-28 | Canon Kabushiki Kaisha | Television signal converting apparatus |
| FI89227C (fi) * | 1991-10-10 | 1993-08-25 | Salora Oy | Foerfarande foer att dubblera taetheten i en ortogonaliskt samplad bild |
| JP3231142B2 (ja) * | 1993-06-18 | 2001-11-19 | 株式会社日立製作所 | 映像圧縮拡大回路及び装置 |
| US5583575A (en) * | 1993-07-08 | 1996-12-10 | Mitsubishi Denki Kabushiki Kaisha | Image reproduction apparatus performing interfield or interframe interpolation |
| US5473381A (en) * | 1993-08-07 | 1995-12-05 | Goldstar Co., Ltd. | Apparatus for converting frame format of a television signal to a display format for a high definition television (HDTV) receiver |
| KR950012664B1 (ko) * | 1993-08-18 | 1995-10-19 | 엘지전자주식회사 | 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치 |
| JPH08172609A (ja) * | 1994-12-15 | 1996-07-02 | Fuji Photo Optical Co Ltd | Ｎｔｓｃ−ｐａｌ変換装置 |
| DE19601564A1 (de) * | 1995-01-20 | 1996-07-25 | Eastman Kodak Co | Digitale Bildinterpolationsvorrichtung mit einer Vielzahl von Interpolationskernen |
-
1995
- 1995-09-30 KR KR1019950033958A patent/KR0157566B1/ko not_active IP Right Cessation
-
1996
- 1996-09-24 CN CN96112863A patent/CN1100442C/zh not_active Expired - Fee Related
- 1996-09-26 GB GB9620058A patent/GB2305804B/en not_active Expired - Fee Related
- 1996-09-26 JP JP8255094A patent/JP3065256B2/ja not_active Expired - Fee Related
- 1996-09-30 US US08/723,292 patent/US5808688A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019718A1 (fr) * | 1998-09-28 | 2000-04-06 | Matsushita Electric Industrial Co., Ltd. | Procede de traitement de donnees, processeur de donnees et support d'enregistrement de programmes |
| US6771877B1 (en) | 1998-09-28 | 2004-08-03 | Matsushita Electric Industrial Co., Ltd. | Data processing method, data processing apparatus and program recording medium |
| US7209634B2 (en) | 1998-09-28 | 2007-04-24 | Matsushita Electric Industrial Co., Ltd | Data processing method, data processing apparatus, and program recording medium |
| CN1326395C (zh) * | 1998-09-28 | 2007-07-11 | 松下电器产业株式会社 | 数据处理方法、数据处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1100442C (zh) | 2003-01-29 |
| KR970019572A (ko) | 1997-04-30 |
| US5808688A (en) | 1998-09-15 |
| GB9620058D0 (en) | 1996-11-13 |
| JP3065256B2 (ja) | 2000-07-17 |
| KR0157566B1 (ko) | 1998-11-16 |
| GB2305804B (en) | 1997-08-20 |
| CN1158056A (zh) | 1997-08-27 |
| GB2305804A (en) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9628710B2 (en) | Imaging apparatus | |
| JPH0319753B2 (ja) | ||
| US6639627B1 (en) | Imaging apparatus in which reduced resolution image data is generated, and when supplied over an image data bus, the resolution is increased and outputted | |
| JP3065256B2 (ja) | フォーマット変換のための画素の補間方法及びその装置 | |
| JPH1042204A (ja) | 映像信号処理装置 | |
| JP2000092375A (ja) | 信号処理装置及びその制御方法 | |
| JP2006074155A (ja) | 画像処理装置および画像処理方法ならびに画像表示装置 | |
| JP4144258B2 (ja) | 画像出力装置及び画像出力方法 | |
| JPWO2017203941A1 (ja) | 画像処理装置、および画像処理方法、並びにプログラム | |
| JP2003018552A (ja) | 走査線変換回路 | |
| JP2000092365A (ja) | 信号処理装置 | |
| JP4264602B2 (ja) | 画像処理装置 | |
| JP3545577B2 (ja) | 走査線変換装置 | |
| JPH10341415A (ja) | 画像処理装置 | |
| US7068327B2 (en) | Video encoder and image processing system using same | |
| JP4239796B2 (ja) | 画像信号の処理装置および処理方法 | |
| JP3106759B2 (ja) | 撮像装置 | |
| JP2002237953A (ja) | 画像データ処理装置およびその方法、ならびにカメラ・システム | |
| JPH0226917B2 (ja) | ||
| JP2001103434A (ja) | 走査方式変換装置及びその方法 | |
| JPH0564161A (ja) | ワイド画面テレビジヨン受像機 | |
| JPH08293022A (ja) | 表示データ変換方式及び表示データ変換装置 | |
| JPH01272381A (ja) | 表示画面変換装置 | |
| JP2004355013A (ja) | 映像表示装置 | |
| JPH05183829A (ja) | 補間回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |