JPH09129739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09129739A JPH09129739A JP7306707A JP30670795A JPH09129739A JP H09129739 A JPH09129739 A JP H09129739A JP 7306707 A JP7306707 A JP 7306707A JP 30670795 A JP30670795 A JP 30670795A JP H09129739 A JPH09129739 A JP H09129739A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- laser
- semiconductor device
- layer
- passivation film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レーザートリミングによるザッピング調整用
配線層溶断の際の歩留まり低下防止 【解決手段】 表面に回路素子が設けられた半導体基板
（２１）上に絶縁膜（２２）が形成され、絶縁膜（２
２）上にレーザートリミングされる配線層（２３）が形
成され、更に配線層（２３）上にパッシベーション膜
（２４）が形成されてなる半導体装置に於いて、レーザ
ートリミングされる配線層（２３）の近傍位置に対応す
るパッシベーション膜（２４）に開口部（２４ａ）を形
成する。
配線層溶断の際の歩留まり低下防止 【解決手段】 表面に回路素子が設けられた半導体基板
（２１）上に絶縁膜（２２）が形成され、絶縁膜（２
２）上にレーザートリミングされる配線層（２３）が形
成され、更に配線層（２３）上にパッシベーション膜
（２４）が形成されてなる半導体装置に於いて、レーザ
ートリミングされる配線層（２３）の近傍位置に対応す
るパッシベーション膜（２４）に開口部（２４ａ）を形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ＩＣにおけ
る配線層をレーザートリミングするに適した半導体装置
の構造に関する。
る配線層をレーザートリミングするに適した半導体装置
の構造に関する。
【０００２】
【従来の技術】最近の半導体装置は、完成品の歩留まり
をあげたりあるいは種々の機能をオプションとして持た
せるために種々の調整が用いられ、ザッピングは、この
調整に用いられる手段の一つである。
をあげたりあるいは種々の機能をオプションとして持た
せるために種々の調整が用いられ、ザッピングは、この
調整に用いられる手段の一つである。
【０００３】図４は、ザッピング調整の一例を示す回路
構成図である、同図において、Ｒ１、Ｒ２、Ｒ３は電源
端子Ｔ１とＴ２との間に直列に配置された抵抗であり、
Ｓは抵抗Ｒ３を電気的にショートする配線である。ここ
で、同図の状態では、電源端子Ｔ１とＴ２との間の抵抗
は値Ｒ１、Ｒ２を加えた抵抗値であり、配線Ｓを切断し
た状態では、Ｒ１、Ｒ２、Ｒ３を加えた抵抗値となる。
構成図である、同図において、Ｒ１、Ｒ２、Ｒ３は電源
端子Ｔ１とＴ２との間に直列に配置された抵抗であり、
Ｓは抵抗Ｒ３を電気的にショートする配線である。ここ
で、同図の状態では、電源端子Ｔ１とＴ２との間の抵抗
は値Ｒ１、Ｒ２を加えた抵抗値であり、配線Ｓを切断し
た状態では、Ｒ１、Ｒ２、Ｒ３を加えた抵抗値となる。
【０００４】図５、図６は調整の具体的な半導体装置の
従来例を示す、それぞれ平面図、Ａ−Ａ線断面図であ
る。図５、図６において、１は表面に抵抗、トランジス
タなどの回路素子が形成された半導体基板、２は半導体
基板１上に形成された酸化膜などの絶縁層、３は上述の
配線Ｓを形成し、レーザートリミングされる細形部３ａ
を有するアルミニウム材からなるメタル配線層、４はメ
タル配線層３の細形部を露出する開口部４ａを有し他の
メタル配線層を保護するパッシベーション膜である。
従来例を示す、それぞれ平面図、Ａ−Ａ線断面図であ
る。図５、図６において、１は表面に抵抗、トランジス
タなどの回路素子が形成された半導体基板、２は半導体
基板１上に形成された酸化膜などの絶縁層、３は上述の
配線Ｓを形成し、レーザートリミングされる細形部３ａ
を有するアルミニウム材からなるメタル配線層、４はメ
タル配線層３の細形部を露出する開口部４ａを有し他の
メタル配線層を保護するパッシベーション膜である。
【０００５】図５において、レーザー照射によってトリ
ミングされてメタル配線層３の細形部３ａが溶断され
て、図４の場合で見ると電源端子Ｔ１、Ｔ２の間の抵抗
値がＲ１、Ｒ２、Ｒ３を加えた値になる。
ミングされてメタル配線層３の細形部３ａが溶断され
て、図４の場合で見ると電源端子Ｔ１、Ｔ２の間の抵抗
値がＲ１、Ｒ２、Ｒ３を加えた値になる。
【０００６】図７、図８は調整の具体的な半導体装置の
他の従来例を示す、それぞれ平面図、図７のＢーＢ線断
面図である。図７、図８において、１１は表面に抵抗、
トランジスタなどの回路素子が形成された半導体基板、
１２は半導体基板１１上に形成された酸化膜などの絶縁
層、１３は上述の配線Ｓを形成し、レーザートリミング
される細形部１３ａを有するアルミニウム材からなるメ
タル配線層、１４はメタル配線層１３を覆いメタル配線
層を保護するパッシベーション膜である。
他の従来例を示す、それぞれ平面図、図７のＢーＢ線断
面図である。図７、図８において、１１は表面に抵抗、
トランジスタなどの回路素子が形成された半導体基板、
１２は半導体基板１１上に形成された酸化膜などの絶縁
層、１３は上述の配線Ｓを形成し、レーザートリミング
される細形部１３ａを有するアルミニウム材からなるメ
タル配線層、１４はメタル配線層１３を覆いメタル配線
層を保護するパッシベーション膜である。
【０００７】図７において、パッシベーション膜１４上
からレーザーを照射することによってトリミングされて
メタル配線層１３の細形部１３ａが溶断されて、図４の
場合で見ると電源端子Ｔ１、Ｔ２の間の抵抗値がＲ１、
Ｒ２、Ｒ３を加えた値になる。
からレーザーを照射することによってトリミングされて
メタル配線層１３の細形部１３ａが溶断されて、図４の
場合で見ると電源端子Ｔ１、Ｔ２の間の抵抗値がＲ１、
Ｒ２、Ｒ３を加えた値になる。
【０００８】
【発明が解決しようとする課題】しかし、上記構成の半
導体装置において、従来例ではメタル配線層のレーザー
照射部の上部のパッシベーション膜は開口されて、容易
にメタル配線層が溶断できるが、パッシベーション膜が
除去されてメタルが露出しているため、耐湿性の面で問
題があり、また他の従来例ではメタル配線層のレーザー
照射部の上部にパッシベーション膜が付いていることか
ら、耐湿性の面では有利であるが、メタル配線層をレー
ザー照射により溶断する際に発生するガスにより、レー
ザー照射部のメタルが爆発し、半導体基板表面にダメー
ジを与え、歩留まりを低下させるという問題がある。
導体装置において、従来例ではメタル配線層のレーザー
照射部の上部のパッシベーション膜は開口されて、容易
にメタル配線層が溶断できるが、パッシベーション膜が
除去されてメタルが露出しているため、耐湿性の面で問
題があり、また他の従来例ではメタル配線層のレーザー
照射部の上部にパッシベーション膜が付いていることか
ら、耐湿性の面では有利であるが、メタル配線層をレー
ザー照射により溶断する際に発生するガスにより、レー
ザー照射部のメタルが爆発し、半導体基板表面にダメー
ジを与え、歩留まりを低下させるという問題がある。
【０００９】
【課題を解決するための手段】上記課題は、レーザート
リミングされる配線層の近傍に対応するパッシベーショ
ン膜に開口部を形成することによって解決される。
リミングされる配線層の近傍に対応するパッシベーショ
ン膜に開口部を形成することによって解決される。
【００１０】
【発明の実施の形態】図１、図２において本発明に係る
半導体装置の第一実施例について説明する。図１、図２
はそれぞれ平面図、図１のＣ−Ｃ線断面図であり、これ
ら図面中、２１は表面に抵抗、トランジスタなどの回路
素子が形成された半導体基板、２２は半導体基板２１上
に形成された酸化膜などの絶縁膜、２３は上述の配線Ｓ
を形成し、レーザートリミングされる細形部２３ａを有
するアルミニウム材からなるメタル配線層、２４はメタ
ル配線層２３の細形部２３ａの近傍位置に開口部２４ａ
を有しメタル配線層２３を覆い保護するパッシベーショ
ン膜である。
半導体装置の第一実施例について説明する。図１、図２
はそれぞれ平面図、図１のＣ−Ｃ線断面図であり、これ
ら図面中、２１は表面に抵抗、トランジスタなどの回路
素子が形成された半導体基板、２２は半導体基板２１上
に形成された酸化膜などの絶縁膜、２３は上述の配線Ｓ
を形成し、レーザートリミングされる細形部２３ａを有
するアルミニウム材からなるメタル配線層、２４はメタ
ル配線層２３の細形部２３ａの近傍位置に開口部２４ａ
を有しメタル配線層２３を覆い保護するパッシベーショ
ン膜である。
【００１１】図１において、パッシベーション膜２４上
からレーザーを照射することによってトリミングされて
メタル配線層２３の細形部２３ａが溶断されて、図４の
場合で見ると電源端子Ｔ１、Ｔ２の間の抵抗値がＲ１、
Ｒ２、Ｒ３を加えた値になる。ここで、メタル配線層２
３の細形部２３ａがレーザー照射により溶断した際に発
生するガスは、図２の矢印Ｄに示す如くパッシベーショ
ン２４の開口部２４ａを通じ外部へ放出される。これに
より、メタル溶断の際に半導体基板１１の表面に与える
ダメージを少なくしている。
からレーザーを照射することによってトリミングされて
メタル配線層２３の細形部２３ａが溶断されて、図４の
場合で見ると電源端子Ｔ１、Ｔ２の間の抵抗値がＲ１、
Ｒ２、Ｒ３を加えた値になる。ここで、メタル配線層２
３の細形部２３ａがレーザー照射により溶断した際に発
生するガスは、図２の矢印Ｄに示す如くパッシベーショ
ン２４の開口部２４ａを通じ外部へ放出される。これに
より、メタル溶断の際に半導体基板１１の表面に与える
ダメージを少なくしている。
【００１２】図３は本発明に係わる半導体装置の第二実
施例を示す平面図である。本実施例は、上述の第一実施
例を改良したもので、図３において図１と同一部分は同
一符号を付し、その詳細な説明を省略する。図３中、２
４ｂはパッシベーション膜２４の開口部であるが、図１
が長方形状の開口部であるのに対し、コ字状の開口部に
形成されている。このコ字状の開口部２４ｂにより、開
口部がメタル配線層２３の細形部２３ａに近ずき、レー
ザー照射した際に発生するガスをより外部へ放出し易く
する。
施例を示す平面図である。本実施例は、上述の第一実施
例を改良したもので、図３において図１と同一部分は同
一符号を付し、その詳細な説明を省略する。図３中、２
４ｂはパッシベーション膜２４の開口部であるが、図１
が長方形状の開口部であるのに対し、コ字状の開口部に
形成されている。このコ字状の開口部２４ｂにより、開
口部がメタル配線層２３の細形部２３ａに近ずき、レー
ザー照射した際に発生するガスをより外部へ放出し易く
する。
【００１３】なお、上記説明中、メタル配線について述
べたが、これに限ることなくポリシリコン配線などにも
適用することができる。
べたが、これに限ることなくポリシリコン配線などにも
適用することができる。
【００１４】
【発明の効果】以上述べたように、本発明に係る半導体
装置は、表面に回路素子が設けられた半導体基板の表面
に絶縁膜が形成され、該絶縁膜上にレーザートリミング
される配線層が形成され、更に該配線層上にパッシベー
ション膜が形成されてなる半導体装置に於いて、該レー
ザートリミングされる配線層の近傍位置に対応するパッ
シベーション膜に開口部を形成してなるため、パッシベ
ーション膜の上からレーザー照射して配線層を溶断して
も、発生するガスがパッシベーション膜の開口部を通っ
て外部へ放出されるので、半導体基板の表面にダメージ
を与えることが少なくなって歩留まりが向上するなどの
利点が生じる。
装置は、表面に回路素子が設けられた半導体基板の表面
に絶縁膜が形成され、該絶縁膜上にレーザートリミング
される配線層が形成され、更に該配線層上にパッシベー
ション膜が形成されてなる半導体装置に於いて、該レー
ザートリミングされる配線層の近傍位置に対応するパッ
シベーション膜に開口部を形成してなるため、パッシベ
ーション膜の上からレーザー照射して配線層を溶断して
も、発生するガスがパッシベーション膜の開口部を通っ
て外部へ放出されるので、半導体基板の表面にダメージ
を与えることが少なくなって歩留まりが向上するなどの
利点が生じる。
【図１】本発明に係る半導体装置の第一実施例を示す要
部平面図。
部平面図。
【図２】本発明に係る半導体装置の第一実施例示し、図
１のＣ−Ｃ線断面図。
１のＣ−Ｃ線断面図。
【図３】本発明に係る半導体装置の第二実施例を示す平
面図。
面図。
【図４】一般的なザッピング調整を示す図。
【図５】従来の半導体装置を示す平面図。
【図６】従来の半導体装置を示し、図５のＡ−Ａ線断面
図。
図。
【図７】他の従来の半導体装置を示す平面図。
【図８】他の従来の半導体装置を示し、図７のＢ−Ｂ線
断面図。
断面図。
１、１１、２１ 半導体基板 ２、１２、２２ 絶縁膜 ３、１３、２３ 配線層 ４、１４、２４ パッシベーション膜 ２３ａ 配線層の細形部 ２４ａ、２４ｂ パッシベーション膜の
開口部 Ｓ 配線
開口部 Ｓ 配線
フロントページの続き (72)発明者 西田 敬久 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内
Claims (1)
- 【請求項１】 表面に回路素子が設けられた半導体基板
上に絶縁膜が形成され、該絶縁膜上にレーザートリミン
グされる配線層が形成され、更に該配線層上にパッシベ
ーション膜が形成されてなる半導体装置に於いて、該レ
ーザートリミングされる配線層の近傍位置に対応するパ
ッシベーション膜に開口部を形成してなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7306707A JPH09129739A (ja) | 1995-10-31 | 1995-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7306707A JPH09129739A (ja) | 1995-10-31 | 1995-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09129739A true JPH09129739A (ja) | 1997-05-16 |
Family
ID=17960345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7306707A Pending JPH09129739A (ja) | 1995-10-31 | 1995-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09129739A (ja) |
-
1995
- 1995-10-31 JP JP7306707A patent/JPH09129739A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751197A (en) | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US4912066A (en) | Make-link programming of semiconductor devices using laser-enhanced thermal breakdown of insulator | |
| US4928838A (en) | Trimming process by a laser beam | |
| TW278229B (en) | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure | |
| US5675174A (en) | Method for using fuse structure in semiconductor device | |
| US4920402A (en) | Integrated circuit device | |
| JPH09129739A (ja) | 半導体装置 | |
| JPH0789567B2 (ja) | 半導体装置 | |
| US6344679B1 (en) | Diode with alterable conductivity and method of making same | |
| JP2833275B2 (ja) | 半導体装置 | |
| JP3613359B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPH0541481A (ja) | 半導体集積回路 | |
| US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
| JPS574139A (en) | Semiconductor device and manufacturing process therefor | |
| JPH04158578A (ja) | 半導体装置及びその製造方法 | |
| TW201801250A (zh) | 半導體裝置 | |
| JP2003264230A (ja) | 半導体装置及びその製造方法 | |
| JP2532944B2 (ja) | 半導体装置 | |
| JPH05166935A (ja) | 半導体装置およびその製造方法 | |
| JPH079942B2 (ja) | 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JPH02271555A (ja) | 半導体装置 | |
| JPH09129832A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040217 |