JPH09129690A - 半導体素子の工程欠陥検査方法 - Google Patents

半導体素子の工程欠陥検査方法

Info

Publication number
JPH09129690A
JPH09129690A JP8264773A JP26477396A JPH09129690A JP H09129690 A JPH09129690 A JP H09129690A JP 8264773 A JP8264773 A JP 8264773A JP 26477396 A JP26477396 A JP 26477396A JP H09129690 A JPH09129690 A JP H09129690A
Authority
JP
Japan
Prior art keywords
layer
pattern
etched
etching
process defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8264773A
Other languages
English (en)
Other versions
JP2914325B2 (ja
Inventor
相満 ▲裴▼
Soman Hai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09129690A publication Critical patent/JPH09129690A/ja
Application granted granted Critical
Publication of JP2914325B2 publication Critical patent/JP2914325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】 【課題】 一つのフィールド内の位置によりパターンが
変化する性質を利用し、ＣＤ差により残る薄膜パターン
の密度及び大きさを工程欠陥検査装置で検出し、これを
フィードバックする半導体素子の工程欠陥検査方法を提
供することある。 【解決手段】 第１被エッチング層上にポジティブ感光
膜パターンを形成し、これをマスクで第１被エッチング
層をエッチングして第１被エッチング層パターンを形成
し、第２次露光の際、基板をｎ＋１／２ピッチ又はｎ＋
１／４ピッチ（ｎ＝自然数）ピッチ分アライメントさせ
露光してネガティブ感光膜パターンを形成した後、前記
ネガティブ感光膜パターンにより露出する被エッチング
層パターン部分が残るようパターニングして被エッチン
グ層残留層を形成し、前記の被エッチング層残留層等の
分布位置と密度及び大きさを工程欠陥検査装置で検出
し、フィールド内の位置によるＣＤ変化を定量的に測定
して近接効果によるパターンの変化を求め、これをフィ
ードバックして露光マスクの光遮断膜パターンを補正す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の工程欠
陥検査方法に関する。
【０００２】
【従来の技術】一般に、半導体素子の工程欠陥検出装置
を用いる欠陥検出方法は、半導体素子の信頼性及び歩留
り（Yield）に密接な関係があるため、半導体製造の中
間の工程ごとに欠陥検査（Defect Inspection）を行う
必要がある。
【０００３】半導体製造におけるリソグラフィ（lithog
raphy）工程で用いられるマスクには通常１枚のマスク
に同じパターンを繰り返し有しており、結果的に、１回
の露光工程の際に露光される領域（以下、フィールドと
称する）内の半導体基板上に同じパターンがいくつも形
成される。
【０００４】しかし、露光マスクの光遮断膜パターン密
度により、これを通過する光の回折及び近接パターンを
通過する光の干渉等の程度が影響を受け、マスクでは同
じパターンであっても、実際に基板上に形成されるパタ
ーンは基板上の位置によって変化することになる（近接
効果、Proximity Effect）。このような近接効果を考慮
した上で、所定の同じパターンを形成する場合には、ま
ず、同じパターンを複数有する光遮断膜パターンが形成
された露光マスクを用いてパターンを形成した後、前記
パターンの近接効果による臨界大きさ（Critial Densit
y ;ＣＤ）の差を検出し、これをフィードバックして互
いに異なる光遮断膜パターンを有する露光マスクを形成
して用いる。
【０００５】しかし、６４ＭＤＲＡＭ以上の高集積化さ
れたメモリ素子や多様な大きさの配線を有するＡＳＩＣ
素子の場合には、非常に多い数のパターンを全て検査し
てＣＤ差を計算しこれをフィードバックすることは現実
的に不可能である。従って、従来は前記の近接効果を考
慮せずパターンを形成したり、ある一定部分のみをフィ
ードバックする方法を用いている。
【０００６】
【発明が解決しようとする課題】しかし、前記の従来技
術による半導体素子の工程欠陥検査方法によれば、素子
内の全てのパターンのＣＤ差を求めず一部分のＣＤ差の
み検出しフィードバックするため、素子が高集積化され
る場合や多様なパターンを有する素子の場合には種々の
位置で不良が発生して工程歩留りが低下し、これを補う
ために多くの時間が必要であり、製造単価を上昇させる
という問題点がある。
【０００７】本発明の目的は、工程歩留り及び素子動作
の信頼性を向上させ、製造単価を節減することができる
半導体素子の工程欠陥検査方法を提供することにある。
【０００８】
【課題を解決するための手段】前記の問題点を解決すべ
く、本発明は、一つのフィールド内で位置によってパタ
ーンが異なる性質を利用してＣＤ差によりある部分に残
ることになる薄膜パターンの密度、及び大きさ等を工程
欠陥検査装置で検出し、ＣＤ差を計算するものである。
【０００９】本発明の請求項１に記載の発明は、所定の
基板上に第１被エッチング層を形成する工程と、前記第
１被エッチング層上にポジティブ感光膜を形成する工程
と、前記ポジティブ感光膜を一定ピッチのライン及びス
ペースにより光遮断膜パターンが形成されている露光マ
スクを用い露光して近接効果により一つのフィールド内
で異なるポジティブ感光膜パターンを形成する工程と、
前記ポジティブ感光膜パターンをマスクとして、第１被
エッチング層をエッチングして前記ポジティブ感光膜パ
ターンを除去し被エッチング層パターンを形成する工程
と、前記被エッチング層パターンが形成されている基板
の全表面にネガティブ感光膜を形成する工程と、前記ネ
ガティブ感光膜を露光しネガティブ感光膜パターンを形
成する工程と、前記ネガティブ感光膜パターンが形成さ
れている基板の全表面に第１被エッチング層に比してエ
ッチング選択比差を有する物質で第２被エッチング層パ
ターンを形成した後、前記ネガティブ感光膜パターンの
上部を露出する工程と、前記の露出したネガティブ感光
膜パターンを除去しその下部の第１被エッチング層を露
出させる工程と、前記第２被エッチング層パターンより
露出している第１被エッチング層を除去し、第２被エッ
チング層パターン下部に第１被エッチング層残留層を形
成する工程と、前記第２被エッチング層パターンを除去
し、前記第１被エッチング層残留層が露出する工程を有
し、前記第１被エッチング層残留層が露出している基板
を工程欠陥検査装置により、該第１被エッチング層残留
層の分布位置、密度及び大きさを検出し、前記基板の位
置による臨界大きさの差を計算する工程を備えた半導体
素子の工程欠陥検査方法である。ここで、１つのフィー
ルドとは、１回の露光工程の際に露光される領域をい
う。
【００１０】請求項２に記載の発明は、請求項１に記載
の発明において、前記第１被エッチング層の下部に、ボ
ロフォスフォシリカガラス、酸化膜又は窒化膜のいずれ
かの１００〜１０００Åの厚さのエッチング層を形成
し、第１被エッチング層と基板間のエッチング選択比差
をさらに増加させることを特徴とする。
【００１１】請求項３に記載の発明は、請求項１または
請求項２に記載の発明において、前記第１被エッチング
層を酸化膜、窒化膜又は金属層のいずれかで形成するこ
とを特徴とする。
【００１２】請求項４に記載の発明は、請求項３に記載
に発明において、前記第１被エッチング層を反射率の高
いアルミニウムで形成し、後続欠陥検査工程を容易にす
ることを特徴とする。
【００１３】請求項５に記載の発明は、請求項１〜４に
記載の発明において、前記第２被エッチング層をＴｉ
Ｎ、又はＷＳｉで形成することを特徴とする。
【００１４】請求項６に記載の発明は、請求項１〜５に
記載の発明において、前記ネガティブ感光膜を露光しネ
ガティブ感光膜パターンを形成する工程が、前記露光マ
スクを一定距離移動させて前記光遮断膜パターンのライ
ンの位置が元のスペースの位置の中間に位置するように
位置するようにアライメントすることを含むことを特徴
とする。
【００１５】請求項７に記載の発明は、請求項６に記載
の発明において、前記光遮断膜パターンが、同じライン
及びスペースのパターンを有する場合、前記ネガティブ
感光膜パターン形成のためのアライメントをｎ＋１/２
ピッチ又はｎ＋１/４ピッチ（ｎ＝自然数）にすること
を特徴とする。
【００１６】請求項８に記載の発明は、請求項７に記載
の発明において、前記ラインの幅（Ｌ）と前記スペース
の幅（Ｓ）との関係はＳ＝ｎ×Ｌ（ｎは１以上の整数）
であることを特徴とする。
【００１７】請求項９に記載の発明は、請求項１〜５に
記載の発明において、前記露光マスクの光遮断膜パター
ンがコンタクトホールパターンを有する場合において、
アライメントを行わずに前記ネガティブ感光膜パターン
形成することを特徴とする。
【００１８】請求項１〜９に記載の本発明の半導体素子
の工程欠陥検査方法によれば、フィールド内の位置によ
る臨界大きさの変化を定量的に知ることができるため、
近接効果によるパターンの違いを求めこれをフィードバ
ックさせて露光マスクの光遮断膜パターンを補正すれ
ば、工程欠陥検査工程に費やされる時間を短縮すること
ができる。
【００１９】
【発明の実施の形態】以下、本発明による半導体素子の
工程欠陥検査方法を図１〜３及び図４（Ａ）〜（Ｅ）を
用いて詳しく説明する。
【００２０】図１〜図３は、本発明による半導体素子の
工程欠陥検査方法の原理を説明するための図であり、互
いに関連させて説明する。
【００２１】先ず、半導体素子の製造工程に用いられる
露光マスク１は、石英やガラス等の材質でなる透明基板
２上に、ライン及びスペースによる同じパターンが繰り
返されて成る光遮断膜パターン３等がクロム層で形成さ
れている。図１が示すように、前記の露光マスク１に
は、位置によって、例えばフィールドの中央部分Ｃと枠
部分Ｅは全く同じパターンが形成されているにも拘わら
ず、透過された光の強度及び幅が異なり（Ｉ1とＩ2の違
い）、その程度はパターンの密度やディフォーカス（de
focues）、又は露光エネルギー等により変化する。
【００２２】従って、前記の露光マスク１を用いてパタ
ーンを形成すれば、基板上のパターンが位置によって異
なって形成される。例えば、半導体基板１０上にエッチ
ング可能な物質で第１被エッチング層１１を塗布し、前
記第１被エッチング層１１上にポジティブ感光膜パター
ン１２またはネガティブ感光膜パターン１３をそれぞれ
形成すれば、図２及び図３に示すように、ＣＤ差により
互いに異なる大きさのパターンを有することになる。
【００２３】このような性質を利用し工程欠陥検査のた
めのパターンを形成する。図４（Ａ）〜図４（Ｅ）は、
本発明による半導体素子の工程欠陥検査のためのパター
ン製造工程の流れを示した図である。
【００２４】まず、半導体基板１０上に酸化膜、窒化
膜、又は金属層等のようなエッチング可能な材質で第１
被エッチング層１１を形成し、前記第１被エッチング層
１１上にポジティブ感光膜を塗布した後、図１に示すよ
うな同じライン及びスペースのパターンを有する露光マ
スク１を用いて選択的に露光し現像してポジティブ感光
膜パターン１２を形成する。この際、前記ポジティブ感
光膜パターン１２は、同じ光遮断膜パターンが形成され
ている露光マスク１を用いても、ＣＤ差により一つのフ
ィールド内の位置によって中央部分Ｃと枠部分Ｅで、一
方は大きく、一方は小さく互いに異なる大きさに形成さ
れる（図２の状態）。
【００２５】その次に、前記ポジティブ感光膜パターン
１２をマスクに、前記露出されている第１被エッチング
層１１を除去し第１被エッチング層のパターン１１Ａを
形成し、前記ポジティブ感光膜パターン１２を除去す
る。
【００２６】その後、前記構造の全表面にネガティブ感
光膜を塗布しこれを選択露光するが、図１の露光マスク
１を用いて露光する。この際、前記露光マスク１と半導
体基板１０をｎ＋１/２ピッチ（ｎ＝自然数）ほどパタ
ーン長さの垂直方向にアライメントさせた後、露光し現
像してネガティブ感光膜パターン１３を形成すれば、図
４（Ａ）のように、中央部分Ｃではネガティブ感光膜パ
ターン１３が大きく形成されるため、第１被エッチング
層１１Ａパターンを完全に覆うことになり、枠部分Ｅで
は小さく形成されネガティブ感光膜１３パターンが第１
被エッチング層１１Ａの中央上部に位置することにな
る。前記のアライメントの大きさは任意に調節すること
ができ、ライン及びスペースを有するパターンの場合に
はｎ＋１/２ピッチ、又はｎ＋１/４ピッチ（ｎ＝自然
数）程度にする。
【００２７】その次に、図４（Ａ）の状態の基板の全表
面に第２被エッチング層１４を塗布する（図４
（Ｂ））。このとき、前記第１被エッチング層１１Ａに
比してエッチング選択比差が比較的大きく現れる物質、
例えばＴｉＮ、ＷＳｉ等で形成し後続エッチング工程の
際の選択比を高くする。
【００２８】その後、ネガティブ感光膜パターン１３上
部の第２被エッチング層１４を、全面異方性エッチング
等の方法で除去してネガティブ感光膜パターン１３の上
側を露出させ第２被エッチング層１４のパターンを形成
する（図４（Ｃ））。
【００２９】次に、前記ネガティブ感光膜パターン１３
を除去してその下部の第１被エッチング層パターン１１
Ａを露出させ（図４（Ｄ））、第２被エッチング層１４
より露出している第１被エッチング層１１Ａを除去すれ
ば、フィールドの枠部分Ｅには第２被エッチング層１４
とそれと重なる第１被エッチング層１１Ａのみが残り、
一方中央部分Ｃには第２被エッチング層１４のみ残る。
第２被エッチング層１４を除去すれば、枠部分Ｅには第
１被エッチング層パターン１１Ａの残留層が残り、中央
部分Ｃには何も残らないことになる（図４（Ｅ））。
【００３０】このように位置によるＣＤ差により形成さ
れた第１被エッチング層パターン１１Ａの残留層の分布
位置と密度及びその大きさを工程欠陥検査装置で検査す
れば、一つのフィールド内での位置によるＣＤ差を知る
ことができるだけでなく、その補正が必要な所も容易に
選定することができる。前記第１被エッチング層１１に
は、工程欠陥検査装置で検出が容易になる酸化膜、窒化
膜及び金属層といった反射度が大きい物質が用いられる
が、特にアルミニウムが好ましい。
【００３１】さらに、前記第１被エッチング層１１の下
部に別のエッチング層をＢＰＳＧ（Boro Phospho Silic
ate Glass ）、酸化膜又は窒化膜等で１００〜１０００
程度形成して第１被エッチング層１１と基板間のエッ
チング選択比差を一層増加させることもできる。
【００３２】また、図示されていないが、光学原理を利
用した工程欠陥検査装置は任意の光源から出た光を所定
の光学経路（optical path）を経た後、第１被エッチン
グ層残留層１１Ａが形成されたウェーハ（Wafer）上に
照射しウェーハ上で反射される反射光を信号感知部で感
知する。次に、前記信号感知部で受けたウェーハのパタ
ーンイメージ等による反射度に従い、それぞれの明暗
度、或は色度（Colar Index）に分けて色の情報を０〜
２５５までの電気的信号に分類し、明暗度の差が一定に
指定された値、即ち閾値（Threshold Value）を外れれ
ば、その部分に補正が必要なパターンの存在を知ること
ができる。
【００３３】前記では、一定ピッチのライン及びスペー
スを有する露光マスクを半導体基板に対してアライメン
トさせる方法で被エッチング層残留層を形成した。しか
し、コンタクトホールマスクを用いる場合には、ネガテ
ィブ感光膜パターン形成の際、露光マスクと半導体基板
間をアライメントさせずにパターンを作製し、コンタク
トホールに予定された部分の周辺に環状の被エッチング
層パターンを形成し、同様の方法で近接効果によるＣＤ
差を知ることができる。
【００３４】
【発明の効果】以上説明したように、本発明の半導体素
子の工程欠陥検査方法によれば、一つのフィールド内の
位置によって同じ光遮断膜パターンを用いても形成され
るパターンが異なることを利用するものである。第１被
エッチング層上にポジティブ感光膜パターンを形成し、
これをマスクとして第１被エッチング層をエッチングし
て第１被エッチング層パターンを形成し、第２次露光の
際、基板をｎ＋１/２ピッチ、ｎ＋１/４ピッチ（ｎ＝自
然数）ほどアライメントさせ露光してネガティブ感光膜
パターンを形成した後、前記ネガティブ感光膜パターン
により露出される被エッチング層パターン部分が残るよ
うパターニングして被エッチング層残留層を形成し、前
記被エッチング層残留層等の分布位置と密度及び大きさ
を工程欠陥検査装置で検査してフィールド内の位置によ
るＣＤ差を定量的に測定し、近接効果によるパターン大
きさの変化を求めこれをフィードバックさせて露光マス
クの光遮断膜パターンを補正することから、工程欠陥検
査工程に費やされる時間が短縮され工程歩留り及び素子
動作の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】ＣＤ差による、露光マスクの位置による光の強
度を示すための概略図である。
【図２】図１の露光マスクを用いてポジティブ感光膜パ
ターンが形成された半導体素子の断面図である。
【図３】図１の露光マスクを用いてネガティブ感光膜パ
ターンが形成された半導体素子の断面図である。
【図４】本発明による半導体素子の工程欠陥検査のため
のパターン製造工程を示した図である。
【符号の説明】
１ 露光マスク ２ 透明基板 ３ 光遮断膜パターン １０ 半導体基板 １１ 第１被エッチング層 １２ ポジティブ感光膜パターン １３ ネガティブ感光膜パターン Ｃ フィールド中央部分 Ｅ フィールド枠部分
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年１０月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】さらに、前記第１被エッチング層１１の下
部に別のエッチング層をＢＰＳＧ（Boro Phospho Silic
ate Glass ）、酸化膜又は窒化膜等で１００〜１０００
Å程度形成して第１被エッチング層１１と基板間のエッ
チング選択比差を一層増加させることもできる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５０２Ｗ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 所定の基板上に第１被エッチング層を形
    成する工程と、 前記第１被エッチング層上にポジティブ感光膜を形成す
    る工程と、 前記ポジティブ感光膜を、一定ピッチのライン及びスペ
    ースにより光遮断膜パターンが形成されている露光マス
    クを用い露光して、近接効果により一つのフィールド内
    で異なるポジティブ感光膜パターンを形成する工程と、 前記ポジティブ感光膜パターンをマスクとして、第１被
    エッチング層をエッチングして前記ポジティブ感光膜パ
    ターンを除去し被エッチング層パターンを形成する工程
    と、 前記被エッチング層パターンが形成されている基板の全
    表面にネガティブ感光膜を形成する工程と、 前記ネガティブ感光膜を露光しネガティブ感光膜パター
    ンを形成する工程と、 前記ネガティブ感光膜パターンが形成されている基板の
    全表面に第１被エッチング層に比してエッチング選択比
    差を有する物質で第２被エッチング層パターンを形成し
    た後、前記ネガティブ感光膜パターンの上部を露出する
    工程と、 前記の露出したネガティブ感光膜パターンを除去しその
    下部の第１被エッチング層を露出させる工程と、 前記第２被エッチング層パターンより露出している第１
    被エッチング層を除去し、第２被エッチング層パターン
    下部に第１被エッチング層残留層を形成する工程と、 前記第２被エッチング層パターンを除去し、前記第１被
    エッチング層残留層を露出する工程を有し、 前記第１被エッチング層残留層が露出している基板を工
    程欠陥検査装置により、該第１被エッチング層残留層の
    分布位置、密度及び大きさを検出し、前記基板の位置に
    よる臨界大きさの差を計算する工程を備えた半導体素子
    の工程欠陥検査方法。
  2. 【請求項２】 前記第１被エッチング層の下部に、ボロ
    フォスフォシリカガラス、酸化膜又は窒化膜のいずれか
    の１００〜１０００ の厚さのエッチング層を形成し、
    第１被エッチング層と基板間のエッチング選択比差をさ
    らに増加させることを特徴とする請求項１に記載の半導
    体素子の工程欠陥検査方法。
  3. 【請求項３】 前記第１被エッチング層を酸化膜、窒化
    膜又は金属層のいずれかで形成することを特徴とする請
    求項１または２に記載の半導体素子の工程欠陥検査方
    法。
  4. 【請求項４】 前記第１被エッチング層を反射率の高い
    アルミニウムで形成し、後続欠陥検査工程を容易にする
    ことを特徴とする請求項３に記載の半導体素子の工程欠
    陥検査方法。
  5. 【請求項５】前記第２被エッチング層をＴｉＮ、又はＷ
    Ｓｉで形成することを特徴とする請求項１〜４のいずれ
    かに記載の半導体素子の工程欠陥検査方法。
  6. 【請求項６】 前記ネガティブ感光膜を露光しネガティ
    ブ感光膜パターンを形成する工程が、前記露光マスクを
    一定距離移動させて前記光遮断膜パターンのラインの位
    置が元のスペースの位置の中間に位置するようにアライ
    メントすることを含むことを特徴とする請求項１〜５の
    いずれかに記載の半導体素子の工程欠陥検査方法。
  7. 【請求項７】 前記光遮断膜パターンが、同じライン及
    びスペースのパターンを複数有する場合、前記ネガティ
    ブ感光膜パターン形成のためのアライメントをｎ＋１/
    ２ピッチ又はｎ＋１/４ピッチ（ｎ＝自然数）にするこ
    とを特徴とする請求項６に記載の半導体素子の工程欠陥
    検査方法。
  8. 【請求項８】前記ラインの幅（Ｌ）と前記スペースの幅
    （Ｓ）との関係はＳ＝ｎ×Ｌ（ｎは１以上の整数）であ
    ることを特徴とする請求項７に記載の半導体素子の工程
    欠陥検査方法。
  9. 【請求項９】前記露光マスクの光遮断膜パターンがコン
    タクトホールパターンを有する場合において、アライメ
    ントを行わずに前記ネガティブ感光膜パターン形成する
    ことを特徴とする請求項１〜５のいずれかに記載の半導
    体素子の工程欠陥検査方法。
JP8264773A 1995-10-04 1996-10-04 半導体素子の工程欠陥検査方法 Expired - Fee Related JP2914325B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P-33875 1995-10-04
KR1019950033875A KR0144489B1 (ko) 1995-10-04 1995-10-04 반도체소자의 공정결함 검사방법

Publications (2)

Publication Number Publication Date
JPH09129690A true JPH09129690A (ja) 1997-05-16
JP2914325B2 JP2914325B2 (ja) 1999-06-28

Family

ID=19429162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8264773A Expired - Fee Related JP2914325B2 (ja) 1995-10-04 1996-10-04 半導体素子の工程欠陥検査方法

Country Status (4)

Country Link
US (1) US5817445A (ja)
JP (1) JP2914325B2 (ja)
KR (1) KR0144489B1 (ja)
DE (1) DE19640811B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166693A (ja) * 2006-12-28 2008-07-17 Hynix Semiconductor Inc 半導体素子のパターン形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048745A (en) * 1997-10-28 2000-04-11 International Business Machines Corporation Method for mapping scratches in an oxide film
US5985497A (en) * 1998-02-03 1999-11-16 Advanced Micro Devices, Inc. Method for reducing defects in a semiconductor lithographic process
KR100336523B1 (ko) * 1999-10-18 2002-05-11 윤종용 반도체소자 제조방법
KR100694597B1 (ko) * 2005-07-28 2007-03-13 삼성전자주식회사 반도체 장치에서 패턴 결함 검출 방법
KR100676607B1 (ko) * 2005-12-29 2007-01-30 동부일렉트로닉스 주식회사 반도체 소자의 감광막 패턴 형성 방법
CN114137797B (zh) * 2020-09-03 2023-06-20 中国科学院微电子研究所 光刻胶厚度与关键尺寸的关系曲线的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582845A (ja) * 1981-06-30 1983-01-08 Toshiba Corp フォトマスク及びパタ−ン評価方法
US4581537A (en) * 1984-03-23 1986-04-08 International Business Machines Corporation Method for generating inspection patterns
US5087537A (en) * 1989-10-11 1992-02-11 International Business Machines Corporation Lithography imaging tool and related photolithographic processes
KR960011263B1 (ko) * 1993-06-12 1996-08-21 현대전자산업 주식회사 반도체 소자의 선폭 측정 포토마스크
US5447810A (en) * 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
EP0720216B1 (en) * 1994-12-29 2001-10-17 AT&T Corp. Linewidth metrology of integrated circuit structures
US5506080A (en) * 1995-01-23 1996-04-09 Internation Business Machines Corp. Lithographic mask repair and fabrication method
JP3859764B2 (ja) * 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166693A (ja) * 2006-12-28 2008-07-17 Hynix Semiconductor Inc 半導体素子のパターン形成方法

Also Published As

Publication number Publication date
KR0144489B1 (ko) 1998-07-01
JP2914325B2 (ja) 1999-06-28
DE19640811B4 (de) 2005-09-15
KR970022533A (ko) 1997-05-30
DE19640811A1 (de) 1997-04-10
US5817445A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
US5804340A (en) Photomask inspection method and inspection tape therefor
US5128283A (en) Method of forming mask alignment marks
KR100945918B1 (ko) 마스크 결함 검사 방법 및 검사 장치
JPH1083069A (ja) 半導体装置を製造する方法
JPH0950116A (ja) フォトマスク及びその製造方法並びにそのフォトマスクを用いた露光方法
JPH095979A (ja) フォトマスクの製造方法およびそのフォトマスクを用いた半導体集積回路装置の製造方法
JP2927254B2 (ja) 半導体素子の工程欠陥検査方法
JP2914325B2 (ja) 半導体素子の工程欠陥検査方法
US7995199B2 (en) Method for detection of oversized sub-resolution assist features
JPH06175353A (ja) パターン検査方法及び装置
JP2991661B2 (ja) 半導体素子の工程欠陥検査方法
JP3250415B2 (ja) ハーフトーン型位相シフトマスクの製造方法
JPH0530293B2 (ja)
US7186484B2 (en) Method for determining the relative positional accuracy of two structure elements on a wafer
JPH08194303A (ja) 位相シフトマスクおよびその製造方法
GB2293026A (en) Phase shift mask
US7387965B2 (en) Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same
JPH06167308A (ja) 重ね合わせ精度の測定方法
JPH1090116A (ja) フォトリソグラフィー工程におけるデフォーカス検出方法およびそれに用いるレチクル
JP2726411B2 (ja) パターン描画方法
JPH0926662A (ja) 露光用基板
JP2000162757A (ja) 位相シフトマスクの製造方法
JPH0214749B2 (ja)
CN117806116A (zh) 一种光罩及光罩的检测方法
JPH10115909A (ja) 位相シフトマスクの検査装置及び検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees