JPH0530293B2 - - Google Patents

Info

Publication number
JPH0530293B2
JPH0530293B2 JP1603688A JP1603688A JPH0530293B2 JP H0530293 B2 JPH0530293 B2 JP H0530293B2 JP 1603688 A JP1603688 A JP 1603688A JP 1603688 A JP1603688 A JP 1603688A JP H0530293 B2 JPH0530293 B2 JP H0530293B2
Authority
JP
Japan
Prior art keywords
resist
integrated circuit
features
feature
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1603688A
Other languages
English (en)
Other versions
JPS63265426A (ja
Inventor
Deiuitsudo Kasubaato Jon
Aaru Shuropu Denisu
Yangu Tanshengu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS63265426A publication Critical patent/JPS63265426A/ja
Publication of JPH0530293B2 publication Critical patent/JPH0530293B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】 (発明の背景) [産業上の利用分野] 本発明は半導体集積回路の製造方法に関し、特
に、ウエーハを破壊することなしに、集積回路特
徴の位置などを検査することの出来る半導体集積
回路の製造方法に関する。
[従来技術の説明] 半導体集積回路(IC)はより小さい特徴
(feature…パターン)で作られるので、プロセ
ス・パラメータの制御は一層むずかしくかつ重要
になる。例えば集積回路特徴の許容誤差は、特徴
サイズが減少するほど小さくなる。
代表例として集積回路は、下部基板を被覆する
レジストの選択部分を放射線に露光することによ
り製造される。次にレジストは現像され、レジス
トがポジ形であるかネガ形であるかによりレジス
トの露出部分が除去されるか、または未露出部分
が除去される。レジスト・パターンは乾式エツチ
ングまたはイオン注入のようなプロセスを用いて
基板に転写されて集積回路特徴が形成される。用
語「基板」はここではレジストの下方に存在する
材料の意味に用いられる。
一般に集積回路特徴に関する寸法制御は、レジ
スト特徴の幅寸法とプロフイルとの両方の制御に
依存する。レジスト幅寸法への依存性の理由は明
白であるが、レジスト・プロフイルへの依存性の
理由は不明であり、使用される精密パターン転写
法に依存する。したがつて、レジストは特徴の幅
寸法のみでなく、とくにレジストと基板との境界
または境界付近におけるそれらのプロフイルも検
査できることが重要である。残念ながら、包囲さ
れている特徴または他の特徴の近くにある特徴の
レジスト・プロフイルの検査は難しく、検査のた
めにウエーハの破壊が必要となろう。
IC内の電気接点を形成するのに用いられるレ
ジスト内のホールの検査は、このようなホールが
1.0μmより小さい幅寸法を有しかつ代表的厚さが
1.0μmより大なるレジスト内に形成されたときに
は特に難しい。ホールを通してレジスト直下の基
板材料(代表例では酸化物)内に適切寸法で確実
にエツチングが行われるためには、レジスト内に
ホールを形成するプロフイルが垂直に近く、ホー
ルの底部にレジストの残存がなく、またホール底
部の寸法が前記限界内にあるようにすることが通
常必要である。もしレジスト特徴についてこれら
の条件が満たされないときは、パターン転写は不
完全となつてデバイスの歩留りにかなりの損失が
発生し、その結果好ましからざる費用がかること
になる。
現在IC製造業において一般に使用されている
検査方法には2つの方法がある。2.0μmを越える
直径を有する接点窓に対しては一般に光学方式で
十分である。しかしながら、直径が2.0μmより小
さい接点窓は一般に、ホールを観察するのに使用
される顕微鏡対物レンズの開口数(代表例では約
0.9)に匹敵するアスペクト比、すなわち窓直径
のレジスト高さに対する比を有する。したがつ
て、ホールの頂部から下に焦点を結んで開口の底
部の検査をすることが不可能なときは、光学像を
判別することが難しい。
走査型電子顕微鏡(SEM)を用いる方法は、
より短い波長の放射線を使用することからさらに
小さい開口数を使用可能なので、光学方式よりも
良好な性能を提供する。IC検査用に現在、高電
圧SEMと低電圧SEMとが使用されている。
高電圧、約20KeV、SEMはレジスト特徴のす
ぐれた顕微鏡像を提供するが、有害な帯電効果を
防止するために一般にウエーハ上に導電性皮膜を
形成する必要がある。レジスト内の接点窓の寸法
を求めるために最適な顕微鏡が使用可能である。
しかしながら、しばしばみられるように、このよ
うな窓のアスペスク比が1を超えると、基板を機
械的に劈開し、窓の断面を検査して異状のないこ
とを確認することが必要である。
低電圧SEMは導電性皮膜の使用なしにレジス
ト・サンプルを検査するのに使用可能であるが、
像のコントラストが失われる。ウエーハを入射電
子ビームから約40°傾けることにより最善の結果
が得られる。帯電を最小にするための傾斜方法
は、アスペクト比の大きい接点窓を検査するとき
は接点窓の底部が不明瞭になるので使用できな
い。もし明瞭な結果を得たいときには、窓断面を
露出させるためのウエーハの機械的劈開が標準方
法となる。
しかしながら、機械的劈開は実際にいくつかの
主要な欠点を有する。ある欠点は費用に関係す
る。この方法はウエーハを破壊するので費用がか
かる。もしICが劈開すべき接点窓の規則的な配
列を持たないときは、劈開ウエーハの製作に時間
を要し、したがつて費用を要する。大抵の論理配
列チツプはこの型のものである。時間がかかるこ
の劈開工程は、結果が得られるまで製造工程を遅
延させるのでコストを増加させる。さらに、この
方法は、検査システムの観点から校正を目的とし
た適当な測定基準を自動的に提供しない。これ
は、検査中にしばしば精密に複写が行われないこ
とがあるという観察条件下でSEMの従来の校正
に依存するので、測定精度を低下させる。したが
つて、表面帯電条件やビーム焦点の細部が校正を
変えることがあるので、精密測定は難しい。
(発明の概要) はじめにレジストを通常の方法でマスクを介し
て露光させ、次の2回目は好ましくはより小さい
露光エネルギでレジストを露光することにより、
集積回路特徴は非破壊的に検査可能であることが
わかつた。第1の露光は、集積回路内に存在する
これらの特徴と、もしあれば付帯のテスト・パタ
ーンとに一致する特徴を形成するマスクを用い
る。第2の露光は、断面を検査すべき集積回路レ
ジスト特徴を横切るように配置されたエツジ形特
徴を有するマスクを使用する。好ましい実施例に
おいては、第2の露光は、従来のようないかなる
レジスト処理も行うことなく実行可能である。第
2の露光の完了後ウエーハは現像され、これによ
り集積回路レジスト特徴の希望の断面が形成され
る。この形成工程を光劈開工程といい、またそれ
により形成されたレジスト特徴は光劈開されたと
いうことにする。光劈開検査によりもしレジスト
特徴の形成が適性であることがわかれば、そのロ
ツト内の他のウエーハと同様に、いま検査したウ
エーハもその光の処理工程の実行が可能である。
もしレジスト特徴形成が不適性であるときは、そ
の処理工程シーケンスを中止してもよいし、また
はウエーハを再加工にまわしてもよい。
(実施例の説明) 本発明の実施例を図により詳細に説明する。複
数のウエーハを有する1ロツトの中から1個のウ
エーハを検査する。ここで用語「検査する」とは
広義に用いられ、例えば特徴サイズの測定を含ん
でもよいことを理解すべきである。
第1図は、通常の方法で上部にポジ形レジスト
3が塗布された基板1を示す。基板1はパターン
化されていてもよく、したがつて平らでなくても
よい。レジスト3は、半導体産業の当業者には周
知のように、マスクを介して放射線に露光された
ものである。マスクは、アクテイブ集積回路デバ
イスに存在する特徴に一致する特徴を形成する。
第1図には、通常は潜像と呼ばれ、この例ではポ
ジ形レジスト内ホールを構成する集積回路特徴で
ある露光特徴5,7および9の境界が示されてい
る。この特徴は潜像であるので目視検査ではわか
らないことを理解すべきである。
好ましい実施例では、単一のエツジ形特徴を含
む同一マスクまたは異なるマスクを介してレジス
トは再び露光される。第2図において、潜像であ
るエツジ形特徴11は潜像である露光特徴5と重
ね合わされるように示されている。エツジ形特徴
の位置合わせは、そのエツジ形特徴11が開孔特
徴の露光特徴5を横切るように行われる。多くの
実施例において、露光特徴5ができるだけ鋭角の
勾配を有するように配置することが好ましい。2
回露光されたフオトレジストは次に通常の周知の
方法で現像される。
現像後に基板1上に形成された残存レジスト特
徴を第3図に略図で示す。露光特徴7,9は現像
されてレジスト内に接点、ホール13,15を形
成するのがわかる。露光特徴5は現像されてレジ
スト内に劈開接点ホール17を形成し、面11の
前方のレジストは全て除去される。これを、接点
窓は光劈開された(photocleaved)といい、こ
れを形成する工程を光劈開工程(Photoleave
process)という。光劈開窓は、SEM(走査型電
子顕微鏡)を用いて、好ましくはウエーハをやや
傾斜させて、窓の底部におけるレジストの除去の
不完全さおよびレジスト−基板間境界面における
レジスト・プロフイルが容易に検査可能である。
もし劈開が劈開接点窓の適当な弦を横切つて行わ
れたときは窓の直径をも測定可能である。もし検
査から得られた情報が適切であれば、すなわち特
徴が適切に形成されていれば、デバイス製造はそ
のまま継続される。すなわち、そのロツト内のウ
エーハの工程は継続される。
この図は、一般に窓と光劈開面とを形成するレ
ジストの壁を波形に形成する定在波干渉効果の影
響は示していない。この様な定常波は光劈開セク
シヨンの解釈を複雑にするけれども、この様な定
常波が存在しても光劈開値(Value of the
photo cleaved)を低下させることはないであろ
う。
光劈開露光用に選択される投入エネルギは他の
露光に使用されてるエネルギより小さいことが好
ましいけれども、これは厳密なものではない。も
し、面11の前面のレジストをすべて除去するこ
とが好ましいならば、レジストを完全に除去する
ために、光劈開露光エネルギはしきい値エネルギ
(Eth)より大でなければならない。
一般に約1.5Ethの光劈開露光が有利である。エ
ツジ形特徴11の光劈開面の接点窓の中心に対す
る相対位置は、レジスト内の接点窓の中のこれら
の形状について、デバイス製造に関し最も有利で
あるような形状を示すように選択可能である。
光劈開特徴を測定するのに使用される計器の絶
対的校正を避けるために、光劈開に使用されるエ
ツジ形特徴は、校正を目的とする測定基準を含め
ることができる。SEM測定工具のピツチ校正用
測定基準19を含む直線エツジを有する現像され
た劈開接点窓の例を第4図に示す。光劈開ホール
は、コーナー21および23の間に直径18を有
する。
光劈開露光を実行するために使用される計装に
よつては、第1の露光が現像された後に第2の光
劈開露光を実行することが有利であろう。レジス
トは接点窓の測定の場合、ポジ系レジスト内のコ
ンタクト窓の事前現像は、窓への光劈開マスクの
正しい位置決めを容易にする。
容易にわかるように、光劈開工程を実行するた
めの前記の方法は、ウエーハに対しては非破壊的
である。光劈開工程の後にレジストは剥離され、
別のレジスト皮膜が塗布されて親ロツトに返却さ
れ、再露光されて全ロツトのデバイス製造シーケ
ンスが継続される。
あらかじめセクシヨン化された特徴を含むマス
クを用いてなぜ一回でレジストを露光できないの
かと当業者であれば当然疑問をいだくかもしれな
い。第4図に示すパターン形状を参照すると、こ
の様なマスクはセクシヨン化された接点窓と測定
基準とを含むことになろう。露光した現像後のレ
ジスト内のプリント形状は第4図よりもむしろ第
5図に示すものであろう。
第5図を第4図と比較すると、解像度に限界の
あるプリンタを用いたとき、詳細には重要な差が
あることがわかるであろう。第5図において、直
線特徴と集積回路特徴との交差はシヤープではな
くむしろ丸みを有し、同一プリンタで形成された
第4図におけるコーナー21,23のきわめて小
さい曲率半径と比較してコーナー25の曲率半径
は大きく示される。さらに第5図で測定されるホ
ール直径27は、コーナー25の曲率が大きいの
で不正確であるが、第4図における直径18を測
定すると正確となろう。
いいかえると、有限解像度を有するプリントシ
ステムを用いるときは、2つの別個の露光が必要
である。なぜならば、複合マスクを使用すること
により生ずる微妙な特徴ひずみを防止するため
に、特徴がデバイス内に正確にプリントされるよ
うに露光の一方は集積回路特徴を正確に画像化し
なければならないからである。
さらに単一露光に対する多重露光の有利性につ
いて考察すると、その有利性は、プリント特徴の
コーナーがなぜ丸みを帯びるかという根本的な理
由を議論することから得られる。
第6図に、フオトマスク上の特徴のシヤープな
コーナーを示す。プリンタ内の画像システムから
わかるように、第6図に示すように、コーナーは
距離xの関数である距離wによつて分割される線
分d1により構成される。wが画像化システムの
解像度限界rより大であるとき、コーナーを構成
する線分は、ひずむことなくレジスト内に画像化
される。したがつて第7図を参照すると、コーナ
ーを構成するレジスト・エツジは、領域28−2
9及び30−31で直線である。wがrより小で
あると、画像化システムは、正確に形成されるべ
きレジストに対し、十分な変調を有するエツジ・
セグメントの面積画像を投影できない。wがrよ
り小さくなると変調は急速に低下するので、コー
ナー32の標準位置により近いセグメントの面積
画像の強度は不十分であり、第7図に示すように
レジスト内の印刷コーナー上に半径が現れる。
一方、このコーナーが別個の露光の間に2つの
直線特徴の交差により形成されるときは、線エツ
ジ・プロフイルを制御する場合を除きプリンタの
限界解像度は重要ではなく、コーナーの丸みはか
なり減少される。
(発明の効果) 以上述べた如く、本発明にかかる方法によれ
ば、従来の集積回路特徴を形成するステツプに加
えて、(或いはそのステツプの際に、)エツジ型特
徴を形成することにより、ウエーハを破壊するこ
と無く、集積回路特徴の位置、形状などの検査が
出来る。
【図面の簡単な説明】
第1図および第2図は、レジスト現像前におけ
る本発明の説明図;第3図および第4図は、光劈
開特徴を示す図;第5図ないし第7図は、多重露
光が好ましいことの説明である。 1……基板、3……レジスト、5,7,9……
露光特徴、13,15……接点ホール、17……
劈開接点ホール、11……エツジ形特徴。

Claims (1)

  1. 【特許請求の範囲】 1 複数のウエーハを有する1ロツトの少なくと
    も1個のウエーハの基板表面にレジストを塗布す
    るステツプ; 前記レジストを選択的に放射線に露光して集積
    回路特徴を形成するステツプ; 前記レジストを現像するステツプ; 前記レジストを検査するステツプ; もし前記検査ステツプから得られた情報が適切
    であれば前記ロツトの前記ウエーハのデバイス製
    造を継続するステツプ; からなる半導体集積回路の製造方法において; 前記方法はさらに、 前記レジストを選択的に放射線に露光してエツ
    ジ形特徴を形成し、このエツジ形特徴の少なくと
    も1つは前記集積回路特徴の少なくとも1つとオ
    ーバーラツプさせるステツプ;および 前記検査工程は、前記集積回路特徴とエツジ形
    特徴とがオーバーラツプして前記集積回路特徴に
    光劈開を形成するところの少なくとも1つの領域
    を検査すること; を特徴とする半導体集積回路の製造方法。 2 前記集積回路特徴はホール(孔)を含むこと
    を特徴とする特許請求の範囲第1項に記載の半導
    体集積回路の製造方法。 3 前記集積回路特徴は線セグメントを含むこと
    を特徴とする特許請求の範囲第1項に記載の半導
    体集積回路の製造方法。
JP63016036A 1987-01-28 1988-01-28 半導体集積回路の製造方法 Granted JPS63265426A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US007560 1987-01-28
US07/007,560 US4788117A (en) 1987-01-28 1987-01-28 Semiconductor device fabrication including a non-destructive method for examining lithographically defined features

Publications (2)

Publication Number Publication Date
JPS63265426A JPS63265426A (ja) 1988-11-01
JPH0530293B2 true JPH0530293B2 (ja) 1993-05-07

Family

ID=21726907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63016036A Granted JPS63265426A (ja) 1987-01-28 1988-01-28 半導体集積回路の製造方法

Country Status (5)

Country Link
US (1) US4788117A (ja)
EP (1) EP0276938B1 (ja)
JP (1) JPS63265426A (ja)
CA (1) CA1277432C (ja)
DE (1) DE3886227T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124927A (en) * 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
US5458731A (en) * 1994-02-04 1995-10-17 Fujitsu Limited Method for fast and non-destructive examination of etched features
US5747817A (en) * 1996-09-09 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. One-step method for on-line lithographic pattern inspection
US5733691A (en) * 1997-01-13 1998-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. One-step method for on-line lithographic pattern inspection
US6326618B1 (en) 1999-07-02 2001-12-04 Agere Systems Guardian Corp. Method of analyzing semiconductor surface with patterned feature using line width metrology
US6635874B1 (en) * 2000-10-24 2003-10-21 Advanced Micro Devices, Inc. Self-cleaning technique for contamination on calibration sample in SEM
US6958476B2 (en) * 2003-10-10 2005-10-25 Asml Netherlands B.V. Methods to improve resolution of cross sectioned features created using an ion beam
JP5220317B2 (ja) * 2007-01-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104201127B (zh) * 2014-08-22 2017-01-18 西安炬光科技有限公司 一种半导体激光器阵列连接界面表征方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142107A (en) * 1977-06-30 1979-02-27 International Business Machines Corporation Resist development control system
EP0126786B1 (de) * 1983-05-25 1987-04-01 Ibm Deutschland Gmbh Verfahren zum Übertragen eines Musters in eine strahlungsempfindliche Schicht

Also Published As

Publication number Publication date
EP0276938A3 (en) 1989-03-15
US4788117A (en) 1988-11-29
EP0276938B1 (en) 1993-12-15
DE3886227D1 (de) 1994-01-27
JPS63265426A (ja) 1988-11-01
DE3886227T2 (de) 1994-03-31
EP0276938A2 (en) 1988-08-03
CA1277432C (en) 1990-12-04

Similar Documents

Publication Publication Date Title
US5804340A (en) Photomask inspection method and inspection tape therefor
US4475811A (en) Overlay test measurement systems
US6063531A (en) Focus monitor structure and method for lithography process
JPH1083069A (ja) 半導体装置を製造する方法
JPH07169667A (ja) 半導体集積回路製造方法
US6025206A (en) Method for detecting defects
US6447962B2 (en) Method for repairing MoSi attenuated phase shift masks
JPH0530293B2 (ja)
US6741334B2 (en) Exposure method, exposure system and recording medium
JP4860023B2 (ja) フォトマスク
US6319637B1 (en) Method for forming pattern
US5723238A (en) Inspection of lens error associated with lens heating in a photolithographic system
JP3377006B2 (ja) フォトマスクブランクの検査方法、フォトマスクの製造方法、フォトマスクブランク及びフォトマスクブランク用ガラス基板
EP1536283A1 (en) Mask and inspection method therefor and production method for semiconductor device
US7186484B2 (en) Method for determining the relative positional accuracy of two structure elements on a wafer
JP3776176B2 (ja) フォトリソグラフィー工程におけるデフォーカス検出方法
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
US7387965B2 (en) Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same
US20230152714A1 (en) Method for correcting critical dimension measurements of lithographic tool
JPS6350852B2 (ja)
JPH01109717A (ja) レジストパターン検査方法
US6068955A (en) Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks
JP4118137B2 (ja) 露光用マスク、半導体装置の製造方法及び欠陥修正要否判定装置
JP2004200691A (ja) レンズ系の特性決定のための方法およびマスク
JP2004140019A (ja) 電子線投影マスクの検査方法、電子線投影マスクの位置検出方法及び電子線投影マスクの検査装置