JPS63265426A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS63265426A JPS63265426A JP63016036A JP1603688A JPS63265426A JP S63265426 A JPS63265426 A JP S63265426A JP 63016036 A JP63016036 A JP 63016036A JP 1603688 A JP1603688 A JP 1603688A JP S63265426 A JPS63265426 A JP S63265426A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- integrated circuit
- features
- optical
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims description 22
- 235000012431 wafers Nutrition 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 230000005855 radiation Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 description 22
- 238000004626 scanning electron microscopy Methods 0.000 description 8
- 238000007689 inspection Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 125000003821 2-(trimethylsilyl)ethoxymethyl group Chemical group [H]C([H])([H])[Si](C([H])([H])[H])(C([H])([H])[H])C([H])([H])C(OC([H])([H])[*])([H])[H] 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の背景)
[産業上の利用分野]
本発明は半導体集積回路の製造方法に関し、特に、ウェ
ーハを破壊することなしに、集積回路特徴の位置などを
検査することの出来る半導体集積回路の製造方法に関す
る。
ーハを破壊することなしに、集積回路特徴の位置などを
検査することの出来る半導体集積回路の製造方法に関す
る。
[従来技術の説明]
半導体集積回路(IC)はより小さい特徴(f’eat
ure・・・パターン)で作られるので、プロセス・パ
ラメータの制御は一層むずかしくかつ重要になる。例え
ば集積回路特徴の許容誤差は、特徴サイズが減少するほ
ど小さくなる。
ure・・・パターン)で作られるので、プロセス・パ
ラメータの制御は一層むずかしくかつ重要になる。例え
ば集積回路特徴の許容誤差は、特徴サイズが減少するほ
ど小さくなる。
代表例として集積回路は、下部基板を被覆するレジスト
の選択部分を放射線に露光することにより製造される。
の選択部分を放射線に露光することにより製造される。
次にレジストは現像され、レジストがポジ形であるかネ
ガ形であるかによりレジストの露出部分が除去されるか
、または未露出部分が除去される。レジスト−パターン
は乾式エツチングまたはイオン注入のようなプロセスを
用いて基板に転写されて集積回路特徴が形成される。用
語「基板」はここではレジストの下方に存在する材料の
意味に用いられる。
ガ形であるかによりレジストの露出部分が除去されるか
、または未露出部分が除去される。レジスト−パターン
は乾式エツチングまたはイオン注入のようなプロセスを
用いて基板に転写されて集積回路特徴が形成される。用
語「基板」はここではレジストの下方に存在する材料の
意味に用いられる。
一般に集積回路特徴に関する寸法制御は、レジスト特徴
の幅寸法とプロフィルとの両方の制御に依存する。レジ
スト幅寸法への依存性の理由は明白であるが、レジスト
・プロフィルへの依存性の理由は不明であり、使用され
る精密パターン転写法に依存する。したがって、レジス
トは特徴の幅寸法のみでなく、とくにレジストと基板と
の境界または境界付近におけるそれらのプロフィルも検
査できることが重要である。残念ながら、包囲されてい
る特徴または他の特徴の近くにある特徴のレジスト・プ
ロフィルの検査は難しく、検査のためにウェーハの破壊
が必要となろう。
の幅寸法とプロフィルとの両方の制御に依存する。レジ
スト幅寸法への依存性の理由は明白であるが、レジスト
・プロフィルへの依存性の理由は不明であり、使用され
る精密パターン転写法に依存する。したがって、レジス
トは特徴の幅寸法のみでなく、とくにレジストと基板と
の境界または境界付近におけるそれらのプロフィルも検
査できることが重要である。残念ながら、包囲されてい
る特徴または他の特徴の近くにある特徴のレジスト・プ
ロフィルの検査は難しく、検査のためにウェーハの破壊
が必要となろう。
IC内の電気接点を形成するのに用いられるレジスト内
のホールの検査は、このようなホールが1.0μmより
小さい幅寸法を有しかつ代表的厚さが1.0μmより大
なるレジスト内に形成されたときには特に難しい。ホー
ルを通してレジスト直下の基板材料(代表例では酸化物
)内に適切寸法で確実にエツチングが行われるためには
、レジスト内にホールを形成するプロフィルが垂直に近
く、ホールの底部にレジストの残存がなく、またホール
底部の寸法が前記限界内にあるようにすることが通常必
要である。もしレジスト特徴についてこれらの条件が満
たされないときは、パターン転写は不完全となってデバ
イスの歩留りにかなりの損失が発生し、その結果好まし
からざる費用がかかることになる。
のホールの検査は、このようなホールが1.0μmより
小さい幅寸法を有しかつ代表的厚さが1.0μmより大
なるレジスト内に形成されたときには特に難しい。ホー
ルを通してレジスト直下の基板材料(代表例では酸化物
)内に適切寸法で確実にエツチングが行われるためには
、レジスト内にホールを形成するプロフィルが垂直に近
く、ホールの底部にレジストの残存がなく、またホール
底部の寸法が前記限界内にあるようにすることが通常必
要である。もしレジスト特徴についてこれらの条件が満
たされないときは、パターン転写は不完全となってデバ
イスの歩留りにかなりの損失が発生し、その結果好まし
からざる費用がかかることになる。
現在IC製造業において一般に使用されている検査方法
には2つの方法がある。2.0μmを超える直径を有す
る接点窓に対しては一般に光学方式で十分である。しか
しながら、直径が2.0μmより小さい接点窓は一般に
、ホールを観察するのに使用される顕微鏡対物レンズの
開口数(代表例では約0.9)に匹敵するアスペクト比
、すなわち窓直径のレジスト高さに対する比を有する。
には2つの方法がある。2.0μmを超える直径を有す
る接点窓に対しては一般に光学方式で十分である。しか
しながら、直径が2.0μmより小さい接点窓は一般に
、ホールを観察するのに使用される顕微鏡対物レンズの
開口数(代表例では約0.9)に匹敵するアスペクト比
、すなわち窓直径のレジスト高さに対する比を有する。
したがって、ホールの頂部から下に焦点を結んで開口の
底部の検査をすることが不可能なときは、光学像を判別
することが難しい。
底部の検査をすることが不可能なときは、光学像を判別
することが難しい。
走査型電子顕微鏡(SEM)を用いる方法は、より短い
波長の放射線を使用することからさらに小さい開口数を
使用可能なので、光学方式よりも良好な性能を提供する
。IC検査用に現在、高電圧SEMと低電圧SEMとが
使用されている。
波長の放射線を使用することからさらに小さい開口数を
使用可能なので、光学方式よりも良好な性能を提供する
。IC検査用に現在、高電圧SEMと低電圧SEMとが
使用されている。
高電圧、約20KeV 、 S E Mはレジスト特徴
のすぐれた顕微鏡像を提供するが、有害な帯電効果を防
止するために一般にウェーハ上に導電性皮膜を形成する
必要がある。レジスト内の接点窓の寸法を求めるために
最適な顕微鏡が使用可能である。
のすぐれた顕微鏡像を提供するが、有害な帯電効果を防
止するために一般にウェーハ上に導電性皮膜を形成する
必要がある。レジスト内の接点窓の寸法を求めるために
最適な顕微鏡が使用可能である。
しかしながら、しばしばみられるように、このような窓
のアスペクト比が1を超えると、基板を機械的に臂開し
、窓の断面を検査して異状のないことを確認することが
必要である。
のアスペクト比が1を超えると、基板を機械的に臂開し
、窓の断面を検査して異状のないことを確認することが
必要である。
低電圧SEMは導電性皮膜の使用なしにレジスト・サン
プルを検査するのに使用可能であるが、像のコントラス
トが失われる。ウェーハを入射電子ビームから約40゛
傾けることにより最善の結果が得られる。帯電を最小に
するための傾斜方法は、アスペクト比の大きい接点窓を
検査するときは接点窓の底部が不明瞭になるので使用で
きない。もし明瞭な結果を得たいときには、窓断面を露
出させるためのウェーハの機械的襞間が標準方法となる
。
プルを検査するのに使用可能であるが、像のコントラス
トが失われる。ウェーハを入射電子ビームから約40゛
傾けることにより最善の結果が得られる。帯電を最小に
するための傾斜方法は、アスペクト比の大きい接点窓を
検査するときは接点窓の底部が不明瞭になるので使用で
きない。もし明瞭な結果を得たいときには、窓断面を露
出させるためのウェーハの機械的襞間が標準方法となる
。
しかしながら、機械的襞間は実際にいくつかの主要な欠
点を有する。ある欠点は費用に関係する。
点を有する。ある欠点は費用に関係する。
この方法はウェーハを破壊するので費用がかかる。
もしICが襞間すべき接点窓の規則的な配列を持たない
ときは、襞間ウェーハの製作に時間を要し、したがって
費用を要する。大抵の論理配列チップはこの型のもので
ある。時間がかかるこの襞間工程は、結果が得られるま
で製造工程を遅延させるのでコストを増加させる。さら
に、この方法は、検査システムの観点から校正を目的と
した適当な測定基準を自動的に提供しない。これは、検
査中にしばしば精密に複写が行われないことがあるとい
う観察条件下でSEMの従来の校正に依存するので、測
定精度を低下させる。したがって、表面帯電条件やビー
ム焦点の細部が校正を変えることがあるので、精密測定
は難しい。
ときは、襞間ウェーハの製作に時間を要し、したがって
費用を要する。大抵の論理配列チップはこの型のもので
ある。時間がかかるこの襞間工程は、結果が得られるま
で製造工程を遅延させるのでコストを増加させる。さら
に、この方法は、検査システムの観点から校正を目的と
した適当な測定基準を自動的に提供しない。これは、検
査中にしばしば精密に複写が行われないことがあるとい
う観察条件下でSEMの従来の校正に依存するので、測
定精度を低下させる。したがって、表面帯電条件やビー
ム焦点の細部が校正を変えることがあるので、精密測定
は難しい。
(発明の概要)
はじめにレジストを通常の方法でマスクを介して露光さ
せ、次の2回目は好ましくはより小さい露光エネルギで
レジストを露光することにより、集積回路特徴は非破壊
的に検査可能であることがわかった。第1の露光は、集
積回路内に存在するこれらの特徴と、もしあれば付帯の
テスト・パターンとに一致する特徴を形成するマスクを
用いる。
せ、次の2回目は好ましくはより小さい露光エネルギで
レジストを露光することにより、集積回路特徴は非破壊
的に検査可能であることがわかった。第1の露光は、集
積回路内に存在するこれらの特徴と、もしあれば付帯の
テスト・パターンとに一致する特徴を形成するマスクを
用いる。
第2の露光は、断面を検査すべき集積回路レジスト特徴
を横切るように配置されたエツジ形特徴を有するマスク
を使用する。好ましい実施例においては、第2の露光は
、従来のようないかなるレジスト処理も行うことなく実
行可能である。第2の露光の完了後ウェーハは現像され
、これにより集積回路レジスト特徴の希望の断面が形成
される。
を横切るように配置されたエツジ形特徴を有するマスク
を使用する。好ましい実施例においては、第2の露光は
、従来のようないかなるレジスト処理も行うことなく実
行可能である。第2の露光の完了後ウェーハは現像され
、これにより集積回路レジスト特徴の希望の断面が形成
される。
この形成工程を光襞間工程といい、またそれにより形成
されたレジスト特徴は光襞間されたということにする。
されたレジスト特徴は光襞間されたということにする。
光襞開検査によりもしレジスト特徴の形成が適性である
ことがわかれば、そのロフト内の他のウェーハと同様に
、いま検査したウェーハもその光の処理工程の実行が可
能である。もしレジスト特徴形成が不適性であるときは
、その処理工程シーケンスを中止してもよいし、または
つ工−ハを再加工にまわしてもよい。
ことがわかれば、そのロフト内の他のウェーハと同様に
、いま検査したウェーハもその光の処理工程の実行が可
能である。もしレジスト特徴形成が不適性であるときは
、その処理工程シーケンスを中止してもよいし、または
つ工−ハを再加工にまわしてもよい。
(実施例の説明)
本発明の実施例を図により詳細に説明する。複数のウェ
ーハを有する1ロットの中から1個のウェーハを検査す
る。ここで用語「検査する」とは広義に用いられ、例え
ば特徴サイズの測定を含んでもよいことを理解すべきで
ある。
ーハを有する1ロットの中から1個のウェーハを検査す
る。ここで用語「検査する」とは広義に用いられ、例え
ば特徴サイズの測定を含んでもよいことを理解すべきで
ある。
第1図は、通常の方法で上部にポジ形レジスト3が塗布
された基板1を示す。基板1はパターン化されていても
よく、したがって平らでなくてもよい。レジスト3は、
半導体産業の当業者には周知のように、マスクを介して
放射線に露光されたものである。マスクは、アクティブ
集積回路デバイスに存在する特徴に一致する特徴を形成
する。
された基板1を示す。基板1はパターン化されていても
よく、したがって平らでなくてもよい。レジスト3は、
半導体産業の当業者には周知のように、マスクを介して
放射線に露光されたものである。マスクは、アクティブ
集積回路デバイスに存在する特徴に一致する特徴を形成
する。
第1図には、通常は潜像と呼ばれ、この例ではポジ形し
ジスト内ホールを構成する集積回路特徴である露光特徴
51.7および9の境界が示基れている。この特徴は潜
像であるので目視検査ではわからないことを理解すべき
である。
ジスト内ホールを構成する集積回路特徴である露光特徴
51.7および9の境界が示基れている。この特徴は潜
像であるので目視検査ではわからないことを理解すべき
である。
好ましい実施例では、単一のエツジ形特徴を含む同一マ
スクまたは異なるマスクを介してレジストは再び露光さ
れる。第2図において、潜像であるエツジ形特徴11は
潜像である露光特徴5と重ね合わされるように示されて
いる。エツジ形特徴の位置合わせは、そのエツジ形特徴
11が開孔特徴の露光特徴5を横切るように行われる。
スクまたは異なるマスクを介してレジストは再び露光さ
れる。第2図において、潜像であるエツジ形特徴11は
潜像である露光特徴5と重ね合わされるように示されて
いる。エツジ形特徴の位置合わせは、そのエツジ形特徴
11が開孔特徴の露光特徴5を横切るように行われる。
多くの実施例において、露光特徴5ができるだけ鋭角の
勾配を有するように配置することが好ましい。2回露光
されたフォトレジストは次に通常の周知の方法で現像さ
れる。
勾配を有するように配置することが好ましい。2回露光
されたフォトレジストは次に通常の周知の方法で現像さ
れる。
現像後に基板1上に形成された残存レジスト特徴を第3
図に略図で示す。露光特徴7.9は現像されてレジスト
内に接点、ホール13.15を形成するのがわかる。露
光特徴5は現像されてレジスト内に襞間接点ホール17
を形成し、面11の前方のレジストは全て除去される。
図に略図で示す。露光特徴7.9は現像されてレジスト
内に接点、ホール13.15を形成するのがわかる。露
光特徴5は現像されてレジスト内に襞間接点ホール17
を形成し、面11の前方のレジストは全て除去される。
これを、接点窓は光襞間された( photoc l
eaved)といい、これを形成する工程を光襞間工程
(Photoleave process)という。光
臂開窓は、SEM(走査型電子顕微鏡)を用いて、好ま
しくはウェーハをやや傾斜させて、窓の底部におけるレ
ジストの除去の不完全さおよびレジスト−基板間境界面
におけるレジスト・プロフィルが容易に検査可能である
。もし襞間が襞間接点窓の適当な弦を横切って行われた
ときは窓の直径をも測定可能である。もし検査から得ら
れた情報が適切であれば、すなわち特徴が適切に形成さ
れていれば、デバイス製造はそのまま継続される。すな
わち、そのロット内のウェーハの工程は継続される。
eaved)といい、これを形成する工程を光襞間工程
(Photoleave process)という。光
臂開窓は、SEM(走査型電子顕微鏡)を用いて、好ま
しくはウェーハをやや傾斜させて、窓の底部におけるレ
ジストの除去の不完全さおよびレジスト−基板間境界面
におけるレジスト・プロフィルが容易に検査可能である
。もし襞間が襞間接点窓の適当な弦を横切って行われた
ときは窓の直径をも測定可能である。もし検査から得ら
れた情報が適切であれば、すなわち特徴が適切に形成さ
れていれば、デバイス製造はそのまま継続される。すな
わち、そのロット内のウェーハの工程は継続される。
この図は、一般に窓と光羽開面とを形成するレジストの
壁を波形に形成する定在波干渉効果の影響は示していな
い。この様な定常波は光襞間セクションの解釈を複雑に
するけれども、この様な定常波が存在しても光襞間値(
Value of’ the phot。
壁を波形に形成する定在波干渉効果の影響は示していな
い。この様な定常波は光襞間セクションの解釈を複雑に
するけれども、この様な定常波が存在しても光襞間値(
Value of’ the phot。
cleaved )を低下させることはないであろう。
光剪開露光用に選択される投入エネルギは他の露光に使
用されてるエネルギより小さいことが好ましいけれども
、これは厳密なものではない。もし、面11の前面のレ
ジストをすべて除去することが好ましいならば、レジス
トを完全に除去するために、光襞間露光エネルギはしき
(1値エネルギ(E th)より大でなければならない
。
用されてるエネルギより小さいことが好ましいけれども
、これは厳密なものではない。もし、面11の前面のレ
ジストをすべて除去することが好ましいならば、レジス
トを完全に除去するために、光襞間露光エネルギはしき
(1値エネルギ(E th)より大でなければならない
。
一般に約1.5Ethの光襞間露光が有利である。エツ
ジ形特徴11の光劈開面の接点窓の中心に対する相対位
置は、レジスト内の接点窓の中のこれらの形状について
、デバイス製造に関し最も有利であるような形状を示す
ように選択可能である。
ジ形特徴11の光劈開面の接点窓の中心に対する相対位
置は、レジスト内の接点窓の中のこれらの形状について
、デバイス製造に関し最も有利であるような形状を示す
ように選択可能である。
光襞開特徴を測定するのに使用される計器の絶対的校正
を避けるために、光羽間に使用されるエツジ形特徴は、
校正を目的とする測定基準を含めることができる。SE
MrlPJ定工具のピッチ校正用測定基準19を含む直
線エツジを有する現像された襞間接点窓の例を第4図に
示す。光襞間ホールは、コーナー21および23の間に
直径18を有する。
を避けるために、光羽間に使用されるエツジ形特徴は、
校正を目的とする測定基準を含めることができる。SE
MrlPJ定工具のピッチ校正用測定基準19を含む直
線エツジを有する現像された襞間接点窓の例を第4図に
示す。光襞間ホールは、コーナー21および23の間に
直径18を有する。
光襞間露光を実行するために使用される計装によっては
、第1の露光が現像された後に第2の光襞間露光を実行
することが有利であろう。レジストは接点窓の測定の場
合、ポジ系レジスト内のコンタクト窓の事前現像は、窓
への光襞間マスクの正しい位置決めを容易にする。
、第1の露光が現像された後に第2の光襞間露光を実行
することが有利であろう。レジストは接点窓の測定の場
合、ポジ系レジスト内のコンタクト窓の事前現像は、窓
への光襞間マスクの正しい位置決めを容易にする。
容易にわかるように、光襞間工程を実行するための前記
の方法は、ウェーハに対しては非破壊的である。光襞間
工程の後にレジストは剥離され、別のレジスト皮膜が塗
布されて親ロフトに返却され、再露光されて全ロットの
デバイス製造シーケンスが継続される。
の方法は、ウェーハに対しては非破壊的である。光襞間
工程の後にレジストは剥離され、別のレジスト皮膜が塗
布されて親ロフトに返却され、再露光されて全ロットの
デバイス製造シーケンスが継続される。
あらかじめセクション化された特徴を含むマスクを用い
てなぜ一回でレジストを露光できないのかと当業者であ
れば当然疑問をいだくかもしれない。第4図に示すパタ
ーン形状を参照すると、この様なマスクはセクション化
された接点窓と測定基準とを含むことになろう。露光し
た現像後のレジスト内のプリント形状は第4図よりもむ
しろ第5図に示すものであろう。
てなぜ一回でレジストを露光できないのかと当業者であ
れば当然疑問をいだくかもしれない。第4図に示すパタ
ーン形状を参照すると、この様なマスクはセクション化
された接点窓と測定基準とを含むことになろう。露光し
た現像後のレジスト内のプリント形状は第4図よりもむ
しろ第5図に示すものであろう。
第5図を第4図と比較すると、解像度に限界のあるプリ
ンタを用いたとき、詳細には重要な差があることがわか
るであろう。第5図において、直線特徴と集積回路特徴
との交差はシャープではなくむしろ丸みを有し、同一プ
リンタで形成された第4図におけるコーナー21.28
のきわめて小さい曲率半径と比較してコーナー25の曲
率半径は大きく示される。さらに第5図で測定されるホ
ール直径27は、コーナー25の曲率が大きいので不正
確であるが、第4図における直径18を測定すると正確
となろう。
ンタを用いたとき、詳細には重要な差があることがわか
るであろう。第5図において、直線特徴と集積回路特徴
との交差はシャープではなくむしろ丸みを有し、同一プ
リンタで形成された第4図におけるコーナー21.28
のきわめて小さい曲率半径と比較してコーナー25の曲
率半径は大きく示される。さらに第5図で測定されるホ
ール直径27は、コーナー25の曲率が大きいので不正
確であるが、第4図における直径18を測定すると正確
となろう。
いいかえると、有限解像度を有するプリントシステムを
用いるときは、2つの別個の露光が必要である。なぜな
らば、複合マスクを使用することにより生ずる微妙な特
徴ひずみを防止するために、特徴がデバイス内に正確に
プリントされるように露光の一方は集積回路特徴を正確
に画像化しなければならないからである。
用いるときは、2つの別個の露光が必要である。なぜな
らば、複合マスクを使用することにより生ずる微妙な特
徴ひずみを防止するために、特徴がデバイス内に正確に
プリントされるように露光の一方は集積回路特徴を正確
に画像化しなければならないからである。
さらに単一露光に対する多重露光の有利性について考察
すると、その有利性は、プリント特徴のコーナーがなぜ
丸みを帯びるかという根本的な理由を議論することから
得られる。
すると、その有利性は、プリント特徴のコーナーがなぜ
丸みを帯びるかという根本的な理由を議論することから
得られる。
第6図に、フォトマスク上の特徴のシャープなコーナー
を示す。プリンタ内の画像システムかられかるように、
第6図に示すように、コーナーは距離Xの関数である距
離Wによって分割される線分diにより構成される。W
が画像化システムの解像度限界rより大であるとき、コ
ーナーを構成する線分は、ひずむことなくレジスト内に
画像化される。したがって第7図を参照すると、コーナ
ーを構成するレジスト・エツジは、領域28−29及び
30−31で直線である。Wが「より小であると、画像
化システムは、正確に形成されるべきレジストに対し、
十分な変調を有するエツジ・セグメントの面積画像を投
影できない。Wがrより小さくなると変調は急速に低下
するので、コーナー82の標準位置により近いセグメン
トの面積画像の強度は不十分であり、第7図に示すよう
にレジスト内の印刷コーナー上に半径が現れる。
を示す。プリンタ内の画像システムかられかるように、
第6図に示すように、コーナーは距離Xの関数である距
離Wによって分割される線分diにより構成される。W
が画像化システムの解像度限界rより大であるとき、コ
ーナーを構成する線分は、ひずむことなくレジスト内に
画像化される。したがって第7図を参照すると、コーナ
ーを構成するレジスト・エツジは、領域28−29及び
30−31で直線である。Wが「より小であると、画像
化システムは、正確に形成されるべきレジストに対し、
十分な変調を有するエツジ・セグメントの面積画像を投
影できない。Wがrより小さくなると変調は急速に低下
するので、コーナー82の標準位置により近いセグメン
トの面積画像の強度は不十分であり、第7図に示すよう
にレジスト内の印刷コーナー上に半径が現れる。
一方、このコーナーが別個の露光の間に2つの直線特徴
の交差により形成されるときは、線エツジ・プロフィル
を制御する場合を除きプリンタの限界解像度は重要では
なく、コーナーの丸みはかなり減少される。
の交差により形成されるときは、線エツジ・プロフィル
を制御する場合を除きプリンタの限界解像度は重要では
なく、コーナーの丸みはかなり減少される。
(発明の効果)
以上述べた如く、本発明にかかる方法によれば、従来の
集積回路特徴を形成するステップに加えて、(或いはそ
のステップの際に、)エツジ型特徴を形成することによ
り、ウェーハを破壊すること無く、集積回路特徴の位置
、形状などの検査が出来る。
集積回路特徴を形成するステップに加えて、(或いはそ
のステップの際に、)エツジ型特徴を形成することによ
り、ウェーハを破壊すること無く、集積回路特徴の位置
、形状などの検査が出来る。
第1図および第2図は、レジスト現像前における本発明
の説明図; 第3図および第4図は、光襞間特徴を示す図;第5図な
いし第7図は、多重露光が好ましいことの説明図である
。 1・・・基板 3・・・レジスト 5.7.9・・・露光特徴 13、15・・・接点ホール 17・・・襞間接点ホール 11・・・エツジ形特徴 出 願 人:アメリカン テレフォン アンド図面f’
)?’(’ ;!F (Ilri714 東更なし)F
IG、 2 FIG、 4 FIG、 5 FTG、 6 FIG、
7手続補正書坊均 昭和63年5月16日
の説明図; 第3図および第4図は、光襞間特徴を示す図;第5図な
いし第7図は、多重露光が好ましいことの説明図である
。 1・・・基板 3・・・レジスト 5.7.9・・・露光特徴 13、15・・・接点ホール 17・・・襞間接点ホール 11・・・エツジ形特徴 出 願 人:アメリカン テレフォン アンド図面f’
)?’(’ ;!F (Ilri714 東更なし)F
IG、 2 FIG、 4 FIG、 5 FTG、 6 FIG、
7手続補正書坊均 昭和63年5月16日
Claims (3)
- (1)複数のウェーハを有する1ロットの少なくとも1
個のウェーハの基板表面にレジストを塗布するステップ
; 前記レジストを選択的に放射線に露光して集積回路特徴
を形成するステップ; 前記レジストを現像するステップ; 前記レジストを検査するステップ; もし前記検査ステップから得られた情報が適切であれば
前記ロットの前記ウェーハのデバイス製造を継続するス
テップ; からなる半導体集積回路の製造方法において;前記方法
はさらに、 前記レジストを選択的に放射線に露光してエッジ形特徴
を形成し、このエッジ形特徴の少なくとも1つは前記集
積回路特徴の少なくとも1つとオーバーラップさせるス
テップ;および 前記検査工程は、前記集積回路特徴とエッジ形特徴とが
オーバーラップして前記集積回路特徴に光劈開を形成す
るところの少なくとも1つの領域を検査すること; を特徴とする半導体集積回路の製造方法。 - (2)前記集積回路特徴はホール(孔)を含むことを特
徴とする特許請求の範囲第1項に記載の半導体集積回路
の製造方法。 - (3)前記集積回路特徴は線セグメントを含むことを特
徴とする特許請求の範囲第1項に記載の半導体集積回路
の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US007560 | 1987-01-28 | ||
US07/007,560 US4788117A (en) | 1987-01-28 | 1987-01-28 | Semiconductor device fabrication including a non-destructive method for examining lithographically defined features |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63265426A true JPS63265426A (ja) | 1988-11-01 |
JPH0530293B2 JPH0530293B2 (ja) | 1993-05-07 |
Family
ID=21726907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63016036A Granted JPS63265426A (ja) | 1987-01-28 | 1988-01-28 | 半導体集積回路の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4788117A (ja) |
EP (1) | EP0276938B1 (ja) |
JP (1) | JPS63265426A (ja) |
CA (1) | CA1277432C (ja) |
DE (1) | DE3886227T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171970A (ja) * | 2007-01-11 | 2008-07-24 | Renesas Technology Corp | 半導体装置の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5124927A (en) * | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
US5458731A (en) * | 1994-02-04 | 1995-10-17 | Fujitsu Limited | Method for fast and non-destructive examination of etched features |
US5747817A (en) * | 1996-09-09 | 1998-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-step method for on-line lithographic pattern inspection |
US5733691A (en) * | 1997-01-13 | 1998-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-step method for on-line lithographic pattern inspection |
US6326618B1 (en) | 1999-07-02 | 2001-12-04 | Agere Systems Guardian Corp. | Method of analyzing semiconductor surface with patterned feature using line width metrology |
US6635874B1 (en) * | 2000-10-24 | 2003-10-21 | Advanced Micro Devices, Inc. | Self-cleaning technique for contamination on calibration sample in SEM |
US6958476B2 (en) * | 2003-10-10 | 2005-10-25 | Asml Netherlands B.V. | Methods to improve resolution of cross sectioned features created using an ion beam |
CN104201127B (zh) * | 2014-08-22 | 2017-01-18 | 西安炬光科技有限公司 | 一种半导体激光器阵列连接界面表征方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4142107A (en) * | 1977-06-30 | 1979-02-27 | International Business Machines Corporation | Resist development control system |
EP0126786B1 (de) * | 1983-05-25 | 1987-04-01 | Ibm Deutschland Gmbh | Verfahren zum Übertragen eines Musters in eine strahlungsempfindliche Schicht |
-
1987
- 1987-01-28 US US07/007,560 patent/US4788117A/en not_active Expired - Lifetime
-
1988
- 1988-01-19 DE DE88300386T patent/DE3886227T2/de not_active Expired - Fee Related
- 1988-01-19 EP EP88300386A patent/EP0276938B1/en not_active Expired - Lifetime
- 1988-01-27 CA CA000557475A patent/CA1277432C/en not_active Expired - Fee Related
- 1988-01-28 JP JP63016036A patent/JPS63265426A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171970A (ja) * | 2007-01-11 | 2008-07-24 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4788117A (en) | 1988-11-29 |
CA1277432C (en) | 1990-12-04 |
JPH0530293B2 (ja) | 1993-05-07 |
EP0276938B1 (en) | 1993-12-15 |
EP0276938A2 (en) | 1988-08-03 |
DE3886227T2 (de) | 1994-03-31 |
EP0276938A3 (en) | 1989-03-15 |
DE3886227D1 (de) | 1994-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6968527B2 (en) | High yield reticle with proximity effect halos | |
JP4139323B2 (ja) | 走査電子顕微鏡におけるプロセス効果および画像化効果をモデリングする装置および方法 | |
JP4663214B2 (ja) | マスク欠陥のプリンタビリティ解析を提供するシステム及び方法 | |
US20020164065A1 (en) | System and method of providing mask defect printability analysis | |
US20020164064A1 (en) | System and method of providing mask quality control | |
JPH1083069A (ja) | 半導体装置を製造する方法 | |
JPH07169667A (ja) | 半導体集積回路製造方法 | |
US6025206A (en) | Method for detecting defects | |
JP6858732B2 (ja) | Opc方法、及びそのopc方法を利用したマスク製造方法 | |
US6976240B2 (en) | Simulation using design geometry information | |
US5741614A (en) | Atomic force microscope measurement process for dense photoresist patterns | |
JPS63265426A (ja) | 半導体集積回路の製造方法 | |
JP4860023B2 (ja) | フォトマスク | |
US20020087943A1 (en) | Exposure method, exposure system and recording medium | |
Gans et al. | Printability and repair techniques for DUV photomasks | |
US6319637B1 (en) | Method for forming pattern | |
US5723238A (en) | Inspection of lens error associated with lens heating in a photolithographic system | |
US20240079206A1 (en) | Scanning electron microscope (sem) measurement method and apparatus | |
US6048649A (en) | Programmed defect mask with defects smaller than 0.1 μm | |
US6373053B1 (en) | Analysis of CD-SEM signal to detect scummed/closed contact holes and lines | |
CN110727170A (zh) | 一种光罩的缺陷修复方法及光罩 | |
TWI250562B (en) | Method for repairing opaque defects on semiconductor mask reticles | |
JPS6350852B2 (ja) | ||
JPS58196445A (ja) | マスク検査方法 | |
Ng et al. | CD-SEM suitability for CD Metrology of modern photomasks |