JPH09129568A - シリコンウェーハの製造方法 - Google Patents
シリコンウェーハの製造方法Info
- Publication number
- JPH09129568A JPH09129568A JP8266236A JP26623696A JPH09129568A JP H09129568 A JPH09129568 A JP H09129568A JP 8266236 A JP8266236 A JP 8266236A JP 26623696 A JP26623696 A JP 26623696A JP H09129568 A JPH09129568 A JP H09129568A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- film
- silicon
- doping
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 72
- 239000010703 silicon Substances 0.000 title claims abstract description 72
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 230000007935 neutral effect Effects 0.000 claims abstract description 23
- 238000005520 cutting process Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 15
- 235000012431 wafers Nutrition 0.000 claims description 59
- 239000000126 substance Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 3
- 239000011230 binding agent Substances 0.000 abstract description 8
- 239000002210 silicon-based material Substances 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 abstract 7
- 239000010410 layer Substances 0.000 description 18
- 238000012545 processing Methods 0.000 description 5
- 230000035515 penetration Effects 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2225—Diffusion sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
法を提供する。 【解決手段】シリコンウェーハの一方の面に高いドーピ
ング物質濃度を有するドーピング物質フィルムを施与
し、続く拡散工程で処理することによりシリコンウェー
ハを製造する際に、拡散工程において、シリコンウェー
ハの他方の面に、低いドーピング物質濃度を有するにす
ぎない中性フィルム(3)を施与しておく。 【効果】 シリコンウェーハの一方の面の上にはわずか
なドーピング物質が導入されるにすぎない。従って、そ
うして生じた拡散ゾーンは、低濃度のドーピングおよび
わずかな浸入深さを有するにすぎない。そのため、この
層はさらなる処理工程において特に容易に剥離すること
ができる。それにより、シリコン材料の多大な損失が生
じない。
Description
の一方の面に高いドーピング物質濃度を有するドーピン
グ物質フィルムを施与し、続く拡散工程で処理するシリ
コンウェーハの製造方法に関する。
からすでに、シリコンウェーハ上にドーピング物質フィ
ルムを施与し、続いて拡散工程で大量のドーピング物質
をシリコンウェーハ内に導入するかかるシリコンウェー
ハの製造方法は公知である。該方法は同時に、シリコン
ウェーハの両方の面に適用できる。
形式のシリコンウェーハの製造方法をさらに改良するこ
とであった。
り、冒頭に記載した形式の方法において、拡散工程にお
いて、シリコンウェーハの他方の面に、低いドーピング
物質濃度を有するにすぎない中性フィルムを施与してお
くことにより解決される。
する本発明の方法は、シリコンウェーハの一方の面の上
にはわずかなドーピング物質が導入されるにすぎないと
いう利点を有する。従って、そうして生じた拡散ゾーン
は、低濃度のドーピングおよびわずかな浸入深さを有す
るにすぎない。そのため、この層はさらなる処理工程に
おいて特に容易に剥離することができる。それにより、
シリコン材料の多大な損失が生じない。
て、請求項1に基づく方法のさらに有利な発展および改
善が可能である。多数のシリコンウェーハを積層体に配
置することによって、ドーピングフィルムおよび中性フ
ィルムのわずかな消費で、多数のシリコンウェーハを同
時に加工することができる。シリコン単結晶からのワイ
ヤソー切断機を使用してのシリコンウェーハの切出しに
よって、シリコンウェーハは、フィルム拡散に非常に適
する表面を有する。こうしてシリコンの材料の消費を減
少させ、必要な後加工工程の数を減らすことができる。
中性フィルムに面したシリコンウェーハの表面の後処理
は、ラッピングおよびポリシングによって特に容易に達
成できる。この加工方法には、わずかな材料消費が結び
付いているにすぎない。
細に説明する。
おり、該シリコン単結晶からワイヤソー切断機11で個
々のシリコンウェーハを切出す。ワイヤソー切断機11
は、高速で運動する切断ワイヤからなる。ワイヤ上には
砥粒、例えばダイヤモンド粉が施与されている。シリコ
ン単結晶10のこの切断方式によって、良好な表面質を
有するシリコンウェーハ1が得られる。こうしてシリコ
ン単結晶10から切出されたシリコンウェーハ1は、洗
浄工程後直接、シリコンウェーハ1の表面質改良のため
に表面の更なる剥離工程を必要とせずに、さらに加工す
ることができる。さらにこうして形成された表面は、ド
ーピング物質の浸入にとって好ましい多少の微細表面荒
さを有している。
ーハ1のさらなる加工が示されている。各シリコンウェ
ーハ1は、表面をワイヤソー切断機によって形成された
2つの面を有している。この表面の一方に拡散フィルム
2を、そしてもう一方には中性フィルム3を施与する。
拡散フィルムはヨーロッパ特許第350531号明細書
に記載されている通り、有機バインダー、無機バインダ
ーおよびドーピング物質から構成される。この場合、ド
ーピング物質濃度は、シリコンウェーハ1の高濃度のド
ーピングを達するために、できる限り高く選択する。中
性フィルム2は、実質的に有機バインダーおよび無機バ
インダーからなる。理想的には、中性フィルム2は、シ
リコンウェーハ1のドーピングを引き起こす可能性のあ
るドーピング物質を有していない。実際にはドーピング
物質を含有しない中性フィルム2を得るのは極めて困難
である。その際障害となるのはとりわけ、いかなる不純
物が存在するのかを再現可能に予測ができないことであ
る。そのため少量の、それゆえ精密に調整可能なシリコ
ンウェーハ1のドーピングが中性フィルム2に向いた面
の上に得られるように、中性フィルムにも少量のドーピ
ング物質が見込まれている。図2に示されている通り、
好ましくは多数のシリコンウェーハ1を、多数の拡散フ
ィルム2および中性フィルム3とともに積層体に配置す
る。その際上のフィルムおよび下のフィルムを除いて、
全ての拡散フィルム2および全ての中性フィルム3を2
つのシリコンウェーハ1間に配置する。従って、フィル
ムの必要数は少なく抑えられ、多数のシリコンウェーハ
1を1回の拡散工程で加工できる。引き続き、図2に記
載の積層体を高温、例えば1250℃で拡散炉内で拡散
する。その際、有機バインダーは分解し、拡散物質がシ
リコンウェーハ1の表面に浸透する。この際、シリコン
ウェーハ1の直接の積み重ねは、無機バインダーによっ
て防止される。次いで、充分な長さの拡散時間によっ
て、ドーピング物質はシリコンウェーハ1の深部に浸入
せしめられる。拡散後、個々のシリコンウェーハ1を互
いに分離する。
ェーハ1が示されている。シリコンウェーハ1は下面
に、ドーピングフィルム2のドーピング物質によって引
き起こされた比較的厚い拡散ゾーンを有する。中間のゾ
ーン4はまだシリコンウェーハ1およびシリコン単結晶
10の初期のドーピングを有している。上面には、中性
フィルム2のドーピング物質によって引き起こされた比
較的薄いドーピングゾーン6が配置される。ドーピング
物質濃度とドーピングフィルムの構造の大きな差異のた
め、シリコンウェーハ1の下面の拡散ゾーンは、シリコ
ンウェーハ1の上面から出発して拡がる拡散ゾーンより
著しく深くシリコンウェーハ1内に浸入している。
工程後のシリコンウェーハ1が示されている。この除去
は、例えばラッピングおよびポリシングによって行う、
従ってその際半導体素材の製造のさらなる後続加工、例
えばリソグラフィ工程に特に好適である、特に平滑な上
面7が生じる。
造に特に好適である。かかるウェーハは、図4に示され
ているようなシリコンウェーハであり、この場合には上
層4が低濃度のドーピングを有し、下層5が上層4と同
じ導電型の高濃度のドーピングを有する。かかるシリコ
ンウェーハは特にダイオードおよびパワートランジスタ
の製造のために使用される。その際、高濃度でドープさ
れ、ひいては特に低い抵抗を有する下層5が可能な限り
厚くなることが望ましい。そのため高いドーピング物質
濃度および長い拡散時間が必要となる。しかしながら、
上層4はそれと異なり、低濃度のドーピングを有するべ
きである。下層5を拡散過程によって導入する場合に
は、シリコンプレート1の上面に同様に高濃度でドープ
された層が導入されるのを阻止しなければならない。こ
のことは本発明による方法においては、特に低いドーピ
ング物質濃度を有する中性フィルムを使用することで特
に容易に達成される。さらに、中性フィルムの低いドー
ピング物質濃度には、反対の導電型のドーピング物質を
使用することも可能である。その結果図3に示した通
り、中間工程において上層6が例えばp型ドーピング
を、2つの下層4および5が例えばn型ドーピングを有
する。その後、p型ドープされた上層は選択的エッチン
グ工程によって特に容易に除去することができる。その
際、上層6の厚さとは、p型ドープされた上層6とn型
ドープされた層4の間のpn接合であると理解されるべ
きである。中性フィルム2の低いドーピング物質濃度に
基づき、薄い表面層のみがp型ドープされるにすぎなの
で、シリコンウェーハ1のわずかな厚さのみを剥離する
ことが必要であるにすぎない。従って、本発明による方
法は非常に経済的である。さらに、シリコン素材の消耗
も本発明によるワイヤソー切断により少量に抑えられ
る。というのも、ワイヤソー切断の際の切断幅は特に狭
く押さえることができるからである。さらに、ワイヤソ
ー切断の際の表面の損傷は、内周刃式切断機の通常の切
断による損傷より明らかに少ないので、シリコンウェー
ハを切断後、通常のシリコン材料を剥離する更なる処理
工程を経ずに直接拡散に使用することが出来る。それに
より、ワイヤソー切断機とフィルム拡散の組み合わせに
よって、シリコン材料の特に少量の損失が達成される。
シリコンウェーハの切出しを示す図である。
ムからなる積層体を示す図である。
である。
コンウェーハを示す図である。
ム、 3 中性フィルム、 4,6 上層、 5 下
層、 7 上面、 10 シリコン単結晶、 11ワイ
ヤソー切断機
Claims (6)
- 【請求項1】 シリコンウェーハの一方の面に高いドー
ピング物質濃度を有するドーピング物質フィルムを施与
し、続く拡散工程で処理するシリコンウェーハの製造方
法において、拡散工程において、シリコンウェーハの他
方の面に、低いドーピング物質濃度を有するにすぎない
中性フィルム(3)を施与しておくことを特徴とする、
シリコンウェーハの製造方法。 - 【請求項2】 拡散工程の際、多数のシリコンウェーハ
(1)を拡散フィルム(2)および中性フィルム(3)
と共に1つの積層体に配置する、請求項1記載の製造方
法。 - 【請求項3】 シリコンウェーハ(1)をワイヤソー切
断機によってシリコン単結晶(10)から切出し、それ
以上のシリコン剥離を行わずにさらに拡散処理をする、
請求項1または2記載の製造方法。 - 【請求項4】 シリコンウェーハ(1)を拡散工程後、
シリコンウェーハの中性フィルム(2)に向いた面の上
をラッピングおよびポリシングにより後処理する、請求
項1から3までのいずれか1項記載の製造方法。 - 【請求項5】 シリコンウェーハが拡散工程前に実質的
に均一な、低濃度の第1の導電型のドーピングを有し、
ドーピング物質フィルム(2)が第1の導電型のための
ドーピング物質を有する、請求項1から4までのいずれ
か1項記載の製造方法。 - 【請求項6】 中性フィルム(3)が、第2の導電型の
低濃度のドーピング物質(5)を有する、請求項1から
5までのいずれか1項記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19538612A DE19538612A1 (de) | 1995-10-17 | 1995-10-17 | Verfahren zur Herstellung einer Siliziumscheibe |
DE19538612.4 | 1995-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09129568A true JPH09129568A (ja) | 1997-05-16 |
JP4287913B2 JP4287913B2 (ja) | 2009-07-01 |
Family
ID=7775061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26623696A Expired - Lifetime JP4287913B2 (ja) | 1995-10-17 | 1996-10-07 | シリコンウェーハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5759909A (ja) |
EP (1) | EP0773310B1 (ja) |
JP (1) | JP4287913B2 (ja) |
DE (2) | DE19538612A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002502115A (ja) * | 1998-01-21 | 2002-01-22 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ダイオードの製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7122149B2 (en) * | 2002-07-12 | 2006-10-17 | Applied Research Associates, Inc. | Apparatus and method for continuous depyrogenation and production of sterile water for injection |
US7902453B2 (en) * | 2005-07-27 | 2011-03-08 | Rensselaer Polytechnic Institute | Edge illumination photovoltaic devices and methods of making same |
US7732303B2 (en) * | 2008-01-31 | 2010-06-08 | International Business Machines Corporation | Method for recycling of ion implantation monitor wafers |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3281291A (en) * | 1963-08-30 | 1966-10-25 | Rca Corp | Semiconductor device fabrication |
US3956036A (en) * | 1975-02-10 | 1976-05-11 | Victory Engineering Corporation | Method of diffusing silicon slices with dopant at high temperatures |
DE3207870A1 (de) * | 1982-03-05 | 1983-09-15 | Robert Bosch Gmbh, 7000 Stuttgart | Dotierungsfolie zur dotierung von halbleiterkoerpern und verfahren zu deren herstellung |
US5225235A (en) * | 1987-05-18 | 1993-07-06 | Osaka Titanium Co., Ltd. | Semiconductor wafer and manufacturing method therefor |
US5024867A (en) * | 1987-10-28 | 1991-06-18 | Kabushiki Kaisha Toshiba | Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer |
JPH0715893B2 (ja) * | 1988-07-14 | 1995-02-22 | 株式会社東芝 | ドーパントフイルムおよび半導体基板の不純物拡散方法 |
US5240882A (en) * | 1988-06-28 | 1993-08-31 | Naoetsu Electronics Co. | Process and apparatus for making discrete type substrates by re-slicing a wafer |
DK170189B1 (da) * | 1990-05-30 | 1995-06-06 | Yakov Safir | Fremgangsmåde til fremstilling af halvlederkomponenter, samt solcelle fremstillet deraf |
DE4133820A1 (de) * | 1991-10-12 | 1993-04-15 | Bosch Gmbh Robert | Verfahren zur herstellung von halbleiterelementen |
EP0709878B1 (en) * | 1994-10-24 | 1998-04-01 | Naoetsu Electronics Company | Method for the preparation of discrete substrate plates of semiconductor silicon wafer |
-
1995
- 1995-10-17 DE DE19538612A patent/DE19538612A1/de not_active Ceased
-
1996
- 1996-09-07 EP EP96114365A patent/EP0773310B1/de not_active Expired - Lifetime
- 1996-09-07 DE DE59605585T patent/DE59605585D1/de not_active Expired - Lifetime
- 1996-10-07 JP JP26623696A patent/JP4287913B2/ja not_active Expired - Lifetime
- 1996-10-17 US US08/733,380 patent/US5759909A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002502115A (ja) * | 1998-01-21 | 2002-01-22 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ダイオードの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE19538612A1 (de) | 1997-04-24 |
EP0773310B1 (de) | 2000-07-12 |
US5759909A (en) | 1998-06-02 |
EP0773310A1 (de) | 1997-05-14 |
DE59605585D1 (de) | 2000-08-17 |
JP4287913B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4925809A (en) | Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor | |
CN1134827C (zh) | 具有以锯法完成的台面结构的半导体芯片 | |
JPH04162609A (ja) | ディスクリート素子用基板の製造方法 | |
EP0715769B1 (en) | Self-aligned cmos process | |
US4033027A (en) | Dividing metal plated semiconductor wafers | |
JP4287913B2 (ja) | シリコンウェーハの製造方法 | |
CA2029521A1 (en) | Junction field effect transistor and method of fabricating | |
US5225235A (en) | Semiconductor wafer and manufacturing method therefor | |
JPH0997773A (ja) | 半導体ウェハの製造方法 | |
JP2003163335A (ja) | 貼り合わせウェーハの製造方法 | |
JP2002502115A (ja) | ダイオードの製造方法 | |
JPS5587429A (en) | Manufacture of semiconductor device | |
JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
JP2915893B1 (ja) | 拡散ウエーハの製造方法及びその拡散ウエーハ | |
JPS55124238A (en) | Method of fabricating semiconductor device | |
JP2553666B2 (ja) | 半導体装置の製造方法 | |
JPH07221053A (ja) | 半導体基板の研磨方法及びその半導体基板の研磨方法を用いたノンパンチスルー型半導体装置の製造方法 | |
JPH0233935A (ja) | 薄膜トランジスタの製造方法 | |
JPH09307121A (ja) | 半導体装置中の異なってドープされた領域に接触部を形成する方法および半導体装置 | |
KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
JPH08186167A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
JPH0737856A (ja) | 半導体装置の製造方法 | |
JPS5712588A (en) | Manufacture of buried type heterojunction laser element | |
KR100196509B1 (ko) | 모스트랜지스터 제조방법 | |
JP2943006B2 (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070911 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |