JPH09120942A - Formation of microminiature pattern in semiconductor device - Google Patents

Formation of microminiature pattern in semiconductor device

Info

Publication number
JPH09120942A
JPH09120942A JP8166339A JP16633996A JPH09120942A JP H09120942 A JPH09120942 A JP H09120942A JP 8166339 A JP8166339 A JP 8166339A JP 16633996 A JP16633996 A JP 16633996A JP H09120942 A JPH09120942 A JP H09120942A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
forming
fine pattern
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8166339A
Other languages
Japanese (ja)
Inventor
Cheol Kyu Bok
▲ちょる▼圭 卜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH09120942A publication Critical patent/JPH09120942A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of such a failure as foot-cutting, undercutting, etc., in the lower section of a resist pattern at the time of forming the pattern by preventing the contamination of the upper surface of a water with amine by oxidizing the surface. SOLUTION: In order to prevent the upper surface of a prepared water 31 from reacting with amine, a thin oxide film 32 is formed on the surface by oxidizing the surface. The oxidizing process is performed by putting the wafer 31 in a plasma reactor and generating oxygen plasma by injecting oxygen while a constant pressure and constant voltage are impressed. In addition, in order to improve the adhesion of a photoresist formed on the water 31 in a succeeding process, the wafer 31 is subjected to prime treatment. Then a positive photoresist 33 is applied to the surface of the oxide film 32 on the wafer 31 and the photoresist 33 is exposed to light 35 through an exposure mask 34. After exposure, a resist pattern 36 is formed on the film 32 by developing the exposed photoresist 33.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子の微細パ
ターン形成方法に関し、特にパターン形成の際のフート
(foot)又は、アンダーカット(undercut)等の不良発
生を防止してパターンの線幅調節が容易になるようにす
ることにより、高集積素子製造に適合するようにした半
導体素子の微細パターン形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine pattern of a semiconductor device, and more particularly, it is possible to adjust the line width of a pattern by preventing the occurrence of defects such as foot or undercut during pattern formation. The present invention relates to a method for forming a fine pattern of a semiconductor device, which is adapted to manufacture of a highly integrated device by making it easy.

【0002】[0002]

【従来の技術】一般に、半導体素子を製造することにお
いて、半導体基板上部にレジスト パターンを形成する
ための写真エッチング工程の際にウェーハ上部に塗布さ
れるフォトレジストが大気中のアミン(Amine)に汚染
され易い。
2. Description of the Related Art Generally, in the manufacture of semiconductor devices, the photoresist applied on the upper surface of a wafer during the photo etching process for forming a resist pattern on the upper surface of a semiconductor substrate is contaminated with amines (Amine) in the atmosphere. It is easy to be beaten.

【0003】従って、レジスト パターンの下部側のレ
ジストが完全にエッチングされず、レジスト パターン
の両側面に残留して残ることになるフート(foot)現象
又は、レジスト パターンの下部の底部分側にレジスト
がエッチングされながら暴かれるアンダーカット(unde
rcut)現象が生じるので正確な微細パターンを形成でき
なくなる。
Therefore, the resist on the lower side of the resist pattern is not completely etched and remains on both side surfaces of the resist pattern, or a foot phenomenon occurs, or the resist is formed on the bottom side of the lower part of the resist pattern. Undercut exposed by etching (unde
Since an rcut) phenomenon occurs, an accurate fine pattern cannot be formed.

【0004】このような観点から、前記のようにアミン
によりレジスト パターンの下層にフート又は、アンダ
ーカットが生じる現象を添付の図面を参照して説明する
と、次の通りである。
From this point of view, the phenomenon that the amine causes the foot or the undercut in the lower layer of the resist pattern as described above will be described with reference to the accompanying drawings.

【0005】先ず、レジスト パターン形成の際に用い
られる従来の一般的な化学増幅型レジスト(Chemically
Amplified Resist)に対する光反応メカニズムに対し
考察してみれば次の通りである。
First, a conventional general chemically amplified resist (Chemically
The light reaction mechanism of the Amplified Resist) is as follows.

【0006】図1(a)は、従来の一般的な2成分系ポ
ジティブ化学増幅型レジスト(Two-Component Chemical
ly Amplified Resist)に対する光反応状態図である。
FIG. 1A shows a conventional general two-component positive chemically amplified resist (Two-Component Chemical).
It is a light reaction state diagram with respect to ly Amplified Resist).

【0007】図1(b)は、従来の一般的な3成分系ネ
ガティブ化学増幅型レジスト(Three-Component Negati
ve Chemically Amplified Resist)に対する光反応状態
図である。
FIG. 1B shows a conventional general three-component negative chemically amplified resist (Three-Component Negati).
FIG. 3 is a photoreaction state diagram for ve Chemically Amplified Resist).

【0008】先ず、図1(a)に示すように、一般的な
ポジティブ化学増幅型レジストは樹脂(Resin)1
と樹脂1に付いている溶解抑制剤(Dissolution Inhibi
tor)2で成る一連の成分と、光酸発生剤(Photoacid G
enerator)からなる成分で構成されている。
First, as shown in FIG. 1A, a general positive chemical amplification type resist is a resin (resin) 1.
And Dissolution Inhibitor attached to Resin 1
tor) 2 and a photoacid generator (Photoacid G
enerator) composed of components.

【0009】ここで、溶解抑制剤2が付けている樹脂1
は塩基性溶液(Alkali Solution)に溶解されないが、
溶解抑制剤2が付いていない樹脂は塩基性溶液に溶解さ
れる特性を有している。
Here, the resin 1 to which the dissolution inhibitor 2 is attached
Is not dissolved in basic solution (Alkali Solution),
The resin without the dissolution inhibitor 2 has the property of being dissolved in a basic solution.

【0010】従って、このような溶解度の差の特性を利
用すれば、パターン形成が可能となる。
Therefore, if the characteristic of such a difference in solubility is utilized, it becomes possible to form a pattern.

【0011】即ち、露光されないレジストは溶解しない
が、露光したレジストは、光酸発生剤3から出た強酸
(Strong Acid)のH+ により溶解抑制剤2が樹脂1か
ら分離されるため、溶解する。
That is, the resist not exposed is not dissolved, but the exposed resist is dissolved because the dissolution inhibitor 2 is separated from the resin 1 by H + of the strong acid (Strong Acid) emitted from the photo-acid generator 3. .

【0012】この際、H+ イオンは光エネルギーにより
発生し、熱エネルギーにより活性化されて溶解抑制剤2
と樹脂1が分離されるようにする触媒の役割を果たす。
At this time, H + ions are generated by light energy and activated by heat energy to be dissolved in the inhibitor 2.
And plays a role of a catalyst for separating the resin 1.

【0013】また、2成分系ポジティブ化学増幅型レジ
ストは、普通、樹脂にはポリハイドロキシ スチレン(p
olyhydroxy styrene)が用いられ、溶解抑制剤にはタシ
アリ−ブトキシ カーボニル(Tertiary-butoxy Carbony
l)基が利用され、光酸発生剤にはトリペニル スルポニ
ウム トリフレート(Triphenyl Sulfornium Triflate)
が利用される。
The two-component positive chemically amplified resist is usually a resin containing polyhydroxystyrene (p
olyhydroxy styrene) is used, and the dissolution inhibitor is tertiary-butoxy carbony.
group) is used, and the photo-acid generator is tripenyl sulfonium triflate (Triphenyl Sulfornium Triflate)
Is used.

【0014】一方、図1(b)に示すように、従来の一
般的なネガティブ化学増幅型レジストは樹脂1と光酸発
生剤3、又は架橋剤4の3成分で構成されている。
On the other hand, as shown in FIG. 1 (b), a conventional general negative chemical amplification type resist is composed of three components of a resin 1 and a photo-acid generator 3 or a cross-linking agent 4.

【0015】3成分等は全て塩基性溶液には溶解される
が、露光されて樹脂1と架橋剤4が結合すれば溶解され
ない物質に変わり溶解度の差が生じることになるため、
パターン形成が可能となる。
All of the three components and the like are dissolved in a basic solution, but if the resin 1 and the cross-linking agent 4 are bonded to each other by being exposed to light, they change into non-soluble substances and a difference in solubility occurs.
Pattern formation becomes possible.

【0016】即ち、露光されないレジストは溶解する
が、露光されたレジストは光酸発生剤3から出た強酸の
+ により樹脂1と架橋剤4が結合されることにより、
溶解度の差が発生する。
That is, the unexposed resist is dissolved, but the exposed resist is combined with the resin 1 and the cross-linking agent 4 by the strong acid H + emitted from the photo-acid generator 3.
A difference in solubility occurs.

【0017】この際、H+ イオンは、図1(a)と同様
に光エネルギーにより発生し熱エネルギーにより活性化
され、樹脂1と架橋剤4が結合されるようにする触媒の
役割を果たす。
At this time, the H + ions play the role of a catalyst for causing the resin 1 and the cross-linking agent 4 to be bonded by being generated by light energy and activated by heat energy as in the case of FIG. 1A.

【0018】3成分系ネガティブ化学増幅型レジストの
場合に、普通樹脂にはポリ ビニルフェノール(Poly vi
nyl phenol)を用い、架橋剤にはメラミン(Melamine)
を用い、光酸発生剤にはフェノチアジン(Phenothiazin
e)を用いる。
In the case of a three-component system negative chemical amplification type resist, polyvinylphenol (Poly vi
nyl phenol) and the cross-linking agent is melamine
Phenothiazine (Phenothiazin
e) is used.

【0019】ここで、ポリ ビニル フェノールは塩基性
溶液によく溶解する物質である。
Here, polyvinyl phenol is a substance which is well dissolved in a basic solution.

【0020】特に、2成分型ポジティブ化学増幅型レジ
ストが露光されるとポリハイドロキスチレンからタシア
リ ブトキシ カルボニル基が脱落してポリ ビニル フェ
ノールに変わるようになる。
Particularly, when the two-component positive chemically amplified resist is exposed to light, the polyhydroxystyrene loses the tasialiboxy carbonyl group and is changed to polyvinyl phenol.

【0021】このような化学増幅型レジストは、パター
ン形成がなされるためにはポジティブ及びネガティブ
レジストの種類に拘らず強酸のH+ が発生しなければな
らない。
Such a chemically amplified resist is positive and negative in order to be patterned.
Strong acid H + must be generated regardless of the type of resist.

【0022】即ち、ポジティブ レジストの場合に、レ
ジストが露光され強酸が存在する地域だけが溶解し、ネ
ガティブ レジストの場合にはレジストが露光され強酸
が存在する地域だけがパターンとして残ることになる。
That is, in the case of a positive resist, only the areas where the resist is exposed and a strong acid exists are dissolved, and in the case of a negative resist, the resist is exposed and only the areas where a strong acid exists remains as a pattern.

【0023】従って、どのような場合にも強酸が発生し
なかったり発生してもなくなるようになると、ポジティ
ブ レジストの場合にレジストが強酸がなくなった地域
には溶解されなくなり、ネガティブ レジストの場合に
はレジストが強酸がなくなった地域に溶解されることに
なる。
Therefore, in any case, when the strong acid does not occur or disappears even if it does occur, in the case of the positive resist, the resist is not dissolved in the region where the strong acid has disappeared, and in the case of the negative resist. The resist will be dissolved in areas where the strong acid is gone.

【0024】このようなフート又は、アンダーカット現
象を図2及び図3を参照して説明すると次の通りであ
る。
The foot or undercut phenomenon will be described with reference to FIGS. 2 and 3.

【0025】図2(a)乃至図2(c)は、従来の第1
の実施形態で、ポジティブ化学増幅型フォトレジストを
用いてウェーハ上部にレジスト パターンを形成する工
程図である。
2 (a) to 2 (c) show a first conventional example.
FIG. 6 is a process diagram of forming a resist pattern on a wafer using a positive chemically amplified photoresist in the embodiment of FIG.

【0026】先ず、図2(a)に示すように、ウェーハ
11上にポジティブ フォトレジスト12を塗布する。
First, as shown in FIG. 2A, a positive photoresist 12 is applied on the wafer 11.

【0027】次いで、図2(b)に示すように、露光マ
スク13を介してポジティブ フォトレジスト12に光
14を照射して露光させる。
Next, as shown in FIG. 2B, the positive photoresist 12 is irradiated with light 14 through the exposure mask 13 to be exposed.

【0028】その次に、図2に示すように、露光された
ポジティブ フォトレジスト12を現像してウェーハ1
1上にレジスト パターン15を形成する。
Next, as shown in FIG. 2, the exposed positive photoresist 12 is developed to develop the wafer 1
A resist pattern 15 is formed on the surface 1.

【0029】このとき、レジスト パターン15の下部
側面にフート(Foot)16が形成される。
At this time, a foot 16 is formed on the lower side surface of the resist pattern 15.

【0030】即ち、フート16はポジティブ フォトレ
ジスト12がアミン(未図示)により汚染されることに
より形成される。
That is, the foot 16 is formed by contaminating the positive photoresist 12 with an amine (not shown).

【0031】また、図3(a)乃至図3(c)は、従来
の第2実施例で、ネガティブ化学増幅型フォトレジスト
を用いてウェーハ上部にレジスト パターンを形成する
工程図である。
3A to 3C are process diagrams of forming a resist pattern on a wafer using a negative chemically amplified photoresist in the second conventional example.

【0032】先ず、図3(a)に示すように、ウェーハ
21上にネガティブ フォトレジスト22を塗布する。
First, as shown in FIG. 3A, a negative photoresist 22 is applied on the wafer 21.

【0033】次いで、図3(b)に示すように、露光マ
スク23を介してネガティブ フォトレジスト22に光
24を照射して露光させる。
Next, as shown in FIG. 3B, the negative photoresist 22 is irradiated with light 24 through the exposure mask 23 to be exposed.

【0034】その次に、図3(c)に示すように、露光
されたネガティブ フォトレジスト22を現像してウェ
ーハ21上にレジスト パターン25を形成する。
Next, as shown in FIG. 3C, the exposed negative photoresist 22 is developed to form a resist pattern 25 on the wafer 21.

【0035】このとき、レジスト パターン25の下部
側面にアンダーカット26が形成される。
At this time, an undercut 26 is formed on the lower side surface of the resist pattern 25.

【0036】即ち、アンダーカット26はネガティブ
フォトレジスト22がアミン(図示せず)により汚染さ
れることにより形成される。
That is, the undercut 26 is negative
The photoresist 22 is formed by being contaminated with an amine (not shown).

【0037】このように、フォトレジスト12,22が
アミンに汚染される場合に、フート16やアンダーカッ
ト26のようなパターンの不良を発生させる現象に対し
考察してみると次の通りである。
The phenomenon which causes the defective pattern such as the foot 16 and the undercut 26 when the photoresists 12 and 22 are contaminated by the amine is as follows.

【0038】一般に、半導体素子の製造工程に用いられ
るフィルムの種類には酸化膜(Oxide)、窒化膜
(Nitride)、ポリシリコン膜(Polysilicon)、チタニ
ウム窒化膜(Titanium Nitride)、不純物注入膜(Boro
n-phosphorous Silica Glass;BPSG)等いろいろが
ある。
Generally, oxide films (Oxide), nitride films (Nitride), polysilicon films (Polysilicon), titanium nitride films (Titanium Nitride), and impurity injection films (Boro) are used as the types of films used in the manufacturing process of semiconductor devices.
There are various types such as n-phosphorous Silica Glass (BPSG).

【0039】特に、これらの中でチタニウム窒化膜と不
純物注入膜は大気中のアミンにより汚染されることによ
り、膜表面にアミン濃度が高くなる。
Particularly, among these, the titanium nitride film and the impurity-implanted film are contaminated with amine in the atmosphere, so that the amine concentration becomes high on the film surface.

【0040】このとき、アミンはアンモニアの誘導体と
して塩基性を帯びるため強酸と反応して中和されるの
で、膜表面に存在する強酸を消耗させる。
At this time, the amine is basic as a derivative of ammonia and reacts with a strong acid to be neutralized, so that the strong acid existing on the film surface is consumed.

【0041】従って、ポジティブ レジストの場合にパ
ターンの下部の両側端では強酸が消耗してレジストが溶
解されず残ることになり、ネガティブ レジストの場合
に前記と同様に強酸が消耗しレジストが溶解される。
Therefore, in the case of the positive resist, the strong acid is consumed at the lower side edges of the pattern and the resist remains undissolved. In the case of the negative resist, the strong acid is consumed and the resist is dissolved in the same manner as described above. .

【0042】即ち、レジストがアミンに汚染されると、
ポジティブ レジストの場合、図3(a)のように、パ
ターンの下部にレジストが溶解されずに残った形態のフ
ート16が発生する。
That is, when the resist is contaminated with amine,
In the case of the positive resist, as shown in FIG. 3A, the foot 16 is formed in the lower portion of the pattern in a form in which the resist is not dissolved and remains.

【0043】尚、ネガティブ レジストの場合には、図
3(b)のように、パターンの下部にレジストが溶解さ
れた形態のアンダーカット26が発生する。
In the case of a negative resist, as shown in FIG. 3B, an undercut 26 having a form in which the resist is dissolved is formed at the bottom of the pattern.

【0044】[0044]

【発明が解決しようとする課題】上述のように、従来の
半導体素子の微細パターン形成方法では、レジストパタ
ーン形成の際にアミンによりパターンの下部にフート又
は、アンダーカット等の不良が発生することにより、正
確な微細パターンを形成することが困難になるので、半
導体素子の製造収率が落ちる。
As described above, in the conventional method for forming a fine pattern of a semiconductor device, when a resist pattern is formed, a defect such as a foot or an undercut occurs at the bottom of the pattern due to amine. However, since it becomes difficult to form an accurate fine pattern, the manufacturing yield of semiconductor devices is reduced.

【0045】特に、高集積素子である、例えば256M
DRAMの場合、最小線幅が0.25μmで非常に小
さいため、優秀な半導体素子の特性を得ようとすれば、
レジスト パターンの線幅が0.25μm±10%であ
る0.225〜0.275μm範囲に合わせなければな
らないが、フートやアンダーカットが発生するようにな
ると線幅条件に合わせることが不可能になる。
Particularly, it is a highly integrated device, for example, 256M.
In the case of DRAM, the minimum line width is 0.25 μm, which is very small. Therefore, in order to obtain excellent semiconductor device characteristics,
The line width of the resist pattern must be adjusted to the range of 0.225 to 0.275 μm, which is 0.25 μm ± 10%, but it becomes impossible to meet the line width condition when foot or undercut occurs. .

【0046】従って、従来の半導体素子の微細パターン
形成方法においては正確な微細パターン形成が困難なの
で、半導体素子の高集積化に適切でない。
Therefore, in the conventional method for forming a fine pattern of a semiconductor element, it is difficult to form an accurate fine pattern, and it is not suitable for high integration of the semiconductor element.

【0047】ここに、本発明は上述の従来の問題点を解
消するため案出されたもので、パターン形成の際のフー
ト(foot)又は、アンダーカット(undercut)等の不良
発生を防止してパターンの線幅調節を容易にした半導体
素子の微細パターン形成方法を提供することにその目的
がある。
The present invention has been devised to solve the above-mentioned conventional problems, and prevents the occurrence of defects such as foot or undercut during pattern formation. It is an object of the present invention to provide a method for forming a fine pattern of a semiconductor device in which the line width of a pattern can be easily adjusted.

【0048】また、本発明の他の目的は、半導体素子の
製造工程収率を向上させることができる半導体素子の微
細パターン形成方法を提供することにある。
Another object of the present invention is to provide a method for forming a fine pattern of a semiconductor device, which can improve the yield of the manufacturing process of the semiconductor device.

【0049】また、本発明のさらに他の目的は、高集積
素子の製造の際に適切な半導体素子の微細パターン形成
方法を提供することにある。
Still another object of the present invention is to provide a method for forming a fine pattern of a semiconductor device suitable for manufacturing a highly integrated device.

【0050】[0050]

【課題を解決するための手段】前記目的を達成するため
の本発明に係る半導体素子の微細パターン形成方法は、
ウェーハを用意する工程と、このウェーハの上部表面を
酸化処理する工程と、酸化処理されたウェーハ上のフォ
トレジストを塗布する工程と、フォトレジストを露光及
び現像して感光膜パターンを形成する工程と、を含んで
構成されることをその特徴とする。
A method for forming a fine pattern of a semiconductor device according to the present invention for achieving the above object comprises:
A step of preparing a wafer, a step of oxidizing the upper surface of the wafer, a step of applying a photoresist on the oxidized wafer, a step of exposing and developing the photoresist to form a photosensitive film pattern, Its characteristic is that it is configured to include ,.

【0051】また、本発明の第1の態様に係る半導体素
子の微細パターン形成方法は、ウェーハを用意する工程
と、このウェーハの上部表面をプラズマ処理して酸化さ
せる工程と、酸化処理されたウェーハをプライム(prim
e)処理する工程と、プライム処理されたウェーハ上に
フォトレジストを塗布する工程と、フォトレジストを露
光及び現像して感光膜パターンを形成する工程と、を含
んで構成されることを特徴とする。
In addition, the method for forming a fine pattern of a semiconductor device according to the first aspect of the present invention includes a step of preparing a wafer, a step of plasma-treating an upper surface of the wafer to oxidize the wafer, and an oxidation-treated wafer. The prime (prim
e) a treatment step, a step of applying a photoresist on the prime-treated wafer, and a step of exposing and developing the photoresist to form a photosensitive film pattern. .

【0052】また、本発明の第2の態様に係る半導体素
子の微細パターン形成方法はウェーハを用意する工程
と、このウェーハの上部表面を強酸を用いて酸化させる
工程と、酸化処理されたウェーハをプライム(prime)
処理する工程と、プライム処理されたウェーハ上にフォ
トレジストを塗布する工程と、フォトレジストを露光及
び現像して感光膜パターンを形成する工程と、を含んで
構成されることを特徴とする。
The method for forming a fine pattern of a semiconductor device according to the second aspect of the present invention comprises the steps of preparing a wafer, oxidizing the upper surface of the wafer with a strong acid, and oxidizing the wafer. Prime
It is characterized by including a processing step, a step of applying a photoresist on a primed wafer, and a step of exposing and developing the photoresist to form a photoresist pattern.

【0053】[0053]

【発明の実施の形態】以下、本発明を添付の図面を参照
して詳細に説明する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will now be described in detail with reference to the accompanying drawings.

【0054】図4(a)乃至図4(d)は、本発明の第
1の実施形態に係る半導体素子の微細パターンの形成工
程図である。
4A to 4D are process diagrams of forming a fine pattern of a semiconductor device according to the first embodiment of the present invention.

【0055】先ず、図4(a)に示すように、ウェーハ
31を準備してアミンと反応しないようにウェーハ31
の上部表面を酸化させウェーハ31上に薄い酸化膜32
を形成する。
First, as shown in FIG. 4 (a), the wafer 31 is prepared so that it does not react with amine.
The upper surface of the wafer is oxidized to form a thin oxide film 32 on the wafer 31.
To form

【0056】このとき、酸化膜32は、約1000Å以
下の厚さに形成することが好ましい。
At this time, the oxide film 32 is preferably formed to a thickness of about 1000 Å or less.

【0057】また、ウェーハ31の酸化工程は、先ずウ
ェーハ31をプラズマ反応器(図示せず)に入れ、一定
圧力と一定電圧を印加して酸素を反応器内に注入し酸素
プラズマを発生させた状態で行う。
In the oxidation process of the wafer 31, first, the wafer 31 is put in a plasma reactor (not shown), oxygen is injected into the reactor by applying a constant pressure and a constant voltage, and oxygen plasma is generated. Do in the state.

【0058】さらに、酸素プラズマの発生は、純粋酸素
ガス、酸素とアルゴンの混合ガス、又は酸素と窒素の混
合ガスを選択的に用いて約10〜100mTorrの圧
力と、約10〜1000Wの電力と約10〜1000c
3 /minの供給流量の条件の下で実施する。
Further, the generation of oxygen plasma is performed by selectively using pure oxygen gas, a mixed gas of oxygen and argon, or a mixed gas of oxygen and nitrogen with a pressure of about 10 to 100 mTorr and an electric power of about 10 to 1000 W. About 10 to 1000c
It is performed under the condition of the supply flow rate of m 3 / min.

【0059】この際、ウェーハ31上部表面の酸化工程
は、後続工程で形成されるレジストパターンの下部側
が、アミンにより汚染されることを防止して従来のよう
なアンダーカットやフート現象が発生しないようにす
る。
At this time, in the oxidation process of the upper surface of the wafer 31, the lower side of the resist pattern formed in the subsequent process is prevented from being contaminated with amine so that the undercut or foot phenomenon as in the conventional case does not occur. To

【0060】一方、ウェーハ31の上部表面に酸化膜を
形成する方法には酸素プラズマを用いた方法の代りに、
ウェーハを反応チャンバ内に入れて一定圧力と一定温度
の条件の下で化学気相蒸着法(CVD;Chemical Vapor
Deposition)でウェーハの上部表面を酸化させる方法
を用いることができる。
On the other hand, instead of the method using oxygen plasma, the method for forming the oxide film on the upper surface of the wafer 31 is as follows.
A wafer is placed in a reaction chamber and subjected to chemical vapor deposition (CVD) under constant pressure and temperature conditions.
A method of oxidizing the upper surface of the wafer by Deposition) can be used.

【0061】この次に、ウェーハ31上に後続工程で形
成されるフォトレジストの接着が良くできるようにする
プライム(prime)工程を進める。
Next, a prime process for improving the adhesion of the photoresist formed on the wafer 31 in the subsequent process is performed.

【0062】次いで、図4(b)に示すように、ウェー
ハ31上部の酸化膜32にポジティブ フォトレジスト
33を塗布する。
Next, as shown in FIG. 4B, a positive photoresist 33 is applied to the oxide film 32 on the wafer 31.

【0063】この際、ポジティブ フォトレジスト33
の代りにネガティブ フォトレジストを用いることもで
きる。
At this time, the positive photoresist 33
Alternatively, a negative photoresist can be used.

【0064】この次に、図4(c)に示すように、露光
マスク34を介しポジティブ フォトレジスト33に光
35を調査して露光させる。
Next, as shown in FIG. 4C, light 35 is investigated and exposed to the positive photoresist 33 through the exposure mask 34.

【0065】次いで、図4(d)に示すように、露光さ
れたポジティブ フォトレジスト33を現像してウェー
ハ31上の酸化膜32上にレジスト パターン36を形
成する。
Next, as shown in FIG. 4D, the exposed positive photoresist 33 is developed to form a resist pattern 36 on the oxide film 32 on the wafer 31.

【0066】また、本発明によるアミンの汚染を防止す
るための第2の実施形態を図5(a)乃至図5(d)を
参照して説明すると、次の通りである。
A second embodiment for preventing amine contamination according to the present invention will be described below with reference to FIGS. 5 (a) to 5 (d).

【0067】図5(a)乃至図5(d)は、本発明の第
2実施形態に係る半導体素子の微細パターン形成工程図
である。
5A to 5D are process diagrams of forming a fine pattern of a semiconductor device according to the second embodiment of the present invention.

【0068】先ず、図5(a)に示すように、ウェーハ
41を準備してアミンと反応しないようにウェーハ41
の上部表面を酸化させウェーハ41上に薄い酸化膜42
を形成する。
First, as shown in FIG. 5A, the wafer 41 is prepared so that it does not react with amine.
The upper surface of the wafer is oxidized to form a thin oxide film 42 on the wafer 41.
To form

【0069】このとき、ウェーハ41の酸化工程は、強
酸を用いてウェーハ41の上部表面に汚染されているア
ミンを中和させて除去しウェーハ41の上部表面を酸化
させる。
At this time, in the step of oxidizing the wafer 41, the amine contaminated on the upper surface of the wafer 41 is neutralized and removed using a strong acid to oxidize the upper surface of the wafer 41.

【0070】また、上記の強酸としては、硫酸(Sulfur
ic)、燐酸(Phosphoric Acid)又は硝酸、塩酸等を選
択的に用いる。
As the above-mentioned strong acid, sulfuric acid (Sulfur
ic), phosphoric acid (Phosphoric Acid) or nitric acid, hydrochloric acid, etc. are selectively used.

【0071】次に、ウェーハ41上に後続工程で形成さ
れるフォトレジストの接着が良くできるようにするプラ
イム(prime)工程を進める。
Next, a prime process is performed to improve the adhesion of the photoresist formed on the wafer 41 in a subsequent process.

【0072】次いで、図5(b)に示すように、ウェー
ハ41上部の酸化膜42にネガティブ フォトレジスト
43を塗布する。
Next, as shown in FIG. 5B, a negative photoresist 43 is applied to the oxide film 42 on the wafer 41.

【0073】このとき、ネガティブ フォトレジスト4
3の代りにポジティブ フォトレジストを用いることも
できる。
At this time, the negative photoresist 4
Instead of 3, a positive photoresist can be used.

【0074】この次に、図5(c)に示すように、露光
マスク44を介しネガティブ フォトレジスト43に光
45を照射して露光させる。
Next, as shown in FIG. 5C, the negative photoresist 43 is irradiated with light 45 through the exposure mask 44 to be exposed.

【0075】次いで、図5(d)に示すように、露光さ
れたネガティブ フォトレジスト43を現像してウェー
ハ41上の酸化膜42上にレジスト パターン46を形
成する。
Next, as shown in FIG. 5D, the exposed negative photoresist 43 is developed to form a resist pattern 46 on the oxide film 42 on the wafer 41.

【0076】[0076]

【発明の効果】上述のように、本発明に係る半導体素子
の微細パターン形成方法においては次のような効果があ
る。
As described above, the method for forming a fine pattern of a semiconductor device according to the present invention has the following effects.

【0077】本発明に係る半導体素子の微細パターン形
成方法においては、パターン形成の際にウェーハの上部
表面を酸化処理してアミンの汚染を防止することによ
り、アミンの汚染によるレジスト パターンの下部での
フート又は、アンダーカット等の不良発生を防止するこ
とができる。
In the method for forming a fine pattern of a semiconductor device according to the present invention, the upper surface of the wafer is oxidized during pattern formation to prevent amine contamination, so that the lower surface of the resist pattern due to amine contamination is prevented. It is possible to prevent the occurrence of defects such as foot or undercut.

【0078】また、本発明に係る半導体素子の微細パタ
ーン形成方法においては、パターン形成の際にフートや
アンダーカット現象が発生せず正確なパターン形成が可
能なので、レジスト パターンの線幅調節が容易であ
る。
Further, in the method for forming a fine pattern of a semiconductor device according to the present invention, since a foot or an undercut phenomenon does not occur during pattern formation, an accurate pattern can be formed, so that the line width of a resist pattern can be easily adjusted. is there.

【0079】そして、本発明に係る半導体素子の微細パ
ターン形成方法においては、上述のようにレジスト パ
ターンの線幅調節が容易なので半導体素子の製造収率を
増加させることができる。
In the method for forming a fine pattern of a semiconductor device according to the present invention, since the line width of the resist pattern can be easily adjusted as described above, the manufacturing yield of the semiconductor device can be increased.

【0080】従って、本発明に係る半導体素子の微細パ
ターン形成方法は、微細パターンを必要とする高集積素
子の製造に適切である。
Therefore, the method for forming a fine pattern of a semiconductor device according to the present invention is suitable for manufacturing a highly integrated device requiring a fine pattern.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a)は、従来の一般的な2成分系ポジテ
ィブ化学増幅型レジストに対する光反応状態図であり、
図1(b)は、従来の一般的な3成分系ネガティブ化学
増幅型レジストに対する光反応状態図である。
FIG. 1 (a) is a photoreaction state diagram for a conventional general two-component positive chemically amplified resist,
FIG. 1B is a photoreaction state diagram for a conventional general three-component system negative chemically amplified resist.

【図2】図2(a)乃至(c)は、従来の第1実施形態
に係るポジティブ レジストを用いた従来の半導体素子
の微細パターン形成図である。
FIGS. 2A to 2C are fine pattern formation diagrams of a conventional semiconductor device using the positive resist according to the first conventional embodiment.

【図3】図3(a)乃至(c)は、従来の第2実施形態
に係るネガティブ レジストを用いた半導体素子の微細
パターン形成図である。
FIGS. 3A to 3C are fine pattern formation diagrams of a semiconductor device using a negative resist according to a conventional second embodiment.

【図4】図4(a)乃至(d)は、本発明の第1実施形
態に係る半導体素子の微細パターン形成図である。
4A to 4D are fine pattern formation diagrams of the semiconductor device according to the first embodiment of the present invention.

【図5】図5(a)乃至(d)は、本発明の第2実施形
態に係る半導体素子の微細パターン形成図である。
FIGS. 5A to 5D are fine pattern formation diagrams of a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

31…ウェーハ、32…酸化膜、33…フォトレジス
ト、34…露光マスク、35…光、36…レジスト パ
ターン。
31 ... Wafer, 32 ... Oxide film, 33 ... Photoresist, 34 ... Exposure mask, 35 ... Light, 36 ... Resist pattern.

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 ウェーハを用意する工程と、 前記ウェーハの上部表面を酸化処理する工程と、 酸化処理された前記ウェーハ上にフォトレジストを塗布
する工程と、 前記フォトレジストを露光及び現像し、フォトレジスト
パターンを形成する工程と、を含んで構成されること
を特徴とするる半導体素子の微細パターン形成方法。
1. A step of preparing a wafer, a step of oxidizing an upper surface of the wafer, a step of applying a photoresist on the oxidized wafer, a step of exposing and developing the photoresist, A method for forming a fine pattern of a semiconductor device, comprising the step of forming a resist pattern.
【請求項2】 前記酸化処理工程は、酸素プラズマ処理
により実施することを特徴とする請求項1記載の半導体
素子の微細パターン形成方法。
2. The method for forming a fine pattern of a semiconductor device according to claim 1, wherein the oxidation treatment step is performed by oxygen plasma treatment.
【請求項3】 前記酸素プラズマ処理は、ウェーハをプ
ラズマ反応器内に入れ反応器内に生じた酸素プラズマに
より、前記ウェーハの上部表面を酸化処理することを特
徴とする請求項2記載の半導体素子の微細パターン形成
方法。
3. The semiconductor device according to claim 2, wherein in the oxygen plasma treatment, a wafer is placed in a plasma reactor and the upper surface of the wafer is oxidized by oxygen plasma generated in the reactor. Fine pattern forming method.
【請求項4】 前記プラズマ発生は約10〜100mT
orrの反応器内のガス圧力と、約10〜100Wの電
力及び、約10〜1000cm3 /minの供給流量の
条件の下で発生することを特徴とする請求項3記載の半
導体素子の微細パターン形成方法。
4. The plasma generation is about 10-100 mT
The fine pattern of a semiconductor device according to claim 3, wherein the fine pattern is generated under the conditions of gas pressure in the reactor of orr, electric power of about 10 to 100 W, and supply flow rate of about 10 to 1000 cm 3 / min. Forming method.
【請求項5】 前記プラズマ発生の際のガスは、純粋酸
素ガスを含むことを特徴とする請求項4記載の半導体素
子の微細パターン形成方法。
5. The method for forming a fine pattern of a semiconductor device according to claim 4, wherein the gas at the time of generating the plasma contains pure oxygen gas.
【請求項6】 前記プラズマ発生の際のガスは、酸素ガ
スとアルゴンの混合ガスを含むことを特徴とする請求項
4記載の半導体素子の微細パターン形成方法。
6. The method for forming a fine pattern of a semiconductor device according to claim 4, wherein the gas at the time of plasma generation includes a mixed gas of oxygen gas and argon.
【請求項7】 前記プラズマ発生の際のガスは、酸素ガ
スと窒素の混合ガスを含むことを特徴とする請求項4記
載の半導体素子の微細パターン形成方法。
7. The method for forming a fine pattern of a semiconductor device according to claim 4, wherein the gas at the time of plasma generation contains a mixed gas of oxygen gas and nitrogen.
【請求項8】 前記酸化処理工程は、化学気相蒸着法
(CVD)により成ることを特徴とする請求項1記載の
半導体素子の微細パターン形成方法。
8. The method for forming a fine pattern of a semiconductor device according to claim 1, wherein the oxidation treatment step is performed by a chemical vapor deposition method (CVD).
【請求項9】 前記酸化処理工程は、強酸を用いて実施
することを特徴とする請求項1記載の半導体素子の微細
パターン形成方法。
9. The method for forming a fine pattern of a semiconductor device according to claim 1, wherein the oxidation treatment step is performed using a strong acid.
【請求項10】 前記強酸は硫酸、燐酸、硝酸、塩酸を
含むことを特徴とする請求項9記載の半導体素子の微細
パターン形成方法。
10. The method of claim 9, wherein the strong acid includes sulfuric acid, phosphoric acid, nitric acid and hydrochloric acid.
【請求項11】 前記酸化処理する層の厚さは、約10
00Å以下に形成することを特徴とする請求項1記載の
半導体素子の微細パターン形成方法。
11. The thickness of the layer to be oxidized is about 10.
The method for forming a fine pattern of a semiconductor device according to claim 1, wherein the fine pattern is formed to a thickness of 00Å or less.
【請求項12】 前記フォトレジストを塗布する前に、
前記ウェーハの上部表面をプライム処理する工程をさら
に含むことを特徴とする請求項1記載の半導体素子の微
細パターン形成方法。
12. Prior to applying the photoresist,
The method of claim 1, further comprising priming the upper surface of the wafer.
【請求項13】 ウェーハを用意する工程と、 前記ウェーハの上部表面をプラズマ処理して酸化させる
工程と、 酸化処理された前記ウェーハをプライム処理する工程
と、 前記プライム処理された前記ウェーハ上にフォトレジス
トを塗布する工程と、 前記フォトレジストを露光及び現像し、フォトレジスト
パターンを形成する工程と、を含んで構成されること
を特徴とするる半導体素子の微細パターン形成方法。
13. A step of preparing a wafer, a step of plasma-treating an upper surface of the wafer to oxidize, a step of priming the oxidized wafer, a photo-process on the primed wafer. A method of forming a fine pattern of a semiconductor device, comprising: a step of applying a resist; and a step of exposing and developing the photoresist to form a photoresist pattern.
【請求項14】 前記酸素プラズマ処理は、ウェーハを
プラズマ反応器内に入れ反応器内に生じた酸素プラズマ
により、前記ウェーハの上部表面を酸化処理することを
特徴とする請求項13記載の半導体素子の微細パターン
形成方法。
14. The semiconductor device according to claim 13, wherein in the oxygen plasma treatment, a wafer is placed in a plasma reactor and the upper surface of the wafer is oxidized by oxygen plasma generated in the reactor. Fine pattern forming method.
【請求項15】 前記プラズマ発生は約10〜100m
Torrの反応器内のガス圧力と、約10〜100Wの
電力及び、約10〜1000cm3 /minの供給流量
の条件の下で発生することを特徴とする請求項14記載
の半導体素子の微細パターン形成方法。
15. The plasma generation is about 10-100 m
15. The fine pattern of a semiconductor device according to claim 14, which is generated under the conditions of gas pressure in the reactor of Torr, power of about 10 to 100 W, and supply flow rate of about 10 to 1000 cm 3 / min. Forming method.
【請求項16】 前記プラズマ発生の際のガスは、純粋
酸素ガスを用いることを特徴とする請求項15記載の半
導体素子の微細パターン形成方法。
16. The method for forming a fine pattern of a semiconductor device according to claim 15, wherein pure oxygen gas is used as the gas for generating the plasma.
【請求項17】 前記プラズマ発生の際のガスは、酸素
ガスとアルゴンの混合ガスを用いることを特徴とする請
求項15記載の半導体素子の微細パターン形成方法。
17. The method for forming a fine pattern of a semiconductor device according to claim 15, wherein a gas for generating the plasma is a mixed gas of oxygen gas and argon.
【請求項18】 前記プラズマ発生の際のガスは、酸素
ガスと窒素の混合ガスを用いることを特徴とする請求項
15記載の半導体素子の微細パターン形成方法。
18. The method for forming a fine pattern of a semiconductor device according to claim 15, wherein a gas for generating the plasma is a mixed gas of oxygen gas and nitrogen.
【請求項19】 ウェーハを用意する工程と、 前記ウェーハの上部表面を強酸を用いて酸化させる工程
と、 酸化処理された前記ウェーハをプライム処理する工程
と、 前記プライム処理された前記ウェーハ上にフォトレジス
トを塗布する工程と、 前記フォトレジストを露光及び現像し、フォトレジスト
パターンを形成する工程と、を含んで構成されること
を特徴とする半導体素子の微細パターン形成方法。
19. A step of preparing a wafer, a step of oxidizing the upper surface of the wafer with a strong acid, a step of priming the oxidized wafer, a photo process on the primed wafer. A method for forming a fine pattern of a semiconductor device, comprising: a step of applying a resist; and a step of exposing and developing the photoresist to form a photoresist pattern.
【請求項20】 前記強酸は硫酸、燐酸、硝酸、塩酸を
含むことを特徴とする請求項19記載の半導体素子の微
細パターン形成方法。
20. The method of claim 19, wherein the strong acid includes sulfuric acid, phosphoric acid, nitric acid and hydrochloric acid.
JP8166339A 1995-06-26 1996-06-26 Formation of microminiature pattern in semiconductor device Pending JPH09120942A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950017482A KR0172237B1 (en) 1995-06-26 1995-06-26 Method of manufacturing micropattern of semiconductor device
KR95-17482 1995-07-15

Publications (1)

Publication Number Publication Date
JPH09120942A true JPH09120942A (en) 1997-05-06

Family

ID=19418327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8166339A Pending JPH09120942A (en) 1995-06-26 1996-06-26 Formation of microminiature pattern in semiconductor device

Country Status (6)

Country Link
JP (1) JPH09120942A (en)
KR (1) KR0172237B1 (en)
CN (1) CN1080929C (en)
DE (1) DE19625595B4 (en)
GB (1) GB2302759B (en)
TW (1) TW384514B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107676A (en) * 2001-09-28 2003-04-09 Hoya Corp Mask blank, its manufacturing method and manufacturing method for mask

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656643B2 (en) 2001-02-20 2003-12-02 Chartered Semiconductor Manufacturing Ltd. Method of extreme ultraviolet mask engineering
US6582861B2 (en) 2001-03-16 2003-06-24 Applied Materials, Inc. Method of reshaping a patterned organic photoresist surface
KR100704838B1 (en) * 2001-06-14 2007-04-09 삼성광주전자 주식회사 Brush and brush manufacturing method for a motor
KR100391001B1 (en) * 2001-06-28 2003-07-12 주식회사 하이닉스반도체 Method for forming a metal line
KR20030043724A (en) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 Method of manufacturing semiconductor device
KR100437614B1 (en) * 2001-12-22 2004-06-30 주식회사 하이닉스반도체 Method for forming metal interconnection line of semiconductor device
US20100081065A1 (en) * 2008-10-01 2010-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask and method of fabricating a photomask
CN104124205B (en) * 2014-07-18 2018-03-16 华进半导体封装先导技术研发中心有限公司 A kind of preparation method of RDL wiring layers
CN105789475A (en) * 2014-12-24 2016-07-20 固安翌光科技有限公司 Organic light-emitting device and preparation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141230A (en) * 1983-02-02 1984-08-13 Mitsubishi Electric Corp Formation of pattern
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
EP0282201B1 (en) * 1987-03-09 1994-06-15 Matsushita Electric Industrial Co., Ltd. Pattern forming method
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
GB2245420A (en) * 1990-06-20 1992-01-02 Philips Electronic Associated A method of manufacturing a semiconductor device
DE69126586T2 (en) * 1990-08-30 1997-11-27 At & T Corp Device manufacturing method
JP2913936B2 (en) * 1991-10-08 1999-06-28 日本電気株式会社 Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107676A (en) * 2001-09-28 2003-04-09 Hoya Corp Mask blank, its manufacturing method and manufacturing method for mask

Also Published As

Publication number Publication date
DE19625595A1 (en) 1997-01-02
CN1147147A (en) 1997-04-09
GB2302759A (en) 1997-01-29
CN1080929C (en) 2002-03-13
TW384514B (en) 2000-03-11
KR0172237B1 (en) 1999-03-30
GB9613344D0 (en) 1996-08-28
KR970003413A (en) 1997-01-28
GB2302759B (en) 2000-07-19
DE19625595B4 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US4808511A (en) Vapor phase photoresist silylation process
JP2919004B2 (en) Pattern formation method
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
US4904338A (en) Carbon enhanced vapor etching
JPH09120942A (en) Formation of microminiature pattern in semiconductor device
KR20050010821A (en) Sensitized chemically amplified photoresist for use in photomask fabrication and semiconductor processing
JP2003209046A (en) Resist pattern forming method and semiconductor device manufacturing method
JPH10242117A (en) Manufacture of semiconductor device
US5322764A (en) Method for forming a patterned resist
JPH10150027A (en) Formation of minute resist pattern of semiconductor device
KR100320898B1 (en) Method of forming photoresist pattern
US5866302A (en) Pattern formation method
JP3250240B2 (en) Method for manufacturing semiconductor device
JP3462485B2 (en) Method of forming fine resist pattern
JPH08236506A (en) Manufacture of semiconductor device
JPH10186672A (en) Production of semiconductor device
JPH0943855A (en) Formation of resist pattern
KR19990045457A (en) Chemically processed photoresist to withstand ion bombardment
JP2005114973A (en) Method for forming fine resist pattern
JP3802900B2 (en) Resist pattern forming method and semiconductor device manufacturing method
JP2001237229A (en) Substrate treatment method, substrate treatment equipment and device manufacturing method
KR100189801B1 (en) Method for applying photoresist
JP3195941B2 (en) Method of forming hole pattern
JPH09232288A (en) Manufacture of semiconductor device, and resist material
JPS6354726A (en) Method of etching resist film