JPH09117151A - インバータ制御方法およびインバータ制御装置 - Google Patents
インバータ制御方法およびインバータ制御装置Info
- Publication number
- JPH09117151A JPH09117151A JP7267495A JP26749595A JPH09117151A JP H09117151 A JPH09117151 A JP H09117151A JP 7267495 A JP7267495 A JP 7267495A JP 26749595 A JP26749595 A JP 26749595A JP H09117151 A JPH09117151 A JP H09117151A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- waveform pattern
- error
- drive waveform
- cycle period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/4807—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode having a high frequency intermediate AC stage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【課題】周期的な出力が要求されるインバータ出力のフ
ィードバック制御において、高周波の発振を抑制する。 【解決手段】今回の所定周期期間におけるインバータ出
力波形ＩOと該所定周期期間に同期して発生させた希望
する周期波形ＩCとの間の誤差波形パターンｅを形成し
たうえで、該誤差波形パターンｅを、その位相を前回の
所定周期期間におけるインバータ駆動波形パターンｐに
対して所定期間相対的に進相させたうえで、前回の所定
周期期間におけるインバータ駆動波形パターンｐに加算
して該インバータ駆動波形パターンを更新する。
ィードバック制御において、高周波の発振を抑制する。 【解決手段】今回の所定周期期間におけるインバータ出
力波形ＩOと該所定周期期間に同期して発生させた希望
する周期波形ＩCとの間の誤差波形パターンｅを形成し
たうえで、該誤差波形パターンｅを、その位相を前回の
所定周期期間におけるインバータ駆動波形パターンｐに
対して所定期間相対的に進相させたうえで、前回の所定
周期期間におけるインバータ駆動波形パターンｐに加算
して該インバータ駆動波形パターンを更新する。
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換器等に用
いられるインバータ装置をはじめとした出力波形をフィ
ードバック制御するインバータ制御方法およびインバー
タ制御装置に関する。
いられるインバータ装置をはじめとした出力波形をフィ
ードバック制御するインバータ制御方法およびインバー
タ制御装置に関する。
【０００２】
【従来の技術】従来から、インバータ制御装置として、
図６に示すものがある。このインバータ制御装置５０
は、直流電源５１を入力として交流の負荷５２を駆動す
るインバータ主回路５３の制御を行うものであって、デ
ィジタル・シグナル・プロセッサ（ＤＳＰ）５４を使用
してインバータ主回路５３の出力電流を瞬時値制御して
いる。
図６に示すものがある。このインバータ制御装置５０
は、直流電源５１を入力として交流の負荷５２を駆動す
るインバータ主回路５３の制御を行うものであって、デ
ィジタル・シグナル・プロセッサ（ＤＳＰ）５４を使用
してインバータ主回路５３の出力電流を瞬時値制御して
いる。
【０００３】以下、インバータ制御装置５０による制御
方法を説明する。すなわち、インバータ主回路５３の出
力電流を電流検出器５５で検出したうえで、その出力電
流をＡ／Ｄ変換器５６によって所定のサンプリング周波
数でＡ／Ｄ変換する。そして、Ａ／Ｄ変換した出力電流
信号ＩOを基準電流信号ＩCと共にＤＳＰ５４に入力す
る。ＤＳＰ５４は誤差増幅部５７とＰＷＭ演算部５８と
を備えており、ＤＳＰ５４に入力された出力電力信号Ｉ
Oと基準電流信号ＩCとを基にして、誤差増幅部５が誤差
増幅信号Ｅ＝α（ＩC―ＩO）を計算する。ＰＷＭ演算部
５８ではこの誤差増幅信号Ｅに基づいて、インバータ主
回路５３を構成するスイッチング素子（図示省略）のゲ
ートオン時間Ｔonを算出する。ＤＳＰ５４は算出したゲ
ートオン時間Ｔonをタイマ・カウンタ回路５９に出力す
る。タイマ・カウント回路５９では、入力されたゲート
オン時間Ｔonを基にして各スイッチング素子のゲート駆
動信号Ｇを作成して、ゲート駆動回路６０に出力する。
ゲート駆動回路６０では入力されたゲート駆動信号Ｇを
基にしてインバータ主回路５３のスイッチングを行う。
方法を説明する。すなわち、インバータ主回路５３の出
力電流を電流検出器５５で検出したうえで、その出力電
流をＡ／Ｄ変換器５６によって所定のサンプリング周波
数でＡ／Ｄ変換する。そして、Ａ／Ｄ変換した出力電流
信号ＩOを基準電流信号ＩCと共にＤＳＰ５４に入力す
る。ＤＳＰ５４は誤差増幅部５７とＰＷＭ演算部５８と
を備えており、ＤＳＰ５４に入力された出力電力信号Ｉ
Oと基準電流信号ＩCとを基にして、誤差増幅部５が誤差
増幅信号Ｅ＝α（ＩC―ＩO）を計算する。ＰＷＭ演算部
５８ではこの誤差増幅信号Ｅに基づいて、インバータ主
回路５３を構成するスイッチング素子（図示省略）のゲ
ートオン時間Ｔonを算出する。ＤＳＰ５４は算出したゲ
ートオン時間Ｔonをタイマ・カウンタ回路５９に出力す
る。タイマ・カウント回路５９では、入力されたゲート
オン時間Ｔonを基にして各スイッチング素子のゲート駆
動信号Ｇを作成して、ゲート駆動回路６０に出力する。
ゲート駆動回路６０では入力されたゲート駆動信号Ｇを
基にしてインバータ主回路５３のスイッチングを行う。
【０００４】なお、・出力電流信号ＩOおよび基準電流
信号ＩCの入力タイミング、・誤差増幅信号Ｅの計算、
・ゲートオン時間Ｔonの計算および出力のタイミングは
所定のサンプリング周期で連続的に実行されるようにな
っている。また、出力電流の高周波発振を抑制するため
に、誤差増幅部５７の出力側に低域通過フィルタ６１を
設け、この低域通過フィルタ６１によって誤差増幅信号
Ｅのろ波を行い、ろ波後の出力Ｆを用いてＰＷＭ演算を
実行する方法もある。
信号ＩCの入力タイミング、・誤差増幅信号Ｅの計算、
・ゲートオン時間Ｔonの計算および出力のタイミングは
所定のサンプリング周期で連続的に実行されるようにな
っている。また、出力電流の高周波発振を抑制するため
に、誤差増幅部５７の出力側に低域通過フィルタ６１を
設け、この低域通過フィルタ６１によって誤差増幅信号
Ｅのろ波を行い、ろ波後の出力Ｆを用いてＰＷＭ演算を
実行する方法もある。
【０００５】
【発明が解決しようとする課題】ところで、インバータ
制御においては、信号経路中で発生する遅延が高周波域
での発振の原因となるので、インバータ出力を安定的に
制御するためには、遅延制御が重要となる。しかしなが
ら、瞬時値制御を行う従来のインバータ制御装置５０で
は、インバータ主回路５３内に含まれる低域通過フィル
タ、インバータ出力から電流を検出する電流検出器５
５、およびＤＳＰ５４内で演算時間計算を行うフィード
バックループ内において遅延が発生することは構造上、
避けられなかった。
制御においては、信号経路中で発生する遅延が高周波域
での発振の原因となるので、インバータ出力を安定的に
制御するためには、遅延制御が重要となる。しかしなが
ら、瞬時値制御を行う従来のインバータ制御装置５０で
は、インバータ主回路５３内に含まれる低域通過フィル
タ、インバータ出力から電流を検出する電流検出器５
５、およびＤＳＰ５４内で演算時間計算を行うフィード
バックループ内において遅延が発生することは構造上、
避けられなかった。
【０００６】そのため、従来では、遅延の影響が特に大
きく現れる高周波域での遅延の影響を低減するために低
域通過フィルタを設けて高周波域のフィードバックゲイ
ンを下げる等の対策がなされていた。しかしながら、こ
のような対策を施しても、低域通過フィルタ自体に遅延
が含まれるため、対策手段として設けた低域通過フィル
タによって新たな遅延を生じさせてしまうことになるの
で、高周波の発振現象を確実に抑制できるとは限らなか
った。
きく現れる高周波域での遅延の影響を低減するために低
域通過フィルタを設けて高周波域のフィードバックゲイ
ンを下げる等の対策がなされていた。しかしながら、こ
のような対策を施しても、低域通過フィルタ自体に遅延
が含まれるため、対策手段として設けた低域通過フィル
タによって新たな遅延を生じさせてしまうことになるの
で、高周波の発振現象を確実に抑制できるとは限らなか
った。
【０００７】また、低域通過フィルタを用いて高周波域
のフィードバックゲインを効率よく下げるためには、一
般に、・カットオフ周波数を低くする、・減衰量を大き
くする、という手段が講じられるが、このような手段を
講じると、やはり、低域通過フィルタの遅延を大きくし
てしまうため、簡単にフィードバックゲインを下げるこ
とができなかった。
のフィードバックゲインを効率よく下げるためには、一
般に、・カットオフ周波数を低くする、・減衰量を大き
くする、という手段が講じられるが、このような手段を
講じると、やはり、低域通過フィルタの遅延を大きくし
てしまうため、簡単にフィードバックゲインを下げるこ
とができなかった。
【０００８】本発明は上述のような問題点に鑑み、周期
的な出力が要求されるインバータ出力のフィードバック
制御において、高周波域での発振の原因となる遅延を抑
制して安定したインバータの制御を行えるようにするこ
とを課題としている。
的な出力が要求されるインバータ出力のフィードバック
制御において、高周波域での発振の原因となる遅延を抑
制して安定したインバータの制御を行えるようにするこ
とを課題としている。
【０００９】
【課題を解決するための手段】本発明は上述した課題を
達成するために、次のように構成した。
達成するために、次のように構成した。
【００１０】請求項１では、インバータ駆動波形パター
ンに基づいて繰り返し出力される周期的なインバータ出
力波形を希望する周期波形に調整するインバータ制御方
法であって、今回の所定周期期間における前記インバー
タ出力波形と該所定周期期間に同期して発生させた前記
希望する周期波形との間の誤差波形パターンを形成した
うえで、該誤差波形パターンを前回の所定周期期間にお
ける前記インバータ駆動波形パターンに加算して該イン
バータ駆動波形パターンを更新することに特徴を有して
いる。
ンに基づいて繰り返し出力される周期的なインバータ出
力波形を希望する周期波形に調整するインバータ制御方
法であって、今回の所定周期期間における前記インバー
タ出力波形と該所定周期期間に同期して発生させた前記
希望する周期波形との間の誤差波形パターンを形成した
うえで、該誤差波形パターンを前回の所定周期期間にお
ける前記インバータ駆動波形パターンに加算して該イン
バータ駆動波形パターンを更新することに特徴を有して
いる。
【００１１】請求項２では、請求項１に記載のインバー
タ制御方法において、前記誤差波形パターンの位相を前
回の所定周期期間におけるインバータ駆動波形パターン
に対して所定期間、相対的に進相させたうえで、前回の
所定周期期間におけるインバータ駆動波形パターンに加
算することに特徴を有している。
タ制御方法において、前記誤差波形パターンの位相を前
回の所定周期期間におけるインバータ駆動波形パターン
に対して所定期間、相対的に進相させたうえで、前回の
所定周期期間におけるインバータ駆動波形パターンに加
算することに特徴を有している。
【００１２】請求項３では、請求項１または請求項２の
インバータ制御方法において、前回の所定周期期間にお
けるインバータ駆動波形パターンに対して高域ろ波を行
ったうえで、該高域ろ波後のインバータ駆動波形パター
ンに、前記誤差波形パターンを加算することに特徴を有
している。
インバータ制御方法において、前回の所定周期期間にお
けるインバータ駆動波形パターンに対して高域ろ波を行
ったうえで、該高域ろ波後のインバータ駆動波形パター
ンに、前記誤差波形パターンを加算することに特徴を有
している。
【００１３】請求項４では、請求項１ないし請求項３の
いずれかに記載のインバータ制御方法において、前記誤
差波形パターンに所定係数（０＜所定係数≦１）を乗算
したうえで、前回の所定周期期間におけるインバータ駆
動波形パターンに加算することに特徴を有している。
いずれかに記載のインバータ制御方法において、前記誤
差波形パターンに所定係数（０＜所定係数≦１）を乗算
したうえで、前回の所定周期期間におけるインバータ駆
動波形パターンに加算することに特徴を有している。
【００１４】請求項５では、請求項４記載のインバータ
制御方法において、前記誤差波形パターンの振幅に比例
して前記所定係数を変動させることに特徴を有してい
る。
制御方法において、前記誤差波形パターンの振幅に比例
して前記所定係数を変動させることに特徴を有してい
る。
【００１５】請求項６では、インバータ駆動波形パター
ンに基づいて繰り返し出力される周期的なインバータ出
力波形を希望する周期波形に調整するインバータ制御装
置であって、前回の所定周期期間におけるインバータ駆
動波形パターンを記憶する記憶手段と、今回の所定周期
期間におけるインバータ出力波形と該所定周期期間に同
期して発生させた前記希望する周期波形との間の誤差波
形パターンを形成する誤差波形パターン形成手段と、前
記誤差波形パターン形成手段が形成した誤差波形パター
ンを、前記記憶手段が記憶している前回の所定周期期間
におけるインバータ駆動波形パターンに加算して該イン
バータ駆動波形パターンを更新する更新手段とを有する
ことに特徴を有している。
ンに基づいて繰り返し出力される周期的なインバータ出
力波形を希望する周期波形に調整するインバータ制御装
置であって、前回の所定周期期間におけるインバータ駆
動波形パターンを記憶する記憶手段と、今回の所定周期
期間におけるインバータ出力波形と該所定周期期間に同
期して発生させた前記希望する周期波形との間の誤差波
形パターンを形成する誤差波形パターン形成手段と、前
記誤差波形パターン形成手段が形成した誤差波形パター
ンを、前記記憶手段が記憶している前回の所定周期期間
におけるインバータ駆動波形パターンに加算して該イン
バータ駆動波形パターンを更新する更新手段とを有する
ことに特徴を有している。
【００１６】請求項７では、請求項６記載のインバータ
制御装置において、前記更新手段は、前記誤差波形パタ
ーンの位相を前回の所定周期期間におけるインバータ駆
動波形パターンに対して所定期間、相対的に進相させた
うえで、前回の所定周期期間におけるインバータ駆動波
形パターンに加算するものであることに特徴を有してい
る。
制御装置において、前記更新手段は、前記誤差波形パタ
ーンの位相を前回の所定周期期間におけるインバータ駆
動波形パターンに対して所定期間、相対的に進相させた
うえで、前回の所定周期期間におけるインバータ駆動波
形パターンに加算するものであることに特徴を有してい
る。
【００１７】請求項８では、請求項７記載のインバータ
制御装置において、前記誤差波形パターンの進相具合を
調整する調整手段をさらに備えていることに特徴を有し
ている。
制御装置において、前記誤差波形パターンの進相具合を
調整する調整手段をさらに備えていることに特徴を有し
ている。
【００１８】請求項９では、請求項６ないしは請求項８
のいずれかに記載のインバータ制御装置において、前回
の所定周期期間におけるインバータ駆動波形パターンに
対して高域ろ波を行う高域ろ波手段をさらに備えている
ことに特徴を有している。
のいずれかに記載のインバータ制御装置において、前回
の所定周期期間におけるインバータ駆動波形パターンに
対して高域ろ波を行う高域ろ波手段をさらに備えている
ことに特徴を有している。
【００１９】請求項１０では、請求項６ないし請求項９
のいずれかに記載のインバータ制御装置において、前記
更新手段は、前記誤差波形パターンに所定係数（０＜所
定係数≦１）を乗算したうえで、前回の所定周期期間に
おけるインバータ駆動波形パターンに加算するものであ
ることに特徴を有している。
のいずれかに記載のインバータ制御装置において、前記
更新手段は、前記誤差波形パターンに所定係数（０＜所
定係数≦１）を乗算したうえで、前回の所定周期期間に
おけるインバータ駆動波形パターンに加算するものであ
ることに特徴を有している。
【００２０】請求項１１では、請求項１０に記載のイン
バータ制御装置において、前記更新手段は、前記誤差波
形パターンの振幅に比例して前記所定係数を変動させる
ものであることに特徴を有している。
バータ制御装置において、前記更新手段は、前記誤差波
形パターンの振幅に比例して前記所定係数を変動させる
ものであることに特徴を有している。
【００２１】
【実施の形態】図１は本発明のインバータ制御装置を組
み込んだ系統連系型のインバータ装置１の全体構成を示
す図である。このインバータ装置１は太陽電池２から出
力された直流電力を商用電力系統３と同―の位相および
周波数（５０／６０Ｈｚ）をもつ交流電力に変換したの
ち商用電力系統３に供給するものである。
み込んだ系統連系型のインバータ装置１の全体構成を示
す図である。このインバータ装置１は太陽電池２から出
力された直流電力を商用電力系統３と同―の位相および
周波数（５０／６０Ｈｚ）をもつ交流電力に変換したの
ち商用電力系統３に供給するものである。
【００２２】インバータ装置１は、コンデンサ４と、高
周波インバータブリッジ５と、高周波トランス６と、ダ
イオードブリッジ７と、フィルタ回路１０と、低周波イ
ンバータブリッジ１１と、連係リレー１２と、ＡＣフィ
ルタ１３と、インバータ出力電流検出器１４と、系統電
圧検出器１５と、Ａ／Ｄ変換器１６と、インバータ制御
装置１７とを備えている。
周波インバータブリッジ５と、高周波トランス６と、ダ
イオードブリッジ７と、フィルタ回路１０と、低周波イ
ンバータブリッジ１１と、連係リレー１２と、ＡＣフィ
ルタ１３と、インバータ出力電流検出器１４と、系統電
圧検出器１５と、Ａ／Ｄ変換器１６と、インバータ制御
装置１７とを備えている。
【００２３】コンデンサ４は、太陽電池２から入力され
る直流電流の変動を抑制している。高周波インバータブ
リッジ５は、インバータ装置１に入力される直流電力を
高周波交流（十〜数百ＫＨｚ）に変換している。高周波
トランス６は、太陽電池２（一次側）と商用電力系統３
（二次側）とを絶縁している。ダイオードブリッジ７
は、高周波トランス６によって絶縁された高周波交流を
整流している。フィルタ回路１０は、ＤＣリアクトル８
およびコンデンサ９で構成されており、ダイオードブリ
ッジ７が整流した整流波形中に含まれる高周波成分を除
去して平滑化している。低周波インバータブリッジ１１
は、フィルタ回路１０の直流出力を低周波（５０／６０
〜数百Ｈｚ）で折返し制御を行って低周波の交流を作成
している。連系リレー１２は、インバータ出力、すなわ
ち低周波インバータブリッジ１１で作成された低周波交
流と商用電力系統３との連系および切り離しを行ってい
る。ＡＣフィルタ１３は、インバータ出力の高周波成分
を除去している。出力電流検出器１４は、インバータ出
力の電流値を検出している。系統電圧検出器１５は、イ
ンバータ出力および商用電力系統３の系統電圧を検出し
ている。Ａ／Ｄ変換器１６は、出力電流検出器１５が検
出した電流値をＡ／Ｄ変換している。インバータ制御装
置１７は、高周波インバータブリッジ５および低周波イ
ンバータブリッジ１１を制御している。
る直流電流の変動を抑制している。高周波インバータブ
リッジ５は、インバータ装置１に入力される直流電力を
高周波交流（十〜数百ＫＨｚ）に変換している。高周波
トランス６は、太陽電池２（一次側）と商用電力系統３
（二次側）とを絶縁している。ダイオードブリッジ７
は、高周波トランス６によって絶縁された高周波交流を
整流している。フィルタ回路１０は、ＤＣリアクトル８
およびコンデンサ９で構成されており、ダイオードブリ
ッジ７が整流した整流波形中に含まれる高周波成分を除
去して平滑化している。低周波インバータブリッジ１１
は、フィルタ回路１０の直流出力を低周波（５０／６０
〜数百Ｈｚ）で折返し制御を行って低周波の交流を作成
している。連系リレー１２は、インバータ出力、すなわ
ち低周波インバータブリッジ１１で作成された低周波交
流と商用電力系統３との連系および切り離しを行ってい
る。ＡＣフィルタ１３は、インバータ出力の高周波成分
を除去している。出力電流検出器１４は、インバータ出
力の電流値を検出している。系統電圧検出器１５は、イ
ンバータ出力および商用電力系統３の系統電圧を検出し
ている。Ａ／Ｄ変換器１６は、出力電流検出器１５が検
出した電流値をＡ／Ｄ変換している。インバータ制御装
置１７は、高周波インバータブリッジ５および低周波イ
ンバータブリッジ１１を制御している。
【００２４】インバータ制御装置１７は、インバータ出
力波形を所定周期期間（所定周期としは、１／４周期，
１／２周期，１周期、およびｎ周期（ｎ：自然数）を用
いることができる）毎に取り出すとともに、今回取り出
した所定周期期間におけるインバータ出力波形と希望す
る周期波形との間の誤差データを作成したうえで、この
誤差データを前回の所定周期期間におけるインバータ駆
動波形にフイードバックしてインバータ出力を制御して
おり、そのために次のような構成を備えている。
力波形を所定周期期間（所定周期としは、１／４周期，
１／２周期，１周期、およびｎ周期（ｎ：自然数）を用
いることができる）毎に取り出すとともに、今回取り出
した所定周期期間におけるインバータ出力波形と希望す
る周期波形との間の誤差データを作成したうえで、この
誤差データを前回の所定周期期間におけるインバータ駆
動波形にフイードバックしてインバータ出力を制御して
おり、そのために次のような構成を備えている。
【００２５】すなわち、インバータ制御装置１７は低周
波折返しインバータ制御部２０と、低周波ゲート駆動部
２１と、高周波ＰＷＭインバータ制御部２２と、高周波
ゲート駆動部２３と、基準波形メモリ２４とを備えてい
る。
波折返しインバータ制御部２０と、低周波ゲート駆動部
２１と、高周波ＰＷＭインバータ制御部２２と、高周波
ゲート駆動部２３と、基準波形メモリ２４とを備えてい
る。
【００２６】低周波折返しインバータ制御部２０は、商
用電力系統における系統電圧のゼロクロスに同期して直
流波形の折返し制御を行っている。低周波ゲート駆動部
２１は、低周波折り返しインバータ制御部２０の制御に
基づいて低周波インバータブリッジ１１のスイッチング
制御用のパルス列を出力している。高周波ＰＷＭインバ
ータ制御部２２は、インバータ出力電流波形が商用電力
系統３における系統電圧と同位相の正弦波波形となるよ
うに制御している。高周波ゲート駆動部２３は、高周波
ＰＷＭインバータ制御部２２の制御に基づいて高周波イ
ンバータブリッジ５のスイッチングを行っている。基準
波形メモリ２４は、希望するインバータ出力周期波形で
ある正弦波基準電流信号ＩCを記憶するとともに、記憶
している正弦波基準電流信号ＩCを系統同期信号Ｒに同
期して高周波ＰＷＭインバータ制御部２２に供給してい
る。
用電力系統における系統電圧のゼロクロスに同期して直
流波形の折返し制御を行っている。低周波ゲート駆動部
２１は、低周波折り返しインバータ制御部２０の制御に
基づいて低周波インバータブリッジ１１のスイッチング
制御用のパルス列を出力している。高周波ＰＷＭインバ
ータ制御部２２は、インバータ出力電流波形が商用電力
系統３における系統電圧と同位相の正弦波波形となるよ
うに制御している。高周波ゲート駆動部２３は、高周波
ＰＷＭインバータ制御部２２の制御に基づいて高周波イ
ンバータブリッジ５のスイッチングを行っている。基準
波形メモリ２４は、希望するインバータ出力周期波形で
ある正弦波基準電流信号ＩCを記憶するとともに、記憶
している正弦波基準電流信号ＩCを系統同期信号Ｒに同
期して高周波ＰＷＭインバータ制御部２２に供給してい
る。
【００２７】なお、低周波折り返しインバータ制御部２
０は直流波形の折り返し制御を系統電圧のゼロクロスに
同期させるために、系統電圧検出器１５が検出した系統
電圧信号を基にして系統同期信号Ｒを作成しており、さ
らには、作成した系統同期信号Ｒを高周波ＰＷＭインバ
ータ制御部２２および基準波形メモリ２４に供給してい
る。
０は直流波形の折り返し制御を系統電圧のゼロクロスに
同期させるために、系統電圧検出器１５が検出した系統
電圧信号を基にして系統同期信号Ｒを作成しており、さ
らには、作成した系統同期信号Ｒを高周波ＰＷＭインバ
ータ制御部２２および基準波形メモリ２４に供給してい
る。
【００２８】次に、図２を参照して高周波ＰＷＭインバ
ータ制御部２２の構成を説明する。高周波ＰＷＭインバ
ータ制御部２２は、誤差増幅信号作成部２６と、第１低
域通過フィルタ２７と、誤差波形積分部２８と、第２低
域通過フィルタ２９と、ＰＷＭ演算部３０とを備えてい
る。
ータ制御部２２の構成を説明する。高周波ＰＷＭインバ
ータ制御部２２は、誤差増幅信号作成部２６と、第１低
域通過フィルタ２７と、誤差波形積分部２８と、第２低
域通過フィルタ２９と、ＰＷＭ演算部３０とを備えてい
る。
【００２９】誤差増幅信号作成部２６は、Ａ／Ｄ変換器
１６から供給されるインバータ出力電流信号ＩOと基準
波形メモリ２４から供給される正弦波基準電流信号ＩC
とからその誤差増幅信号Ｅを作成するようになってお
り、減算部２６ａと誤差増幅部２６ｂとを備えている。
減算部２６ａはインバータ出力電流信号ＩOと正弦波基
準電流信号ＩCとの誤差信号ｅ＝（ＩC―ＩO）を作成し
ており、誤差増幅部２６ｂは減算部２６ａで作成した誤
差信号ｅに誤差増幅率α（０＜α≦１）を乗算して誤差
増幅信号Ｅを作成している。
１６から供給されるインバータ出力電流信号ＩOと基準
波形メモリ２４から供給される正弦波基準電流信号ＩC
とからその誤差増幅信号Ｅを作成するようになってお
り、減算部２６ａと誤差増幅部２６ｂとを備えている。
減算部２６ａはインバータ出力電流信号ＩOと正弦波基
準電流信号ＩCとの誤差信号ｅ＝（ＩC―ＩO）を作成し
ており、誤差増幅部２６ｂは減算部２６ａで作成した誤
差信号ｅに誤差増幅率α（０＜α≦１）を乗算して誤差
増幅信号Ｅを作成している。
【００３０】第１低域通過フィルタ（ＦＩＲ）２７は、
誤差増幅信号Ｅに含まれる高周波成分を除去している。
誤差増幅信号Ｅに含まれる高周波成分を除去している。
【００３１】誤差波形積分部２８は、高周波除去後の誤
差増幅信号ｆを積分してインバータ駆動波形パターンｐ
を形成するようになっており、加算部２８ａと駆動波形
メモリ２８ｂとを備えている。加算部２８ａは今回の所
定周期期間において第１低域通過フィルタ２７から供給
される高周波除去後の誤差増幅信号ｆに、駆動波形メモ
リ２８ｂで記憶している高周波除去後の前回の所定周期
期間におけるインバータ駆動波形パターンｇを加算する
ことで、インバータ駆動波形パターンｐを作成してい
る。駆動波形メモリ２８ｂは、加算部２８ａで作成した
のち、第２低域通過フィルタ２９で高周波が除去された
インバータ駆動波形パターンｇを記憶している。
差増幅信号ｆを積分してインバータ駆動波形パターンｐ
を形成するようになっており、加算部２８ａと駆動波形
メモリ２８ｂとを備えている。加算部２８ａは今回の所
定周期期間において第１低域通過フィルタ２７から供給
される高周波除去後の誤差増幅信号ｆに、駆動波形メモ
リ２８ｂで記憶している高周波除去後の前回の所定周期
期間におけるインバータ駆動波形パターンｇを加算する
ことで、インバータ駆動波形パターンｐを作成してい
る。駆動波形メモリ２８ｂは、加算部２８ａで作成した
のち、第２低域通過フィルタ２９で高周波が除去された
インバータ駆動波形パターンｇを記憶している。
【００３２】第２低域通過フィルタ２９は、加算部２８
ａで形成されたインバータ駆動波形パターンｐを高周波
除去した後、駆動波形メモリ２８ｂに供給している。
ａで形成されたインバータ駆動波形パターンｐを高周波
除去した後、駆動波形メモリ２８ｂに供給している。
【００３３】ＰＷＭ演算部３０は、誤差波形積分部２８
で作成されたインバータ駆動波形パターンｐをＰＷＭ変
調してゲートオン時間Ｔonを算出している。
で作成されたインバータ駆動波形パターンｐをＰＷＭ変
調してゲートオン時間Ｔonを算出している。
【００３４】ゲート駆動部２３は、ＰＷＭメモリ３１
と、タイマ・カウント部３２と、ゲート駆動回路３３と
を備えている。ＰＷＭメモリ３１は、ＰＷＭ演算部３０
で算出したゲートオン時間Ｔonのデータを保存してい
る。タイマ・カウント部３２は、ＰＷＭメモリ３１が記
憶しているゲートオン時間Ｔonのデータを系統同期信号
Ｒに同期して順次読み出して高周波インバータブリッジ
５のスイッチング制御用のパルス列ＰＬを作成してい
る。ゲート駆動回路２３は、タイマ・カウンタ部３２が
作成したパルス列ＰＬを基にして高周波インバータブリ
ッジ５のスイッチングを行っている。
と、タイマ・カウント部３２と、ゲート駆動回路３３と
を備えている。ＰＷＭメモリ３１は、ＰＷＭ演算部３０
で算出したゲートオン時間Ｔonのデータを保存してい
る。タイマ・カウント部３２は、ＰＷＭメモリ３１が記
憶しているゲートオン時間Ｔonのデータを系統同期信号
Ｒに同期して順次読み出して高周波インバータブリッジ
５のスイッチング制御用のパルス列ＰＬを作成してい
る。ゲート駆動回路２３は、タイマ・カウンタ部３２が
作成したパルス列ＰＬを基にして高周波インバータブリ
ッジ５のスイッチングを行っている。
【００３５】次に、このインバータ制御装置１７による
インバータ装置１の制御操作を説明する。
インバータ装置１の制御操作を説明する。
【００３６】インバータ制御装置１７によるインバータ
制御は基本的に次のようにして行われる。すなわち、イ
ンバータ出力の所定周期期間（ｎ周期（ｎ：自然数）、
１周期期間、半周期期間、もしくは１／４周期期間等）
を１セットとしたインバータ駆動波形パターンを作成し
たうえで、そのインバータ駆動波形パターンに対してＰ
ＷＭ演算を行って１セット分のゲートオン時間Ｔonのデ
ータを作成する。そして、このゲートオン時間Ｔonのデ
ータを繰り返し用いて高周波インバータブリッジ５のス
イッチングを行っている。
制御は基本的に次のようにして行われる。すなわち、イ
ンバータ出力の所定周期期間（ｎ周期（ｎ：自然数）、
１周期期間、半周期期間、もしくは１／４周期期間等）
を１セットとしたインバータ駆動波形パターンを作成し
たうえで、そのインバータ駆動波形パターンに対してＰ
ＷＭ演算を行って１セット分のゲートオン時間Ｔonのデ
ータを作成する。そして、このゲートオン時間Ｔonのデ
ータを繰り返し用いて高周波インバータブリッジ５のス
イッチングを行っている。
【００３７】そして、このような高周波インバータブリ
ッジ５のスイッチング操作に際して、次のようなフイー
ドバック制御を行っている。すなわち、前回の所定周期
期間におけるインバータ駆動波形パターンを記憶してお
く。一方、望みの周期波形（正弦波基準電流信号）ＩC
とインバータ出力波形（インバータ出力電流信号）ＩO
との間で誤差波形パターン（誤差信号）ｅを作成し、さ
らにこの誤差波形パターンｅに任意の係数α（０＜α≦
１）を乗算して誤差増幅信号Ｅを形成する。そして、記
憶している前回の所定周期期間のインバータ駆動波形パ
ターンに誤差増幅信号Ｅを加算することでインバータ駆
動波形パターンを更新している。このようにして、更新
されたインバータ駆動波形パターンを用いて新たにＰＷ
Ｍ演算を行い、ゲートオン時間を作成しているので、イ
ンバータ出力は徐々に望みの周期波形に近づいていくこ
とになる。
ッジ５のスイッチング操作に際して、次のようなフイー
ドバック制御を行っている。すなわち、前回の所定周期
期間におけるインバータ駆動波形パターンを記憶してお
く。一方、望みの周期波形（正弦波基準電流信号）ＩC
とインバータ出力波形（インバータ出力電流信号）ＩO
との間で誤差波形パターン（誤差信号）ｅを作成し、さ
らにこの誤差波形パターンｅに任意の係数α（０＜α≦
１）を乗算して誤差増幅信号Ｅを形成する。そして、記
憶している前回の所定周期期間のインバータ駆動波形パ
ターンに誤差増幅信号Ｅを加算することでインバータ駆
動波形パターンを更新している。このようにして、更新
されたインバータ駆動波形パターンを用いて新たにＰＷ
Ｍ演算を行い、ゲートオン時間を作成しているので、イ
ンバータ出力は徐々に望みの周期波形に近づいていくこ
とになる。
【００３８】このようなインバータ制御装置１７のフィ
ードバック制御方法は瞬時直制御ではなく、出力波形の
１周期もしくは半周期毎にインバータ出力を更新するも
のとなっている。
ードバック制御方法は瞬時直制御ではなく、出力波形の
１周期もしくは半周期毎にインバータ出力を更新するも
のとなっている。
【００３９】さらに、インバータ制御装置１７におい
て、前記誤差増幅信号Ｅの位相を、記憶している前回の
所定周期期間のインバータ駆動波形パターンに対して所
定期間、相対的に進相処理したうえで、インバータ駆動
波形パターンに加算している。そして、このときの位相
の進相程度を、インバータ出力を形成するために生じる
遅延や高周波除去後の誤差増幅信号ｆを作成するために
生じる遅延の合計時間に相当させることで、これらの遅
延を相殺している。
て、前記誤差増幅信号Ｅの位相を、記憶している前回の
所定周期期間のインバータ駆動波形パターンに対して所
定期間、相対的に進相処理したうえで、インバータ駆動
波形パターンに加算している。そして、このときの位相
の進相程度を、インバータ出力を形成するために生じる
遅延や高周波除去後の誤差増幅信号ｆを作成するために
生じる遅延の合計時間に相当させることで、これらの遅
延を相殺している。
【００４０】さらにまた、インバータ駆動波形パターン
に対して高周波除去処理を施したのち記憶しており、こ
の高周波除去後のインバータ駆動波形パターンに高周波
除去後の誤差増幅信号ｆを加算しており、これによって
さらに高周波ノイズを除去している。なお、インバータ
駆動波形パターンに対して行う高周波除去処理において
も遅延が発生するが、この遅延もまた、上述した進相処
理と同様の進相処理によって相殺している。
に対して高周波除去処理を施したのち記憶しており、こ
の高周波除去後のインバータ駆動波形パターンに高周波
除去後の誤差増幅信号ｆを加算しており、これによって
さらに高周波ノイズを除去している。なお、インバータ
駆動波形パターンに対して行う高周波除去処理において
も遅延が発生するが、この遅延もまた、上述した進相処
理と同様の進相処理によって相殺している。
【００４１】次に、インバータ制御装置１７によるイン
バータ制御操作を具体的に説明する。なお、このインバ
ータ装置１では低周波インバータブリッジ１１が折り返
し制御を行っており、これによって、高周波インバータ
ブリッジ５は、インバータ出力の基本周波数の半周期期
間、もしくは１周期期間に相当する波形を繰り返し出力
すれば良くなっている。そのため、以下の説明では、基
本周波数の１周期毎に、１／２周期分の演算を行うイン
バータ制御として説明している。
バータ制御操作を具体的に説明する。なお、このインバ
ータ装置１では低周波インバータブリッジ１１が折り返
し制御を行っており、これによって、高周波インバータ
ブリッジ５は、インバータ出力の基本周波数の半周期期
間、もしくは１周期期間に相当する波形を繰り返し出力
すれば良くなっている。そのため、以下の説明では、基
本周波数の１周期毎に、１／２周期分の演算を行うイン
バータ制御として説明している。
【００４２】系統同期信号Ｒに同期した基本周波数の１
周期毎のカウント数をｎ、各周期を構成する１／２周期
（例えば前半の１／２周期）内における波形区間番号を
ｉ（ｉ＝０，１，…，Ｉ−１）とし、さらに、誤差信号
をｅi（ｎ）、誤差増幅率をα（０＜α≦１）、第１低
域通過フィルタ２７の出力をｆi(ｎ)、ＰＷＭ演算部３
０に入力されるインバータ駆動波形パターンをｐ
i（ｎ）、駆動波形メモリ２８ｂが記憶するインバータ
駆動波形パターンをｇi(ｎ)、とすると、これらは以下
の式で表される。
周期毎のカウント数をｎ、各周期を構成する１／２周期
（例えば前半の１／２周期）内における波形区間番号を
ｉ（ｉ＝０，１，…，Ｉ−１）とし、さらに、誤差信号
をｅi（ｎ）、誤差増幅率をα（０＜α≦１）、第１低
域通過フィルタ２７の出力をｆi(ｎ)、ＰＷＭ演算部３
０に入力されるインバータ駆動波形パターンをｐ
i（ｎ）、駆動波形メモリ２８ｂが記憶するインバータ
駆動波形パターンをｇi(ｎ)、とすると、これらは以下
の式で表される。
【００４３】
【数１】
【００４４】
【数２】
【００４５】
【数３】
【００４６】ここで、式（１）におけるｈjは第１低域
通過フィルタ２７を構成するＮタップのデジタルフィル
タのフィルタ係数である。式（２）におけるτは誤差波
形（高周波除去後の誤差増幅信号ｆの作成過程における
遅延を補正するための時間ステップである。また、式
（３）におけるｃjは第２低域通過フィルタ２９を構成
する奇数次のＭタップのデジタルフィルタのフィルタ係
数であり、ｄはこのフィルタのろ波操作において発生す
る遅延を補正するための時間ステップである。
通過フィルタ２７を構成するＮタップのデジタルフィル
タのフィルタ係数である。式（２）におけるτは誤差波
形（高周波除去後の誤差増幅信号ｆの作成過程における
遅延を補正するための時間ステップである。また、式
（３）におけるｃjは第２低域通過フィルタ２９を構成
する奇数次のＭタップのデジタルフィルタのフィルタ係
数であり、ｄはこのフィルタのろ波操作において発生す
る遅延を補正するための時間ステップである。
【００４７】式（３）において、デジタルフィルタが対
称型であるならば、ｄは次の（４）式で求められる。
称型であるならば、ｄは次の（４）式で求められる。
【００４８】ｄ＝（Ｍ−１）／２ …（４） また、式（２）、および式（３）におけるインバータ駆
動波形パターンｇは、駆動波形メモリ２８ｂに保存され
るが、初期値としては０が与えられている。したがっ
て、初期状態における駆動波形メモリ２８ｂにはＩ個の
０が格納されている。そこで、これらのインバータ駆動
波形パターンｇは、それぞれ式（２）に基づいて、第１
低域通過フィルタ２７の出力ｆと加算されて、Ｉ個のデ
ータで構成されるインバータ駆動波形パターンｐが算出
される。この信号ｐはＰＷＭ演算部３０に出力されると
共に、第２低域通過フィルタ２９によって式（３）の演
算が施されて高調波ノイズ成分を除去されたのち、高周
波除去後のインバータ駆動波形パターンｇとなって駆動
波形メモリ２８ｂに格納される。
動波形パターンｇは、駆動波形メモリ２８ｂに保存され
るが、初期値としては０が与えられている。したがっ
て、初期状態における駆動波形メモリ２８ｂにはＩ個の
０が格納されている。そこで、これらのインバータ駆動
波形パターンｇは、それぞれ式（２）に基づいて、第１
低域通過フィルタ２７の出力ｆと加算されて、Ｉ個のデ
ータで構成されるインバータ駆動波形パターンｐが算出
される。この信号ｐはＰＷＭ演算部３０に出力されると
共に、第２低域通過フィルタ２９によって式（３）の演
算が施されて高調波ノイズ成分を除去されたのち、高周
波除去後のインバータ駆動波形パターンｇとなって駆動
波形メモリ２８ｂに格納される。
【００４９】そして、次に、系統同期信号Ｒが入力され
ると周期カウントｎはインクリメントされて、式
（１）,（２）,（３）の演算が実行されることになる。
この際、式（２）の演算においては、前回所定周期期間
において駆動波形メモリ２８ｂに格納したインバータ駆
動波形パターンｇに対し、今回の所定周期期間における
第１低域通過フィルタ２７の出力ｆの波形パターンが加
算されることで、インバータ駆動波形パターンｐが更新
される。そして、以下、同様の演算を繰り返すことによ
り、誤差増幅信号Ｅは０に収束していき、駆動波形メモ
リ２８ｂ内に、望みのインバータ駆動波形パターンｇが
格納されていく。その際、周期のカウントｎは系統同期
信号Ｒによってインクリメントされ、系統電圧と同期が
とられている。
ると周期カウントｎはインクリメントされて、式
（１）,（２）,（３）の演算が実行されることになる。
この際、式（２）の演算においては、前回所定周期期間
において駆動波形メモリ２８ｂに格納したインバータ駆
動波形パターンｇに対し、今回の所定周期期間における
第１低域通過フィルタ２７の出力ｆの波形パターンが加
算されることで、インバータ駆動波形パターンｐが更新
される。そして、以下、同様の演算を繰り返すことによ
り、誤差増幅信号Ｅは０に収束していき、駆動波形メモ
リ２８ｂ内に、望みのインバータ駆動波形パターンｇが
格納されていく。その際、周期のカウントｎは系統同期
信号Ｒによってインクリメントされ、系統電圧と同期が
とられている。
【００５０】次に、このインバータ制御装置１７による
インバータ制御を、図３，図４にそれぞれ示す波形形状
に基づいてさらに詳細に説明する。
インバータ制御を、図３，図４にそれぞれ示す波形形状
に基づいてさらに詳細に説明する。
【００５１】まず最初の系統同期信号Ｒ(0)が発せられ
ると、基準波形メモリ２４から系統同期信号Ｒに同期し
て正弦波基準電流信号ＩCが減算部２６ａに供給され
る。このとき、まだインバータ出力がなれされていない
ため、減算部２６ａにはインバータ出力電流信号ＩOが
供給されていない。そのため、このタイミングでは、正
弦波基準電流信号ＩCが誤差信号ｅ(0)として誤差増幅部
２６ｂに出力される。誤差増幅部２６ｂでは、供給され
た誤差信号ｅ(0)から誤差増幅信号Ｅ(0)を形成して、第
１低域通過フィルタ２７に出力する。第１低域通過フィ
ルタ２７では、上述した式（１）の演算操作を行うこと
で誤差増幅信号Ｅ(0)の高周波成分を除去したのち出力
ｆ(0)として誤差波形積分部２８に出力する。このと
き、第１低域通過フィルタ２７によるろ波操作により出
力ｆ(0)はτｂだけ遅延することになるが、以降の周期
における遅延補正操作によりこの遅延は補正される。
ると、基準波形メモリ２４から系統同期信号Ｒに同期し
て正弦波基準電流信号ＩCが減算部２６ａに供給され
る。このとき、まだインバータ出力がなれされていない
ため、減算部２６ａにはインバータ出力電流信号ＩOが
供給されていない。そのため、このタイミングでは、正
弦波基準電流信号ＩCが誤差信号ｅ(0)として誤差増幅部
２６ｂに出力される。誤差増幅部２６ｂでは、供給され
た誤差信号ｅ(0)から誤差増幅信号Ｅ(0)を形成して、第
１低域通過フィルタ２７に出力する。第１低域通過フィ
ルタ２７では、上述した式（１）の演算操作を行うこと
で誤差増幅信号Ｅ(0)の高周波成分を除去したのち出力
ｆ(0)として誤差波形積分部２８に出力する。このと
き、第１低域通過フィルタ２７によるろ波操作により出
力ｆ(0)はτｂだけ遅延することになるが、以降の周期
における遅延補正操作によりこの遅延は補正される。
【００５２】誤差波形積分部２８では、上述した式
（２）の演算処理を行うことで、入力された第１低域通
過フィルタ２７の出力ｆ(0)と、駆動波形メモリ２８ｂ
の出力ｇとを加算部２８ａで加算する。しかしながら、
このとき、最初の系統同期信号Ｒ(0)の発生時であるの
で、駆動波形メモリ２８ｂには、高周波除去後のインバ
ータ駆動波形パターンｇは格納されていない。そのた
め、加算部２８ａからは、第１低域通過フィルタ２７の
出力ｆ(0)がインバータ駆動波形パターンｐ(0)として出
力される。
（２）の演算処理を行うことで、入力された第１低域通
過フィルタ２７の出力ｆ(0)と、駆動波形メモリ２８ｂ
の出力ｇとを加算部２８ａで加算する。しかしながら、
このとき、最初の系統同期信号Ｒ(0)の発生時であるの
で、駆動波形メモリ２８ｂには、高周波除去後のインバ
ータ駆動波形パターンｇは格納されていない。そのた
め、加算部２８ａからは、第１低域通過フィルタ２７の
出力ｆ(0)がインバータ駆動波形パターンｐ(0)として出
力される。
【００５３】加算部２８ａから出力されたインバータ駆
動波形パターンｐ(0)は、第２低域通過フィルタ２９に
よって上述した式（３）の演算処理を行うことで高周波
ノイズ成分が取り除かれたのち、駆動波形メモリ２８ｂ
に、駆動波形パターンｇ(0)として格納される。このと
き、第２低域通過フィルタ２９によるろ波操作により駆
動波形パターンｇ(0)はｄだけ遅延することになるが、
この遅延は、式（３）に示すように、第２低域通過フィ
ルタ２９のろ波演算中に補正される。
動波形パターンｐ(0)は、第２低域通過フィルタ２９に
よって上述した式（３）の演算処理を行うことで高周波
ノイズ成分が取り除かれたのち、駆動波形メモリ２８ｂ
に、駆動波形パターンｇ(0)として格納される。このと
き、第２低域通過フィルタ２９によるろ波操作により駆
動波形パターンｇ(0)はｄだけ遅延することになるが、
この遅延は、式（３）に示すように、第２低域通過フィ
ルタ２９のろ波演算中に補正される。
【００５４】一方、このようなインバータ駆動波形パタ
ーンｐ(0)を入力されたＰＷＭ演算部３０では、インバ
ータ駆動波形パターンｐ(0)をＰＷＭ変調してゲートオ
ン時間Ｔonを算出して、高周波ゲート駆動部２３に出力
する。
ーンｐ(0)を入力されたＰＷＭ演算部３０では、インバ
ータ駆動波形パターンｐ(0)をＰＷＭ変調してゲートオ
ン時間Ｔonを算出して、高周波ゲート駆動部２３に出力
する。
【００５５】ゲート駆動部２３では、入力されたゲート
オン時間ＴonのデータをＰＷＭメモリ３１に格納したう
えで、タイマ・カウンタ部３２で、ゲートオン時間Ｔon
のデータを系統同期信号Ｒ(0)に同期して順次読み出し
て高周波インバータブリッジ５のスイッチング制御用の
パルス列ＰＬを作成する。そして、作成したパルス列Ｐ
Ｌを基にしてゲート駆動回路３３が高周波インバータブ
リッジ５のスイッチングを行う。このようにして高周波
インバータブリッジ５のスイッチングを行うと、図１中
のＡ点には、図３（ａ）に示す高周波パルスｓ１が発生
する。なお、図３（ａ）では、模式的に表しているが、
このパルスｓ１は実際には、例えば１９ＫＨｚといった
高周波パルスである。
オン時間ＴonのデータをＰＷＭメモリ３１に格納したう
えで、タイマ・カウンタ部３２で、ゲートオン時間Ｔon
のデータを系統同期信号Ｒ(0)に同期して順次読み出し
て高周波インバータブリッジ５のスイッチング制御用の
パルス列ＰＬを作成する。そして、作成したパルス列Ｐ
Ｌを基にしてゲート駆動回路３３が高周波インバータブ
リッジ５のスイッチングを行う。このようにして高周波
インバータブリッジ５のスイッチングを行うと、図１中
のＡ点には、図３（ａ）に示す高周波パルスｓ１が発生
する。なお、図３（ａ）では、模式的に表しているが、
このパルスｓ１は実際には、例えば１９ＫＨｚといった
高周波パルスである。
【００５６】高周波トランス６によって絶縁された高周
波パルスｓ１は、ダイオードブリッジ７によって整流さ
れるので、図１中のＢ点には、図３（ｂ）に示すパルス
信号ｓ２が発生する。ダイオードブリッジ７で整流され
たパルス信号ｓ２は、フィルタ回路１０によって高周波
成分を除去されるとともに平滑化されて、図１中のＣ点
には、図３（ｃ）に示す直流出力ｓ３が発生する。この
ようにして、発生した直流出力ｓ３は、低周波インバー
タブリッジ１１によって低周波（５０／６０〜数百Ｈ
ｚ）で折返し制御を行うので、図１中のＤ点には、一周
期分の低周波のインバータ出力ＩO(0)が発生する。な
お、低周波インバータブリッジ１１は、低周波折り返し
インバータ制御部２０の制御を受けた低周波ゲート駆動
部２１によって駆動される。
波パルスｓ１は、ダイオードブリッジ７によって整流さ
れるので、図１中のＢ点には、図３（ｂ）に示すパルス
信号ｓ２が発生する。ダイオードブリッジ７で整流され
たパルス信号ｓ２は、フィルタ回路１０によって高周波
成分を除去されるとともに平滑化されて、図１中のＣ点
には、図３（ｃ）に示す直流出力ｓ３が発生する。この
ようにして、発生した直流出力ｓ３は、低周波インバー
タブリッジ１１によって低周波（５０／６０〜数百Ｈ
ｚ）で折返し制御を行うので、図１中のＤ点には、一周
期分の低周波のインバータ出力ＩO(0)が発生する。な
お、低周波インバータブリッジ１１は、低周波折り返し
インバータ制御部２０の制御を受けた低周波ゲート駆動
部２１によって駆動される。
【００５７】そして、発生させた一周期分のインバータ
出力ＩO(0)は、連系リレー１２によって、商用電力系統
３との連系および切り離しが行われる。
出力ＩO(0)は、連系リレー１２によって、商用電力系統
３との連系および切り離しが行われる。
【００５８】一方、発生させた一周期分のインバータ出
力ＩO(0)は出力電流検出器１４によって検出される。そ
して、検出された一周期分のインバータ出力ＩO(0)はＡ
／Ｄ変換器１６でＡ／Ｄ変換されたのち、高周波ＰＷＭ
インバータ制御部２２に供給される。
力ＩO(0)は出力電流検出器１４によって検出される。そ
して、検出された一周期分のインバータ出力ＩO(0)はＡ
／Ｄ変換器１６でＡ／Ｄ変換されたのち、高周波ＰＷＭ
インバータ制御部２２に供給される。
【００５９】高周波ＰＷＭインバータ制御部２２では、
供給されたインバータ出力ＩO(0)を誤差信号作成部２６
の減算部２６ａに入力する。すると、減算部２６ａで
は、２番目に発せられた系統同期信号Ｒ(1)に同期して
基準波形メモリ２４から誤差信号作成部２６に入力され
た正弦波基準電流信号ＩCとインバータ出力ＩO(0)とか
ら、誤差信号ｅ(1)を形成する。このとき、インバータ
出力ＩO(0)は図４（ａ）に示すように、インバータ装置
１内での信号処理によって正弦波基準電流信号ＩCに対
してτａだけ遅延している。そのため、誤差信号ｅ(1)
は図４（ｂ）に示すような波形となる。そして、この誤
差信号ｅ(1)に対して誤差増幅部２６ｂでα（０＜α≦
１）を乗算処理することで、誤差増幅信号Ｅ(1)を作成
して、第１低域通過フィルタ２７に出力する。第１低域
通過フィルタ２７では、誤差増幅信号Ｅ(1)の高周波成
分を除去したのち、図４（ｃ）に示す出力ｆ(1)として
誤差波形積分部２８に出力する。このとき、第１低域通
過フィルタ２７の出力ｆ(1)は、第１低域通過フィルタ
２７のろ波処理により、τｂだけ遅延した状態で出力さ
れる。
供給されたインバータ出力ＩO(0)を誤差信号作成部２６
の減算部２６ａに入力する。すると、減算部２６ａで
は、２番目に発せられた系統同期信号Ｒ(1)に同期して
基準波形メモリ２４から誤差信号作成部２６に入力され
た正弦波基準電流信号ＩCとインバータ出力ＩO(0)とか
ら、誤差信号ｅ(1)を形成する。このとき、インバータ
出力ＩO(0)は図４（ａ）に示すように、インバータ装置
１内での信号処理によって正弦波基準電流信号ＩCに対
してτａだけ遅延している。そのため、誤差信号ｅ(1)
は図４（ｂ）に示すような波形となる。そして、この誤
差信号ｅ(1)に対して誤差増幅部２６ｂでα（０＜α≦
１）を乗算処理することで、誤差増幅信号Ｅ(1)を作成
して、第１低域通過フィルタ２７に出力する。第１低域
通過フィルタ２７では、誤差増幅信号Ｅ(1)の高周波成
分を除去したのち、図４（ｃ）に示す出力ｆ(1)として
誤差波形積分部２８に出力する。このとき、第１低域通
過フィルタ２７の出力ｆ(1)は、第１低域通過フィルタ
２７のろ波処理により、τｂだけ遅延した状態で出力さ
れる。
【００６０】誤差波形積分部２８では、入力された第１
低域通過フィルタ２７の出力ｆ（１）と、駆動波形メモ
リ２８ｂの出力ｇ、すなわち、第２低域通過フィルタ２
９で高周波除去された前回の周期期間でのインバータ駆
動波形パターンｇ（０）とを加算部２８ａで上述した式
（２）の加算処理を行うことで、インバータ駆動波形パ
ターンｐ(1)を更新する。
低域通過フィルタ２７の出力ｆ（１）と、駆動波形メモ
リ２８ｂの出力ｇ、すなわち、第２低域通過フィルタ２
９で高周波除去された前回の周期期間でのインバータ駆
動波形パターンｇ（０）とを加算部２８ａで上述した式
（２）の加算処理を行うことで、インバータ駆動波形パ
ターンｐ(1)を更新する。
【００６１】このとき、加算部２８ａでは、誤差増幅信
号Ｅ(1)を図４（ｄ）に示すように、駆動波形メモリ２
８ｂの出力ｇ(0)に対してτ期間だけ相対的に進相処理
したうえで、図４（ｅ）に示すように、駆動波形メモリ
２８ｂの出力ｇ(0)に加算している。
号Ｅ(1)を図４（ｄ）に示すように、駆動波形メモリ２
８ｂの出力ｇ(0)に対してτ期間だけ相対的に進相処理
したうえで、図４（ｅ）に示すように、駆動波形メモリ
２８ｂの出力ｇ(0)に加算している。
【００６２】このように、加算部２８ａでは、τだけ進
相処理することで遅延を補正している。この遅延補正分
τは、インバータ装置１側で発生する遅延τａと第１低
域通過フィルタ２７で発生する遅延τｂとを加算した値
（τ＝τａ＋τｂ）に設定されている。
相処理することで遅延を補正している。この遅延補正分
τは、インバータ装置１側で発生する遅延τａと第１低
域通過フィルタ２７で発生する遅延τｂとを加算した値
（τ＝τａ＋τｂ）に設定されている。
【００６３】図４（ｆ）に示すように形成された加算部
２８ａが作成したインバータ駆動波形パターンｐ
(1)は、ＰＷＭ演算部３０に供給されるとともに、第２
低域通過フィルタ２９に供給される。
２８ａが作成したインバータ駆動波形パターンｐ
(1)は、ＰＷＭ演算部３０に供給されるとともに、第２
低域通過フィルタ２９に供給される。
【００６４】第２低域通過フィルタ２９に供給されたイ
ンバータ駆動波形パターンｐは、図４（ｇ）に示すよう
に、高周波ノイズ成分が取り除かれたのち、駆動波形メ
モリ２８ｂに、駆動波形パターンｇ(1)として格納され
る。駆動波形メモリ２８ｂに格納される駆動波形パター
ンｇ(1)は、第２低域通過フィルタ２９による高周波ろ
波操作により、ｄ期間だけ遅延することになるが、この
遅延ｄは、第２低域通過フィルタ２９によって式（３）
に示す演算処理が施されることで、図４（ｈ）に示すよ
うに補正される。
ンバータ駆動波形パターンｐは、図４（ｇ）に示すよう
に、高周波ノイズ成分が取り除かれたのち、駆動波形メ
モリ２８ｂに、駆動波形パターンｇ(1)として格納され
る。駆動波形メモリ２８ｂに格納される駆動波形パター
ンｇ(1)は、第２低域通過フィルタ２９による高周波ろ
波操作により、ｄ期間だけ遅延することになるが、この
遅延ｄは、第２低域通過フィルタ２９によって式（３）
に示す演算処理が施されることで、図４（ｈ）に示すよ
うに補正される。
【００６５】一方、このようなインバータ駆動波形パタ
ーンｐ(1)を入力されたＰＷＭ演算部３０では、インバ
ータ駆動波形パターンｐ(1)をＰＷＭ変調してゲートオ
ン時間Ｔonを算出して、高周波ゲート駆動部２３に出力
する。そして、こののち、上述したのと同じ操作を行う
ことでインバータ出力を作成する。
ーンｐ(1)を入力されたＰＷＭ演算部３０では、インバ
ータ駆動波形パターンｐ(1)をＰＷＭ変調してゲートオ
ン時間Ｔonを算出して、高周波ゲート駆動部２３に出力
する。そして、こののち、上述したのと同じ操作を行う
ことでインバータ出力を作成する。
【００６６】このようにして、更新されたインバータ駆
動波形パターンｐ(n)を用いて新たにＰＷＭ演算を行
い、ゲートオン時間を作成することで、インバータ出力
は徐々に望みの周期波形に近づいていくことになる。
動波形パターンｐ(n)を用いて新たにＰＷＭ演算を行
い、ゲートオン時間を作成することで、インバータ出力
は徐々に望みの周期波形に近づいていくことになる。
【００６７】ところで、上述した実施の形態において
は、第２低域通過フィルタ２９を設けて、インバータ駆
動波形パターンｐ(n)の高周波ノイズ成分を除去してい
るのは次のような理由によっている。すなわち、加算部
２８ａで行う遅延の補正操作においては、遅延時間をサ
ンプリング周期を最小単位とする一定時間に近似させて
おり、サンプリング周期の最小単位より微小な遅延は実
際的には補正操作が及ばず、補正操作と実際の遅延特性
との間にはどうしても誤差が生じる。そのため、長時間
に渡ってインバータ制御を継続すると、第５図（ａ）に
示すように高周波のノイズ成分が徐々ではあるが無限大
に増幅されていくことになる。また、加算部２８ａによ
る進相処理では、９０度より大きな位相誤差が生じる
と、誤差信号ｅ(n)を加算する割合（この割合は誤差増
幅率αを変動させることによって調整できる）を十分に
小さくしたとしても、誤差波形パターンは０に収束せず
に発散してしまう。しかしながら、第２低域通過フィル
タ２９を設けることで、インバータ駆動波形パターンｐ
(n)の高周波のノイズ成分を除去でき、これによって図
５（ｂ）に示すような良好なインバータ出力波形が得ら
れる。
は、第２低域通過フィルタ２９を設けて、インバータ駆
動波形パターンｐ(n)の高周波ノイズ成分を除去してい
るのは次のような理由によっている。すなわち、加算部
２８ａで行う遅延の補正操作においては、遅延時間をサ
ンプリング周期を最小単位とする一定時間に近似させて
おり、サンプリング周期の最小単位より微小な遅延は実
際的には補正操作が及ばず、補正操作と実際の遅延特性
との間にはどうしても誤差が生じる。そのため、長時間
に渡ってインバータ制御を継続すると、第５図（ａ）に
示すように高周波のノイズ成分が徐々ではあるが無限大
に増幅されていくことになる。また、加算部２８ａによ
る進相処理では、９０度より大きな位相誤差が生じる
と、誤差信号ｅ(n)を加算する割合（この割合は誤差増
幅率αを変動させることによって調整できる）を十分に
小さくしたとしても、誤差波形パターンは０に収束せず
に発散してしまう。しかしながら、第２低域通過フィル
タ２９を設けることで、インバータ駆動波形パターンｐ
(n)の高周波のノイズ成分を除去でき、これによって図
５（ｂ）に示すような良好なインバータ出力波形が得ら
れる。
【００６８】なお、上述した実施の形態では、インバー
タ駆動波形パターンｐをそのままＰＷＭ演算部３０に出
力しているが、高周波ＰＷＭインバータ制御部２２を構
成するＤＳＰ等において演算能力に余裕があれば、第２
低域通過フィルタ２９によって高周波が除去された後の
インバータ駆動波形パターンｇをＰＷＭ演算部３０に出
力するようにしても良い。
タ駆動波形パターンｐをそのままＰＷＭ演算部３０に出
力しているが、高周波ＰＷＭインバータ制御部２２を構
成するＤＳＰ等において演算能力に余裕があれば、第２
低域通過フィルタ２９によって高周波が除去された後の
インバータ駆動波形パターンｇをＰＷＭ演算部３０に出
力するようにしても良い。
【００６９】また、上述した実施の形態では誤差増幅率
αを一定としていたが、誤差増幅率αを誤差信号ｅの振
幅（パワー）に応じて次のように変化させてもよい。す
なわち、誤差増幅率αを１に近づけると、望みの波形ヘ
の収束が速くなるが、フィードバック信号、すなわち、
インバータ駆動波形パターンｐにノイズが乗った場合、
インバータ出力波形にその影響が大きく現れることにな
るという問題がある。―方、誤差増幅率αを０に近づけ
ると、望みの波形ヘの収束は遅くなるものの・ノイズの
影響を受けにくくなる、・ゲートオン時間Ｔonとインバ
ータ出力とが線形の関係にない場合においても、インバ
ータ駆動波形パターンｐが徐々に修正されていくことに
より、良好なインバータ出力波形を得ることができる、
という利点がある。
αを一定としていたが、誤差増幅率αを誤差信号ｅの振
幅（パワー）に応じて次のように変化させてもよい。す
なわち、誤差増幅率αを１に近づけると、望みの波形ヘ
の収束が速くなるが、フィードバック信号、すなわち、
インバータ駆動波形パターンｐにノイズが乗った場合、
インバータ出力波形にその影響が大きく現れることにな
るという問題がある。―方、誤差増幅率αを０に近づけ
ると、望みの波形ヘの収束は遅くなるものの・ノイズの
影響を受けにくくなる、・ゲートオン時間Ｔonとインバ
ータ出力とが線形の関係にない場合においても、インバ
ータ駆動波形パターンｐが徐々に修正されていくことに
より、良好なインバータ出力波形を得ることができる、
という利点がある。
【００７０】そこで、誤差信号ｅの振幅が大きいときは
誤差増幅率αの値を大きくとり、誤差信号ｅの振幅が小
さいときは誤差増幅率αの値を小さくする。これによ
り、インバータ出力波形の基準波形パターンヘの追従速
度を速め、収束点での誤差を小さく抑えることができ
る。
誤差増幅率αの値を大きくとり、誤差信号ｅの振幅が小
さいときは誤差増幅率αの値を小さくする。これによ
り、インバータ出力波形の基準波形パターンヘの追従速
度を速め、収束点での誤差を小さく抑えることができ
る。
【００７１】なお、このような制御を行うためには、上
述したインバータ制御装置１７の構成の他に、図示はし
ないが、誤差信号ｅの振幅を測定する振幅測定手段と、
振幅測定手段が測定した誤差信号ｅの振幅の大きさに比
例して誤差増幅率αを変動させる誤差増幅率変動手段と
が新たに必要となる。
述したインバータ制御装置１７の構成の他に、図示はし
ないが、誤差信号ｅの振幅を測定する振幅測定手段と、
振幅測定手段が測定した誤差信号ｅの振幅の大きさに比
例して誤差増幅率αを変動させる誤差増幅率変動手段と
が新たに必要となる。
【００７２】さらには、上述した実施の形態では、誤差
波形（高周波除去後の誤差増幅信号ｆ）の作成過程にお
ける遅延時間を補正するための時間ステップτは、固定
的に設定されるようにしていたが、この他、時間ステッ
プτを外部から調整する調整手段を設けて、高周波除去
後の誤差増幅信号ｆの進相程度を調整してもよい。そう
すれば、遅延時間に影響を及ぼす要素が、各インバータ
装置１の間で変動して、遅延時間が各インバータ装置１
間で微妙に変動している場合であっても、その遅延時間
の変動を進相調整手段による進相具合の調整によって抑
制することができるようになる。なお、遅延時間に影響
を及ぼす要素としては、例えば、インバータ装置１を構
成する各電子部品（コンデンサ９、高周波トランス６、
ダイオードブリッジ７、ＤＣリアクトル８、ＡＣフィル
タ１３等）の回路定数のばらつきが挙げられる。
波形（高周波除去後の誤差増幅信号ｆ）の作成過程にお
ける遅延時間を補正するための時間ステップτは、固定
的に設定されるようにしていたが、この他、時間ステッ
プτを外部から調整する調整手段を設けて、高周波除去
後の誤差増幅信号ｆの進相程度を調整してもよい。そう
すれば、遅延時間に影響を及ぼす要素が、各インバータ
装置１の間で変動して、遅延時間が各インバータ装置１
間で微妙に変動している場合であっても、その遅延時間
の変動を進相調整手段による進相具合の調整によって抑
制することができるようになる。なお、遅延時間に影響
を及ぼす要素としては、例えば、インバータ装置１を構
成する各電子部品（コンデンサ９、高周波トランス６、
ダイオードブリッジ７、ＤＣリアクトル８、ＡＣフィル
タ１３等）の回路定数のばらつきが挙げられる。
【００７３】さらにまた、上述した実施の形態では、基
本周波数の１周期毎に、１／２周期分のインバータ駆動
波形パターンの更新演算を行うインバータ制御として説
明していたが、本発明はこの他、基本周波数の１周期毎
に１周期分もしくは１／４周期分の波形パターンを取り
出して演算を行ってもよい。ただ、１／４周期分の波形
パターンを取り出す場合には、取り出した１／４周期分
の波形パターンを基にして１／２周期分や１周期分の波
形パターンを形成する波形形成手段が新たに必要にな
る。
本周波数の１周期毎に、１／２周期分のインバータ駆動
波形パターンの更新演算を行うインバータ制御として説
明していたが、本発明はこの他、基本周波数の１周期毎
に１周期分もしくは１／４周期分の波形パターンを取り
出して演算を行ってもよい。ただ、１／４周期分の波形
パターンを取り出す場合には、取り出した１／４周期分
の波形パターンを基にして１／２周期分や１周期分の波
形パターンを形成する波形形成手段が新たに必要にな
る。
【００７４】さらには、ｎ周期（ｎ：自然数）毎に、１
／４周期分、１／２周期分、１周期分、ｎ周期分の波形
パターンの更新演算を行うようにしていもよい。この場
合、系統同期信号Ｒをｎ周期に合わせて設定する必要が
ある。
／４周期分、１／２周期分、１周期分、ｎ周期分の波形
パターンの更新演算を行うようにしていもよい。この場
合、系統同期信号Ｒをｎ周期に合わせて設定する必要が
ある。
【００７５】
【発明の効果】以上のように、本発明によれば、次のよ
うな効果が得られる。
うな効果が得られる。
【００７６】インバータ主回路やその出力を波形する
検出手段における遅延時間を補正してフィードバック制
御が行えるため、これらの遅延要素に起因する高周波で
の発振の発生を抑制することができた。
検出手段における遅延時間を補正してフィードバック制
御が行えるため、これらの遅延要素に起因する高周波で
の発振の発生を抑制することができた。
【００７７】インバータ出力の波形検出においても大
きな減衰を有する低域通過フィルタを用いることが可能
になるため、対ノイズ性能をさらに向上させることがで
きた。 誤差波形パターンの積分結果であるインバータ駆動
波形パターンそのものに対して高域ろ波を行うため、イ
ンバータ出力波形のフィードバックの際に考慮すべき遅
延時間の推定に若干の誤差を含んでいても、安定な動作
を行うことができた。
きな減衰を有する低域通過フィルタを用いることが可能
になるため、対ノイズ性能をさらに向上させることがで
きた。 誤差波形パターンの積分結果であるインバータ駆動
波形パターンそのものに対して高域ろ波を行うため、イ
ンバータ出力波形のフィードバックの際に考慮すべき遅
延時間の推定に若干の誤差を含んでいても、安定な動作
を行うことができた。
【００７８】ゲートオン時間とインバータ出力が線形
の関係にない場合においても、誤差波形パターンに乗算
される所定係数の値を小さく設定することにより、イン
バータ駆動波形パターンは徐々に修正されていくことに
なり、これによって、良好なインバータ出力波形を得る
ことができた。
の関係にない場合においても、誤差波形パターンに乗算
される所定係数の値を小さく設定することにより、イン
バータ駆動波形パターンは徐々に修正されていくことに
なり、これによって、良好なインバータ出力波形を得る
ことができた。
【００７９】誤差波形パターンに乗算される所定係数
を、誤差波形パターンの振幅に比例して変動させること
により、より速く出力波形を基準波形に近づけることが
できた。
を、誤差波形パターンの振幅に比例して変動させること
により、より速く出力波形を基準波形に近づけることが
できた。
【００８０】誤差波形パターンの進相具合を調整する
ことで、遅延時間に影響を及ぼす要素が、各インバータ
装置の間で変動して、遅延時間が各インバータ装置間で
微妙に変動している場合であっても、その遅延時間の変
動を抑制することができ、さらにインバータ制御の精度
が高まった。
ことで、遅延時間に影響を及ぼす要素が、各インバータ
装置の間で変動して、遅延時間が各インバータ装置間で
微妙に変動している場合であっても、その遅延時間の変
動を抑制することができ、さらにインバータ制御の精度
が高まった。
【図１】 本発明の一実施の形態であるインバータ制御
装置を組み込んだインバータ装置の構成を示すブロック
図である。
装置を組み込んだインバータ装置の構成を示すブロック
図である。
【図２】 実施の形態のインバータ制御装置の構成を示
すブロック図である。
すブロック図である。
【図３】 実施の形態のインバータ装置の波形形成途中
状態における信号波形をそれぞれ示す図である。
状態における信号波形をそれぞれ示す図である。
【図４】 実施の形態のインバータ装置のインバータ出
力波形図である。
力波形図である。
【図５】 実施の形態のインバータ制御装置の波形整形
過程をそれぞれ示す図である。
過程をそれぞれ示す図である。
【図６】 従来のインバータ装置の構成を示すブロック
図である。 ５ 高周波インバータブリッジ ２２ 高周波ＰＷ
Ｍインバータ制御部 ２４ 基準波形メモリ ２６ 誤差信号
作成部 ２７ 第１低周波通過フィルタ ２８ 誤差波形
積分部 ２９ 第２低周波通過フィルタ ３０ ＰＷＭ演
算部 ｅ 誤差信号 Ｅ 誤差増幅信
号 ｆ 高周波除去後の誤差増幅信号 ｐ インバータ
駆動波形パターン ｇ 高周波除去後のインバータ駆動波形パターン Ｔon ゲートオン時間 ＩC 正弦波基
準電流信号 ＩO インバータ出力電流信号
図である。 ５ 高周波インバータブリッジ ２２ 高周波ＰＷ
Ｍインバータ制御部 ２４ 基準波形メモリ ２６ 誤差信号
作成部 ２７ 第１低周波通過フィルタ ２８ 誤差波形
積分部 ２９ 第２低周波通過フィルタ ３０ ＰＷＭ演
算部 ｅ 誤差信号 Ｅ 誤差増幅信
号 ｆ 高周波除去後の誤差増幅信号 ｐ インバータ
駆動波形パターン ｇ 高周波除去後のインバータ駆動波形パターン Ｔon ゲートオン時間 ＩC 正弦波基
準電流信号 ＩO インバータ出力電流信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中田 浩史 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (11)
- 【請求項１】 インバータ駆動波形パターンに基づいて
繰り返し出力される周期的なインバータ出力波形を希望
する周期波形に調整するインバータ制御方法であって、 今回の所定周期期間における前記インバータ出力波形と
該所定周期期間に同期して発生させた前記希望する周期
波形との間の誤差波形パターンを形成したうえで、該誤
差波形パターンを前回の所定周期期間における前記イン
バータ駆動波形パターンに加算して該インバータ駆動波
形パターンを更新することを特徴とするインバータ制御
方法。 - 【請求項２】 前記誤差波形パターンの位相を前回の所
定周期期間におけるインバータ駆動波形パターンに対し
て所定期間相対的に進相させたうえで、前回の所定周期
期間におけるインバータ駆動波形パターンに加算するこ
とを特徴とする請求項１記載のインバータ制御方法。 - 【請求項３】 前回の所定周期期間におけるインバータ
駆動波形パターンに対して高域ろ波を行ったうえで、該
高域ろ波後のインバータ駆動波形パターンに、前記誤差
波形パターンを加算することを特徴とする請求項１また
は請求項２記載のインバータ制御方法。 - 【請求項４】 前記誤差波形パターンに任意の係数（０
＜任意の係数≦１）を乗算したうえで、前回の所定周期
期間におけるインバータ駆動波形パターンに加算するこ
とを特徴とする請求項１ないし請求項３のいずれかに記
載のインバータ制御方法。 - 【請求項５】 前記誤差波形パターンの振幅に比例して
前記任意の係数を変動させることを特徴とする請求項４
記載のインバータ制御方法。 - 【請求項６】 インバータ駆動波形パターンに基づいて
繰り返し出力される周期的なインバータ出力波形を希望
する周期波形に調整するインバータ制御装置であって、 前回の所定周期期間におけるインバータ駆動波形パター
ンを記憶する記憶手段と、 今回の所定周期期間におけるインバータ出力波形と該所
定周期期間に同期して発生させた前記希望する周期波形
との間の誤差波形パターンを形成する誤差波形パターン
形成手段と、 前記誤差波形パターン形成手段が形成した誤差波形パタ
ーンを、前記記憶手段が記憶している前回の所定周期期
間におけるインバータ駆動波形パターンに加算して該イ
ンバータ駆動波形パターンを更新する更新手段とを有す
ることを特徴とするインバータ制御装置。 - 【請求項７】 前記更新手段は、前記誤差波形パターン
の位相を前回の所定周期期間におけるインバータ駆動波
形パターンに対して所定期間、相対的に進相させたうえ
で、前回の所定周期期間におけるインバータ駆動波形パ
ターンに加算するものであることを特徴とする請求項６
記載のインバータ制御装置。 - 【請求項８】 前記誤差波形パターンの進相具合を調整
する調整手段をさらに備えていることを特徴とする請求
項７記載のインバータ制御装置。 - 【請求項９】 前回の所定周期期間におけるインバータ
駆動波形パターンに対して高域ろ波を行う高域ろ波手段
をさらに備えていることを特徴とする請求項６ないし請
求項８のいずれかに記載のインバータ制御装置。 - 【請求項１０】 前記更新手段は、前記誤差波形パター
ンに任意の係数（０＜任意の係数≦１）を乗算したうえ
で、前回の所定周期期間におけるインバータ駆動波形パ
ターンに加算するものであることを特徴とする請求項６
ないし請求項９のいずれかに記載のインバータ制御装
置。 - 【請求項１１】 前記更新手段は、前記誤差波形パター
ンの振幅に比例して前記任意の係数を変動させるもので
あることを特徴とする請求項１０記載のインバータ制御
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26749595A JP3245523B2 (ja) | 1995-10-16 | 1995-10-16 | インバータ制御方法およびインバータ制御装置 |
| US08/729,583 US5668713A (en) | 1995-10-16 | 1996-10-11 | Inverter control method and inverter control device performing feedback control by suppressing delay |
| DE69636446T DE69636446T2 (de) | 1995-10-16 | 1996-10-14 | Wechselrichtersteuerverfahren und -vorrichtung mit Verzögerungsunterdrückung im Rückführungskreis |
| EP96116425A EP0768749B1 (en) | 1995-10-16 | 1996-10-14 | Inverter control method and inverter control device performing feedback control by suppressing delay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26749595A JP3245523B2 (ja) | 1995-10-16 | 1995-10-16 | インバータ制御方法およびインバータ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09117151A true JPH09117151A (ja) | 1997-05-02 |
| JP3245523B2 JP3245523B2 (ja) | 2002-01-15 |
Family
ID=17445652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26749595A Expired - Lifetime JP3245523B2 (ja) | 1995-10-16 | 1995-10-16 | インバータ制御方法およびインバータ制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5668713A (ja) |
| EP (1) | EP0768749B1 (ja) |
| JP (1) | JP3245523B2 (ja) |
| DE (1) | DE69636446T2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033043A (ja) * | 2001-07-18 | 2003-01-31 | Ebara Densan Ltd | インバータ装置 |
| JP2003047256A (ja) * | 2001-07-27 | 2003-02-14 | Ebara Densan Ltd | インバータ装置 |
| JP2007244066A (ja) * | 2006-03-07 | 2007-09-20 | Ebara Densan Ltd | 電圧形電流制御インバータ |
| JP2014050135A (ja) * | 2012-08-29 | 2014-03-17 | Murata Mfg Co Ltd | 電力系統連系インバータ装置 |
| JP2014054175A (ja) * | 2012-09-05 | 2014-03-20 | Lsis Co Ltd | インバータ |
| JP2014197920A (ja) * | 2013-03-29 | 2014-10-16 | シャープ株式会社 | インバータ回路 |
| WO2014200044A1 (ja) * | 2013-06-14 | 2014-12-18 | 株式会社村田製作所 | インバータ装置 |
| JP2015130742A (ja) * | 2014-01-07 | 2015-07-16 | 住友電気工業株式会社 | 変換装置 |
| JP2016178708A (ja) * | 2015-03-18 | 2016-10-06 | 住友電気工業株式会社 | 変換装置 |
| JP2017532943A (ja) * | 2014-10-20 | 2017-11-02 | モーメンタム ダイナミックス コーポレーション | 内在的力率補正の方法および装置 |
| US10177703B2 (en) | 2014-09-17 | 2019-01-08 | Mitsubishi Electric Corporation | Power conversion device and compressor driving device |
| WO2021131658A1 (ja) * | 2019-12-27 | 2021-07-01 | 日立Astemo株式会社 | インバータ制御装置、電動車両システム |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09294335A (ja) * | 1996-02-26 | 1997-11-11 | Sanyo Electric Co Ltd | 系統連系発電機 |
| JP3372436B2 (ja) * | 1996-11-28 | 2003-02-04 | オークマ株式会社 | インバータの制御装置 |
| JP3234909B2 (ja) * | 1996-12-13 | 2001-12-04 | シャープ株式会社 | インバータ制御装置、およびインバータの制御方法 |
| US5898585A (en) * | 1997-05-29 | 1999-04-27 | Premier Global Corporation, Ltd. | Apparatus and method for providing supplemental alternating current from a solar cell array |
| US6057665A (en) | 1998-09-18 | 2000-05-02 | Fire Wind & Rain Technologies Llc | Battery charger with maximum power tracking |
| US6052298A (en) * | 1999-03-03 | 2000-04-18 | Peco Ii, Inc. | Inverter input noise suppression circuit |
| WO2001041291A1 (en) * | 1999-11-29 | 2001-06-07 | Mitsubishi Denki Kabushiki Kaisha | Inverter controller |
| US6351400B1 (en) | 2000-01-18 | 2002-02-26 | Eviropower Corporation | Method and apparatus for a solar power conditioner |
| JP3391384B2 (ja) * | 2000-12-04 | 2003-03-31 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| DE112006000761B8 (de) * | 2005-03-31 | 2014-10-30 | Toyota Jidosha Kabushiki Kaisha | Spannungsumwandlungsvorrichtung und Fahrzeug |
| JP4730435B2 (ja) * | 2006-04-06 | 2011-07-20 | 株式会社安川電機 | Ｐｗｍインバータ装置 |
| CN100359779C (zh) * | 2006-05-08 | 2008-01-02 | 浙江大学 | 采用滤波器中间电流反馈的并网逆变器电流控制方法 |
| US7945413B2 (en) * | 2007-09-04 | 2011-05-17 | Solarbridge Technologies, Inc. | Voltage-sensed system and method for anti-islanding protection of grid-connected inverters |
| CN103155171B (zh) * | 2010-08-04 | 2016-10-05 | 凯文·史蒂芬·戴维斯 | 太阳能转换系统 |
| FR2976745B1 (fr) * | 2011-06-15 | 2015-07-17 | Schneider Electric Ind Sas | Mecanisme de commande securise pour systeme photovoltaique distribue |
| EP2571095B1 (en) | 2011-09-14 | 2017-12-13 | V2 Plug-in Hybrid Vehicle Partnership Handelsbolag | Device and method for protecting a battery |
| US9397499B2 (en) * | 2011-09-29 | 2016-07-19 | Sunlight Photonics Inc. | Methods and apparatus for high-frequency electrical power collection and transfer |
| CN103532412A (zh) * | 2012-07-05 | 2014-01-22 | 台达电子工业股份有限公司 | 一种功率变换器的反馈控制电路及功率变换器系统 |
| CN103825444A (zh) * | 2014-02-19 | 2014-05-28 | 倪兆瑞 | 全桥式变换器的快速启动方法 |
| JP6597544B2 (ja) * | 2016-09-30 | 2019-10-30 | 株式会社オートネットワーク技術研究所 | 信号発生回路及び電源装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0243840B1 (en) * | 1986-04-22 | 1992-12-02 | Mitsubishi Denki Kabushiki Kaisha | Control circuit used for a power conversion apparatus |
| JPS6434180A (en) * | 1987-07-27 | 1989-02-03 | Toshiba Corp | Controlling device of power converter |
| US5572416A (en) * | 1994-06-09 | 1996-11-05 | Lucent Technologies Inc. | Isolated input current sense means for high power factor rectifier |
-
1995
- 1995-10-16 JP JP26749595A patent/JP3245523B2/ja not_active Expired - Lifetime
-
1996
- 1996-10-11 US US08/729,583 patent/US5668713A/en not_active Expired - Lifetime
- 1996-10-14 EP EP96116425A patent/EP0768749B1/en not_active Expired - Lifetime
- 1996-10-14 DE DE69636446T patent/DE69636446T2/de not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033043A (ja) * | 2001-07-18 | 2003-01-31 | Ebara Densan Ltd | インバータ装置 |
| JP2003047256A (ja) * | 2001-07-27 | 2003-02-14 | Ebara Densan Ltd | インバータ装置 |
| JP2007244066A (ja) * | 2006-03-07 | 2007-09-20 | Ebara Densan Ltd | 電圧形電流制御インバータ |
| JP2014050135A (ja) * | 2012-08-29 | 2014-03-17 | Murata Mfg Co Ltd | 電力系統連系インバータ装置 |
| JP2014054175A (ja) * | 2012-09-05 | 2014-03-20 | Lsis Co Ltd | インバータ |
| US8971078B2 (en) | 2012-09-05 | 2015-03-03 | Lsis Co., Ltd. | DC/AC inverter switch controller |
| JP2014197920A (ja) * | 2013-03-29 | 2014-10-16 | シャープ株式会社 | インバータ回路 |
| JPWO2014200044A1 (ja) * | 2013-06-14 | 2017-02-23 | 株式会社村田製作所 | インバータ装置 |
| WO2014200044A1 (ja) * | 2013-06-14 | 2014-12-18 | 株式会社村田製作所 | インバータ装置 |
| JP5843052B2 (ja) * | 2013-06-14 | 2016-01-13 | 株式会社村田製作所 | インバータ装置 |
| JP2015130742A (ja) * | 2014-01-07 | 2015-07-16 | 住友電気工業株式会社 | 変換装置 |
| US10177703B2 (en) | 2014-09-17 | 2019-01-08 | Mitsubishi Electric Corporation | Power conversion device and compressor driving device |
| JP2017532943A (ja) * | 2014-10-20 | 2017-11-02 | モーメンタム ダイナミックス コーポレーション | 内在的力率補正の方法および装置 |
| JP2016178708A (ja) * | 2015-03-18 | 2016-10-06 | 住友電気工業株式会社 | 変換装置 |
| WO2021131658A1 (ja) * | 2019-12-27 | 2021-07-01 | 日立Astemo株式会社 | インバータ制御装置、電動車両システム |
| JP2021108526A (ja) * | 2019-12-27 | 2021-07-29 | 日立Astemo株式会社 | インバータ制御装置、電動車両システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0768749A3 (en) | 1999-09-01 |
| DE69636446T2 (de) | 2007-04-19 |
| JP3245523B2 (ja) | 2002-01-15 |
| DE69636446D1 (de) | 2006-09-28 |
| EP0768749A2 (en) | 1997-04-16 |
| US5668713A (en) | 1997-09-16 |
| EP0768749B1 (en) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245523B2 (ja) | インバータ制御方法およびインバータ制御装置 | |
| JP5810470B2 (ja) | 分散型発電インターフェース | |
| JP3234909B2 (ja) | インバータ制御装置、およびインバータの制御方法 | |
| TWI758707B (zh) | 功率因數校正電路、控制方法和控制器 | |
| CN112366965B (zh) | 针对逆变器延时的自适应预测结合零极点补偿控制方法 | |
| CN106685210A (zh) | 功率因数校正电路、控制方法和控制器 | |
| WO2002052709A1 (en) | A damping system | |
| CN105186906B (zh) | 三相lcl型光伏并网逆变器控制方法 | |
| KR102130514B1 (ko) | 단상 계통연계 인버터를 위한 고조파 보상 장치 및 방법 | |
| WO2022262065A1 (zh) | 一种基于级联式重复控制器的逆变器控制方法及相关设备 | |
| JPWO2023233456A5 (ja) | ||
| CN114442485B (zh) | 一种通用的分数阶多周期特征谐波重复控制器设计方法及控制器 | |
| CN112103970B (zh) | 一种并网变流器间谐波振荡抑制方法及装置 | |
| JP6837576B2 (ja) | 電力変換装置 | |
| JP3661012B2 (ja) | 配電系アクティブフィルタ装置及び制御方式 | |
| CN109787278B (zh) | 一种基于插值预测和电感补偿的无差拍并网控制方法 | |
| RU2413350C1 (ru) | Способ компенсации высших гармоник и коррекции коэффициента мощности сети | |
| CN113258615B (zh) | 并网逆变器频率自适应控制方法、装置、设备及存储介质 | |
| Jiao et al. | Gain scheduling control strategy for a single-phase grid-connected inverter | |
| CN113241936B (zh) | 一种dc/dc变换器的控制方法及控制器 | |
| CN114675533A (zh) | 一种分数阶多周期奇次谐波重复控制器设计方法及控制器 | |
| EP1344308A1 (en) | A waveform control system | |
| Qian et al. | Improved grid voltage feedforward for strengthening the inverter's adaptability to utility | |
| Odavic et al. | A" Two Ahead" Predictive Controller for Active Shunt Power Filters | |
| CN114779633B (zh) | 通用的分数阶多周期重复控制器设计方法及控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |