JP2007244066A - 電圧形電流制御インバータ - Google Patents

電圧形電流制御インバータ Download PDF

Info

Publication number
JP2007244066A
JP2007244066A JP2006061069A JP2006061069A JP2007244066A JP 2007244066 A JP2007244066 A JP 2007244066A JP 2006061069 A JP2006061069 A JP 2006061069A JP 2006061069 A JP2006061069 A JP 2006061069A JP 2007244066 A JP2007244066 A JP 2007244066A
Authority
JP
Japan
Prior art keywords
voltage
output
frequency
inverter
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006061069A
Other languages
English (en)
Other versions
JP4757663B2 (ja
Inventor
Takahide Ozawa
孝英 小澤
Isao Tsukagoshi
功 塚越
Seiichi Ishihara
誠一 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Densan Ltd
Original Assignee
Ebara Densan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Densan Ltd filed Critical Ebara Densan Ltd
Priority to JP2006061069A priority Critical patent/JP4757663B2/ja
Publication of JP2007244066A publication Critical patent/JP2007244066A/ja
Application granted granted Critical
Publication of JP4757663B2 publication Critical patent/JP4757663B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】フィードバック系演算器に遅れ要素を有していても、効果的に3次高調波を重畳することができる電圧形電流制御インバータを提供する。
【解決手段】商用電力系統の電圧を検出する電圧検出器18と、系統電圧の周波数と同一周波数の電流指令波形を生成する電流指令波形生成器24と、上記生成器から出力される電流目標値と、インバータの出力線から検出された電流フィードバック値との誤差を演算する遅れ要素をもつ誤差演算器25と、系統電圧の周波数の3倍周波数の3次高調波信号を得る3次高調波波形生成器26と、誤差演算器の遅れ時間分だけ、その位相を遅らす位相シフト器27と、誤差演算器の出力と位相シフト器の出力とを加算する加算演算器28とを備え、加算演算器の出力をパルス幅変調器29に入力し、パルス幅変調信号を生成し、インバータ15を該パルス幅変調信号により動作させる。
【選択図】図1

Description

本発明は、商用電力系統に接続され、系統負荷に電力を供給する系統連系発電システムなどにおいて、主に系統連系インバータとして用いられる電圧形電流制御インバータに係り、特にその電流制御についての技術に関する。
上記電圧形電流制御インバータにおいて、出力電圧波形に基本波の3倍周波数の電圧波形を重畳することで、インバータ入力電圧が低い状態でも、インバータ出力の相間電圧を正弦波で出力でき、電圧利用率を向上できることが知られている。この3倍周波数の電圧波形の重畳は、一般的な電圧制御インバータにおいては、電圧指令信号に直接3次高調波信号を重畳することで実現できる。また、電圧形電流制御インバータにおいては、所定周波数の正弦波目標信号と電流フィードバック信号との誤差信号を増幅した信号と3次高調波信号(目標信号の3倍周波数)とを同期して加算した信号を、パルス幅変調信号発生回路へ入力することで、出力電流を歪ますこと無く、インバータの3相各相出力へ3次高調波成分を重畳する方法が提案されている(例えば、特許文献1)。
特開平6−133558号公報
しかしながら、上記従来の技術では、3相分の誤差信号を増幅した信号の最大値、最小値、中間値を演算することにより3次高調波の信号を生成し、生成した3次高調波信号を誤差信号に同期して加算する方法が提案されているが、3次高調波信号を生成する方法が煩雑である。また、他の方法として、所定周波数の正弦波目標電流信号と電流フィードバック信号との誤差信号を増幅した信号と正弦波目標電流信号と同期した3次高調波信号(目標信号の3倍周波数)とを加算する方法も考えられるが、誤差演算器と増幅器に大きな遅れ要素があると効果的に3次高調波を重畳できない。
本発明は、上述した事情に鑑みてなされたもので、フィードバック系演算器に遅れ要素を有していても、効果的に3次高調波を重畳することができる電圧形電流制御インバータを提供することを目的とする。
本発明の電圧形電流制御インバータは、商用電力系統の電圧を検出する電圧検出器と、前記検出器で検出された前記電圧の周波数と同一周波数の電流指令波形を生成する電流指令波形生成器と、前記生成器から出力される電流目標値と、インバータの出力線から検出された電流フィードバック値との誤差を演算する遅れ要素をもつ誤差演算器と、前記電圧検出器で検出された前記電圧の周波数の3倍周波数の3次高調波信号を得る3次高調波波形生成器と、前記3次高調波波形生成器の出力を前記誤差演算器の遅れ時間分だけ、その位相を遅らす位相シフト器と、前記誤差演算器の出力と前記位相シフト器の出力とを加算する加算演算器とを備え、前記加算演算器の出力をパルス幅変調器に入力し、パルス幅変調信号を生成し、前記インバータを該パルス幅変調信号により動作させることを特徴とするものである。
本発明では、3次高調波を重畳する際に、フィードバック系の誤差演算器の遅れ要素を考慮して3次高調波を重畳するので、3次高調波信号と遅れ要素を持つ誤差演算器の出力信号の位相を一致させることが可能となり、効果的に3次高調波を重畳することができる。これにより、フィードバック系の誤差演算器に遅れ要素があっても、3次高調波を適正な位相に乗せられるので、インバータの直流入力電圧の高い電圧利用率を確保でき、インバータを効率的に利用することができる。
以下、本発明の実施形態について、添付図面を参照して説明する。なお、各図中、同一の作用または機能を有する部材または要素には、同一の符号を付して重複した説明を省略する。
図1は、本発明の一実施形態の電圧形電流制御インバータ用いた系統連系発電システムを示す。発電機11の交流発電出力は、全波整流回路などのコンバータ12により整流され、コンデンサ(直流電源)13に貯留された直流電力がインバータ15により系統連系可能な交流電力に変換され、商用電力系統16に接続された負荷に供給される。電圧形電流制御インバータ15は、直流電源13の直流電力を、電流指令値の振幅を有する交流電流に変換し、指令値の交流電流を系統負荷に送出する装置であり、商用電力系統16の系統電圧と同期を取り、交流電力を出力する。そして、指令値の交流電流を出力するように、実際のインバータ出力電流を検出し、誤差演算器を用いてフィードバック制御する。
インバータ15は、電力スイッチング素子をパルス幅変調信号に従ってオン/オフ制御することにより直流電力を交流電力に変換する電力変換装置であり、入力直流電圧がパルス幅変調され、出力される。このため、系統電圧を検出する系統電圧検出器18、系統への送出電流を検出する電流検出器19、系統リアクトル20、コンデンサ21などからなる高周波成分を除去するフィルタ回路などのインバータ装置としての基本的な構成を備えている。
そして、このインバータ15は、各相毎に基本周波数の波形に3次高調波の波形を重畳して出力する下記構成の制御装置を備えている。すなわち、系統電圧から基本波周波数の波形を検出する周波数検出器(位相検出器)23と、電流指令値と上記周波数検出器23で検出された基本波周波数の波形とから基本波の電流指令波形信号を形成する電流指令波形生成器24と、上記電流指令波形信号(目標値)と上記電流検出器19によりインバータの出力線から検出された電流信号(フィードバック値)との誤差を求める遅れ要素をもつ誤差演算器(PID演算器)25と、上記電圧検出器18で検出された商用系統電圧の3倍周波数の3次高調波波形信号を形成する3次高調波波形生成器26と、上記3次高調波波形生成器の出力を上記誤差演算器(PID演算器)25の遅れ時間分の位相を遅らせる位相シフト器27と、上記誤差演算器25の出力と上記位相シフト器27の出力とを加算演算する加算器28とを備え、加算器28の出力をパルス幅変調器29へ入力して、パルス幅変調信号を生成し、インバータ15をパルス幅変調制御する。
上記制御装置によれば、電流指令波形生成器24により電流指令値に従った系統電圧周波数の電流指令波形(目標値)が形成される。そして、インバータ15の出力線から検出された実際電流波形(フィードバック値)との誤差を求める演算が誤差演算器25で行われ、誤差がゼロとなる(フィードバック値が目標値に一致する)ように、誤差演算器25から基本周波数の電流指令波形信号が出力される。そして、この基本周波数の電流指令波形信号に、商用系統電圧の3倍周波数の3次高調波波形信号が位相シフト器27により誤差演算器25の遅れ時間分だけ位相を遅らせて、加算器28により重畳される。これにより、誤差演算器25が遅れ時間を有していても、3次高調波信号と遅れ要素を持つ誤差演算器の基本波信号の位相を一致させることが可能となり、効果的に3次高調波を重畳することができる。
従って、各相毎の出力電流は、基本波に3次高調波が位相を合わせて正確に重畳したものとなり、インバータにおける入力直流電圧の電圧利用率が高められ、インバータを効率的に作動させることができる。そして、重畳された3次高調波成分は線間電圧においてキャンセルされるので、商用交流電力系統16側には基本波周波数成分のみが出力される。
なお、電圧形電流制御インバータの位相シフト器27における位相シフト量の設定は、以下のいずれかの方法による。
(a)誤差演算器25の出力位相遅れを予測して所定の値(時間または遅れ時間に略等しい位相角)を設定する。
(b)誤差演算器25の出力位相を実際に検出し、誤差演算器25の出力と同期するように位相シフト量を設定する。
次に、上記制御装置の具体的な構成例を図2に示す。この実施形態においては、誤差演算器25および加算器28を、演算増幅器を用いたアナログ回路で構成している。そして、誤差演算器25においては、抵抗(R)とキャパシタ(C)とで構成される積分回路を含むため、出力位相遅れが生じることは上述したとおりである。ここで、端子Aは電流指令波形生成器24に接続され、電流指令値に従った系統電圧周波数の電流指令波形(目標値)が入力される。端子Bは電流検出器19に接続され、インバータ15の出力線から検出された実際電流波形(フィードバック値)が入力され、誤差演算器25で誤差演算(PID演算)が行われる。3次高調波波形生成器26と、位相シフト器27は、メモリに蓄積されたプログラムによりマイクロプロセッサでデジタル演算処理により実現され、所定量の出力位相遅れの3次高調波アナログ波形が加算器28に入力され、上記誤差演算器25の出力と加算され、3次高調波を重畳した電流指令波形が端子Cよりパルス幅変調器(三角波比較回路)29に出力される。
次に、この制御装置における3次高調波の位相シフトについて、図3を参照して説明する。まず、系統電圧波形であるU相電圧波形(a)の立ち上がりゼロクロスから次の立ち上がりゼロクロスまでの時間T1を、マイクロプロセッサ内部のタイマ1にて計測する(b)。次に、電流指令波形生成器24の出力位相は、上述の立ち上がりのタイミングから計測した時間の例えば1/360の時間(電気角1°に相当する時間)を設定したタイマ2(c)のタイプアップを利用して、作成することができる。具体的には、インターバルタイマ機能をもつタイマ2に、タイマ1で計測した時間の1/360の時間を設定する。このタイマ2のタイムアップ(インターバル時間)ごとに発生する割り込みにて、出力に使用する360個に分割されたサイン波形テーブルデータ参照用ポインタをインクリメントする。また、立ち上がりゼロクロス発生時にこのサイン波形テーブルデータ参照用ポインタをゼロにリセット(ゼロクロス点の開始点をセット)する。これにより、図3(d)に示す電流指令波形を作成することができる。
ここで、上述の電流指令波形の3倍周波数波形を出力する場合には、3倍周波数用のサイン波形テーブルデータを用意しておき、タイマ2(e)のタイムアップごとに3倍周波数サイン波形テーブルデータ参照用ポインタをインクリメントすることで、電流指令波形と同期した3倍周波数波形(f)の出力を行うことができる。さらに、電流指令波形に対し、3倍周波数波形の位相を遅らせるには、立ち上がりゼロクロス発生時にこのサイン波形テーブルデータ参照用ポインタをゼロにリセットする際に、3倍周波数参照用テーブルの参照用ポインタを任意の値(位相シフト量T3)にセットすることで、電流指令値に対して、3倍周波数の位相を、任意の値だけ変化させることができる。図示の実施例の場合は、立ち上がりゼロクロスのタイミングで、時間T2を3個分遅らせることで、電流指令波形に対して、3°遅らせている。上述の説明は、1周期を360分割した際の説明であり、1周期の分割数は任意の値で構わない。この位相シフトした3倍周波数波形(f)に誤差増幅器の基本波出力波形(g)を加算器28で加算すると、正確に位相を合わせた台形状の加算器出力波形(h)が得られる。
上述の実施例は、マイクロプロセッサを使用しなくても、ハードウェアでも実施可能であるが、マイクロプロセッサで構成をした方が、構成が簡単になり位相シフト量を変更する場合の変更も容易となり、コスト的にも安価に構成できる。
上記実施形態では、誤差演算器25および加算器28をハードウェアで構成する例について説明したが、マイクロプロセッサとメモリを用いソフトウェアで構成するようにしてもよい。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは勿論である。
本発明の一実施形態の電圧形電流制御インバータを示すブロック図である。 上記インバータの制御装置の構成例を示す回路図である。 上記インバータの動作例を示す波形図である。
符号の説明
11 発電機
12 コンバータ
13 直流電源
15 電圧形電流制御インバータ
16 商用交流電力系統
18 電圧検出器
19 電流検出器
20 リアクトル
21 コンデンサ
23 周波数検出器
24 電流指令波形生成器
25 誤差演算器(PID演算器)
26 3次高調波波形生成器
27 位相シフト器
28 加算器
29 パルス幅変調器

Claims (2)

  1. 商用電力系統の電圧を検出する電圧検出器と、
    前記検出器で検出された前記電圧の周波数と同一周波数の電流指令波形を生成する電流指令波形生成器と、
    前記生成器から出力される電流目標値と、インバータの出力線から検出された電流フィードバック値との誤差を演算する遅れ要素をもつ誤差演算器と、
    前記電圧検出器で検出された前記電圧の周波数の3倍周波数の3次高調波信号を得る3次高調波波形生成器と、
    前記3次高調波波形生成器の出力を前記誤差演算器の遅れ時間分だけ、その位相を遅らす位相シフト器と、
    前記誤差演算器の出力と前記位相シフト器の出力とを加算する加算演算器とを備え、前記加算演算器の出力をパルス幅変調器に入力し、パルス幅変調信号を生成し、前記インバータを該パルス幅変調信号により動作させることを特徴とする電圧形電流制御インバータ。
  2. 前記電流指令波形生成器と3次高調波波形生成器と位相シフト器とを、マイクロプロセッサとメモリによるソフトウェアで構成したことを特徴とする請求項1記載の電圧形電流制御インバータ。
JP2006061069A 2006-03-07 2006-03-07 電圧形電流制御インバータ Expired - Fee Related JP4757663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006061069A JP4757663B2 (ja) 2006-03-07 2006-03-07 電圧形電流制御インバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006061069A JP4757663B2 (ja) 2006-03-07 2006-03-07 電圧形電流制御インバータ

Publications (2)

Publication Number Publication Date
JP2007244066A true JP2007244066A (ja) 2007-09-20
JP4757663B2 JP4757663B2 (ja) 2011-08-24

Family

ID=38589033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006061069A Expired - Fee Related JP4757663B2 (ja) 2006-03-07 2006-03-07 電圧形電流制御インバータ

Country Status (1)

Country Link
JP (1) JP4757663B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303461A (ja) * 2008-06-17 2009-12-24 Sanyo Denki Co Ltd 電流制御型電力変換器及び電流制御型電力変換器の出力電流波形改善方法
JP2010263775A (ja) * 2009-04-08 2010-11-18 Panasonic Corp 直流電源装置およびインバータ駆動装置およびこれを用いた空気調和機
JP2012085482A (ja) * 2010-10-14 2012-04-26 Fuji Electric Co Ltd 分散型電源システム
JP2016149882A (ja) * 2015-02-13 2016-08-18 三菱電機株式会社 交流モータ駆動装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280773A (ja) * 1985-06-03 1986-12-11 Nippon Electric Ind Co Ltd パルス幅制御方式インバ−タ装置
JPH0370473A (ja) * 1989-08-05 1991-03-26 Fuji Electric Co Ltd パルス幅変調制御インバータの電流調節器
JPH06133558A (ja) * 1992-10-15 1994-05-13 Fanuc Ltd Pwm制御方式
JPH07147781A (ja) * 1993-11-25 1995-06-06 Sharp Corp 系統連系型インバータ制御装置
JPH09117151A (ja) * 1995-10-16 1997-05-02 Sharp Corp インバータ制御方法およびインバータ制御装置
JPH10210756A (ja) * 1997-01-20 1998-08-07 Nippon Inbaata Kk 三相電圧型電流制御インバータ
JP2003134843A (ja) * 2001-10-26 2003-05-09 Fuji Electric Co Ltd Pwm電力変換装置の制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280773A (ja) * 1985-06-03 1986-12-11 Nippon Electric Ind Co Ltd パルス幅制御方式インバ−タ装置
JPH0370473A (ja) * 1989-08-05 1991-03-26 Fuji Electric Co Ltd パルス幅変調制御インバータの電流調節器
JPH06133558A (ja) * 1992-10-15 1994-05-13 Fanuc Ltd Pwm制御方式
JPH07147781A (ja) * 1993-11-25 1995-06-06 Sharp Corp 系統連系型インバータ制御装置
JPH09117151A (ja) * 1995-10-16 1997-05-02 Sharp Corp インバータ制御方法およびインバータ制御装置
JPH10210756A (ja) * 1997-01-20 1998-08-07 Nippon Inbaata Kk 三相電圧型電流制御インバータ
JP2003134843A (ja) * 2001-10-26 2003-05-09 Fuji Electric Co Ltd Pwm電力変換装置の制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303461A (ja) * 2008-06-17 2009-12-24 Sanyo Denki Co Ltd 電流制御型電力変換器及び電流制御型電力変換器の出力電流波形改善方法
JP2010263775A (ja) * 2009-04-08 2010-11-18 Panasonic Corp 直流電源装置およびインバータ駆動装置およびこれを用いた空気調和機
JP2012085482A (ja) * 2010-10-14 2012-04-26 Fuji Electric Co Ltd 分散型電源システム
CN102457204A (zh) * 2010-10-14 2012-05-16 富士电机株式会社 分布式电源系统
JP2016149882A (ja) * 2015-02-13 2016-08-18 三菱電機株式会社 交流モータ駆動装置

Also Published As

Publication number Publication date
JP4757663B2 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
Deng et al. PWM methods to handle time delay in digital control of a UPS inverter
JP4757663B2 (ja) 電圧形電流制御インバータ
US4906860A (en) Control device for active filter
KR20200056281A (ko) 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치
TW201822466A (zh) 用於市電並聯系統之鎖相迴路方法
JP5742150B2 (ja) 交直変換装置の同期制御装置
JP2009303461A (ja) 電流制御型電力変換器及び電流制御型電力変換器の出力電流波形改善方法
JP2006258698A (ja) ゼロクロス検出回路
US8189356B2 (en) PWM inverter
JP6876585B2 (ja) 電力変換装置および電力変換システム
KR101026281B1 (ko) 능동형 전력필터의 전류제어 장치
JP4779442B2 (ja) 電力変換器の制御装置
JP7293744B2 (ja) 電力変換装置
JP3958255B2 (ja) 発電機における位相同期検出回路
JP7359228B2 (ja) 電力変換器の制御システム
JP5061343B2 (ja) 電力変換制御方法
JPH09322556A (ja) 電圧形系統連系インバータシステム
JP5849672B2 (ja) 同期検出装置
KR20080062940A (ko) 계통 연계형 인버터용 전류 제어장치
JP2008092665A (ja) 交流交流直接変換器の制御装置
JP2009288070A (ja) 交流電力測定装置
JP6430274B2 (ja) 位相差検出方法
JPH0937554A (ja) Pwmコンバータの制御装置およびその制御装置を用いた無停電電源装置
JP2007089330A (ja) 電力変換装置及びその調整方法
Lubura et al. Experimental verification of single-phase PLL with novel two-phase generator for grid-connected converters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees