JPH09114658A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 命令をフェッチする際に所定の命令の誤った
取り込みを識別し、前記所定の命令の誤フェッチによる
ウォッチドックタイマなどの監視機能の停止や誤ったデ
ータ処理による誤動作を回避し、マイクロコンピュータ
における信頼性を向上させる。 【解決手段】 所定の命令の取り込みを有効とする有効
期間および前記所定の命令の取り込みを無効とする無効
期間を決定する有効・無効期間決定手段と、前記無効期
間に取り込まれる前記所定の命令を無効にする取り込み
無効手段とを備え、前記取り込み無効手段により前記無
効期間に取り込まれる前記所定の命令を無効にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、命令をフェッチ
する際の信頼性を向上させたマイクロコンピュータに関
するものである。

【０００２】

【従来の技術】従来のマイクロコンピュータでは、メモ
リに格納されている命令を読み出し、コマンドラッチ回
路を介してＣＰＵに取り込み、取り込んだ命令に従って
動作を実行する。この命令の取り込みを行うためのコマ
ンドラッチ部は、メモリから読み出した命令をラッチす
る構成であるが、ラッチする命令あるいはラッチした命
令がノイズにより他の命令に変化してしまう現象が生じ
る場合がある。このような場合には、正しく前記ＣＰＵ
に取り込まれた命令と、ノイズ等でオペコード自体が変
化し、あるいはＣＰＵの暴走等によりデータをオペコー
ドとして誤ってフェッチしようとした場合の命令との識
別を行うことができず、フェッチ期間に入力されてきた
命令が前記誤った命令であっても実行されてしまうこと
になる。

【０００３】このような場合に前記フェッチする命令
が、例えばシステムクロックを停止させる命令（以下、
ＳＴＰ命令という）である場合には不慮の発振停止が生
じ、ウォッチドックタイマではカウントソースクロック
が停止したことになり、本来有している監視機能を失っ
てしまい、マイクロコンピュータはその機能を停止す
る。したがって、マイクロコンピュータを再度、動作さ
せるにはマイクロコンピュータ外部よりリセット信号を
入力することになる。

【０００４】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、フェッチし
ようとする命令が正しい命令であるか、あるいはノイズ
等により変化した誤った命令であるかの識別が困難であ
り、特にフェッチしようとしている命令が誤ったＳＴＰ
命令などである場合には、システム全体へ与える影響が
大きくなる課題があった。

【０００５】この発明は上記のような課題を解決するた
めになされたもので、命令をフェッチする際に所定の命
令の誤った取り込みを判別することを可能にして、特に
誤った命令のフェッチによるウォッチドックタイマなど
の監視機能の停止を回避し、信頼性の高い処理動作を実
現するマイクロコンピュータを得ることを目的とする。

【０００６】

【課題を解決するための手段】請求項１記載の発明に係
るマイクロコンピュータは、所定の命令の取り込みを有
効とする有効期間および前記所定の命令の取り込みを無
効とする無効期間を決定する有効・無効期間決定手段
と、該有効・無効期間決定手段により決定された前記無
効期間に取り込まれる前記所定の命令を無効にする取り
込み無効手段とを備えたものである。

【０００７】請求項２記載の発明に係るマイクロコンピ
ュータは、システムクロックをカウントすることで内部
状態が遷移するカウンタの内部状態に応じて所定の命令
の取り込みを有効とする有効期間および前記所定の命令
の取り込みを無効とする無効期間を決定する有効・無効
期間決定手段を備えたものである。

【０００８】請求項３記載の発明に係るマイクロコンピ
ュータは、有効・無効期間決定手段により決定された無
効期間に取り込まれる所定の命令を無演算命令に変換す
ることで前記取り込まれる所定の命令を無効にする取り
込み無効手段を備えたものである。

【０００９】請求項４記載の発明に係るマイクロコンピ
ュータは、所定の命令をラッチするコマンドラッチ回路
と、有効・無効期間決定手段がカウンタの内部状態に応
じて決定した無効期間に取り込まれる前記所定の命令
を、前記コマンドラッチ回路において無演算命令に変換
することで前記取り込まれる所定の命令を無効にする取
り込み無効手段を備えたものである。

【００１０】請求項５記載の発明に係るマイクロコンピ
ュータは、有効・無効期間決定手段により決定された無
効期間に取り込まれる所定の命令を、内部クロックを停
止させる内部クロック停止命令に変換することで無効に
する取り込み無効手段を備えたものである。

【００１１】請求項６記載の発明に係るマイクロコンピ
ュータは、所定の命令をラッチするコマンドラッチ回路
と、有効・無効期間決定手段がカウンタの内部状態に応
じて決定した無効期間に取り込まれる所定の命令を、前
記コマンドラッチ回路において内部クロック停止命令に
変換することで無効にする取り込み無効手段を備えたも
のである。

【００１２】請求項７記載の発明に係るマイクロコンピ
ュータは、有効・無効期間決定手段により決定された無
効期間に取り込まれる所定の命令を無演算命令あるいは
内部クロックを停止させる内部クロック停止命令に変換
することで前記所定の命令を無効にする取り込み無効手
段を備えたものである。

【００１３】請求項８記載の発明に係るマイクロコンピ
ュータは、有効・無効期間決定手段がカウンタの内部状
態に応じて決定した前記無効期間に取り込まれる所定の
命令を、コマンドラッチ回路において無演算命令または
内部クロック停止命令に変換することで無効とする取り
込み無効手段を備えたものである。

【００１４】請求項９記載の発明に係るマイクロコンピ
ュータは、コマンドラッチ回路において無演算命令また
は内部クロック停止命令へ変換することで取り込み無効
手段が無効期間に取り込まれる所定の命令を無効にする
際の、前記無演算命令または前記内部クロック停止命令
の選択を外部から設定される所定の条件を基に行う選択
回路を備えたものである。

【００１５】請求項１０記載の発明に係るマイクロコン
ピュータは、有効・無効期間決定手段により決定された
無効期間に所定の命令が取り込まれるとシステムリセッ
トを発生させ前記所定の命令を無効にする取り込み無効
手段を備えたものである。

【００１６】請求項１１記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときを無効期間と決定する有効・無効期間決定手段を
備えたものである。

【００１７】請求項１２記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに取り込まれる所定の命令を無演算命令に変換す
ることで前記所定の命令を無効にする取り込み無効手段
を備えたものである。

【００１８】請求項１３記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに取り込まれる所定の命令を、コマンドラッチ回
路において無演算命令に変換する取り込み無効手段を備
えたものである。

【００１９】請求項１４記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに取り込まれる所定の命令を内部クロックを停止
させる内部クロック停止命令に変換することで前記所定
の命令を無効にする取り込み無効手段を備えたものであ
る。

【００２０】請求項１５記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに取り込まれる所定の命令を、コマンドラッチ回
路において内部クロック停止命令に変換することで前記
所定の命令を無効にする取り込み無効手段を備えたもの
である。

【００２１】請求項１６記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに取り込まれる所定の命令を無演算命令あるいは
内部クロックを停止させる内部クロック停止命令に変換
することで前記所定の命令を無効にする取り込み無効手
段を備えたものである。

【００２２】請求項１７記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに、所定の命令をコマンドラッチ回路において無
演算命令または内部クロック停止命令に変換することで
取り込まれる前記所定の命令を無効とする取り込み無効
手段を備えたものである。

【００２３】請求項１８記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに取り込まれる所定の命令を、コマンドラッチ回
路において無演算命令または内部クロック停止命令へ変
換することで無効にする際に、前記無演算命令または前
記内部クロック停止命令の選択を、外部から設定される
所定の条件を基に行う選択回路を備えたものである。

【００２４】請求項１９記載の発明に係るマイクロコン
ピュータは、周辺モジュールのいずれかが動作状態にあ
るときに所定の命令が取り込まれるとシステムリセット
を発生させることで前記所定の命令を無効にする取り込
み無効手段を備えたものである。

【００２５】請求項２０記載の発明に係るマイクロコン
ピュータは、周辺Ｉ／Ｏモジュールのいずれかが動作状
態にあるときに取り込まれる所定の命令を無効にするよ
うにしたものである。

【００２６】請求項２１記載の発明に係るマイクロコン
ピュータは、周辺Ｉ／Ｏモジュールが入力モードの状態
あるいは出力データが‘Ｌ’レベルに固定されていない
状態にあるときに取り込まれる所定の命令を無効にする
ようにしたものである。

【００２７】請求項２２記載の発明に係るマイクロコン
ピュータは、所定の命令のプログラムされている記憶領
域がアクセスされない期間を無効期間とする有効・無効
期間決定手段を備えたものである。

【００２８】請求項２３記載の発明に係るマイクロコン
ピュータは、無効期間に取り込まれるシステムクロック
を停止させる命令を無効にするようにしたものである。

【００２９】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１のマイ
クロコンピュータ（以下、マイコンという）におけるコ
マンドラッチ回路周辺の構成を示す回路図である。図に
おいて、１はＳＴＰ命令の有効期間および無効期間を、
システムクロックＣＬＫをカウントしたときの内部状態
により決定する８ビットのカウンタ（有効・無効期間決
定手段）、２は前記有効期間を決定するために前記カウ
ンタの所定の桁（この実施の形態では、下位２ビット目
および最上位ビットの桁）の論理積を出力するＡＮＤ回
路、４はカウンタ１をクリアするタイミングを決定する
ＡＮＤ回路、６は前記ＡＮＤ回路４の出力とリセット信
号ＲＳＴいずれかによりカウンタ１をクリアするＯＲ回
路、９はＳＴＰ命令のデコード信号を出力するＳＴＰ命
令デコーダ、１１はＳＴＰ命令許可信号を出力するＡＮ
Ｄ回路（取り込み無効手段）である。１０は信号Ｊ１０
ｂの生成回路（取り込み無効手段）、１２は信号Ｊ１０
ａと信号Ｊ１０ａを反転した信号の生成回路（取り込み
無効手段）である。Ｊ１０ａはＳＴＰ命令が前記無効期
間にフェッチされる状態にあるか否かを知る信号、Ｊ１
０ｂは前記有効期間にＳＴＰ命令がフェッチされる状態
にあるか否か、あるいはＳＴＰ命令以外の命令がフェッ
チされる状態にあるか否か示す信号である。

【００３０】Ｊ１０はフェッチタイミング信号、１３は
コマンドラッチ回路、１４はデータのビットデータＤＢ
７を単純にラッチするタイプＡのコマンドラッチ、１５
はビットデータＤＢ５を強制的に‘Ｈ’レベルにしてラ
ッチできるタイプＢのコマンドラッチ、１６はビットデ
ータＤＢ４を強制的に‘Ｌ’レベルにしてラッチできる
タイプＣのコマンドラッチである。コマンドラッチ回路
１３は、８ビットのコマンドをラッチすることが可能で
あり、前記タイプＡのコマンドラッチと前記タイプＢの
コマンドラッチと前記タイプＣのコマンドラッチの組み
合せにより構成されている。

【００３１】１９はＰチャネルトランジスタ（取り込み
無効手段）、２０はＮチャネルトランジスタ（取り込み
無効手段）、２１はトランスミッションゲート（取り込
み無効手段）を示している。

【００３２】次に動作について説明する。カウンタ１は
図示しないクロック発生回路より出力されるシステムク
ロックＣＬＫをアップカウントしてカウント値が１６進
で８２になると、カウンタ１の下位２ビット目と最上位
ビットとが「１」になるため、ＡＮＤ回路２の出力信号
が‘Ｈ’レベルとなりＳＴＰ命令の有効期間となる。

【００３３】さらに、カウントが継続されカウント値が
１６進で８４になると、カウンタ１の下位３ビット目と
最上位ビットとが「１」になるため、ＡＮＤ回路４の出
力信号は‘Ｈ’レベルとなり、ＯＲ回路６の出力も
‘Ｈ’レベルとなり、カウンタ１をクリアしてカウント
値はリセットされ１６進で００となり、ＡＮＤ回路２の
出力も‘Ｌ’レベルとなりＳＴＰ命令の無効期間とな
る。

【００３４】また、カウンタ１は図示されないリセット
回路からシステムリセットの際に出力されるリセット信
号ＲＳＴによってもリセットされる。なお、カウンタ１
のビット長ならびにＡＮＤ回路２，４の入力端子が接続
されるカウンタ１の桁位置は有効／無効期間の設定に応
じて任意に変更しても良い。

【００３５】次に、ＳＴＰ命令（この実施の形態では１
６進でＤＢ、２進表記では１１０１１０１１）が入力さ
れるとＳＴＰ命令デコーダ９から出力されるデコード信
号は‘Ｈ’レベルとなり、ＡＮＤ回路１１の出力はＳＴ
Ｐ命令の前記有効期間であれば‘Ｈ’レベル、前記無効
期間であれば‘Ｌ’レベルとなる。

【００３６】従来より命令はコマンドラッチ回路１３に
フェッチタイミング信号Ｊ１０（以下、信号Ｊ１０とい
う）でラッチされるのだが、この実施の形態では前記Ｓ
ＴＰ命令が前記無効期間にフェッチされようとした場
合、信号Ｊ１０ａが‘Ｈ’レベルとなり、データを単純
にラッチするタイプＡのコマンドラッチ１４、データを
強制的に‘Ｈ’レベルにしてラッチできるタイプＢのコ
マンドラッチ１５、データを強制的に‘Ｌ’レベルにし
てラッチできるタイプＣのコマンドラッチ１６の３つの
タイプのコマンドラッチの組合せで構成されているコマ
ンドラッチ回路１３により、ＳＴＰ命令コードをＮＯＰ
命令コード（この実施の形態では１６進でＥＡ）に変換
させて取り込むことができる。

【００３７】つまり、ＳＴＰ命令コード（１６進でＤ
Ｂ）は２進表記にすると１１０１１０１１であり、ＮＯ
Ｐ命令コード（１６進でＥＡ）は２進表記すると１１１
０１０１０となり、コマンドラッチ回路１３においてビ
ットデータＤＢ５をラッチするコマンドラッチ１５がＳ
ＴＰ命令のビットデータＤＢ５の“０”を強制的に正論
理で‘Ｈ’レベルすなわち“１”にしてラッチし、さら
にＳＴＰ命令のビットデータＤＢ４とビットデータＤＢ
０の“１”を強制的に‘Ｌ’レベルすなわち“０”に変
換してラッチすればよい。

【００３８】このためタイプＢのコマンドラッチ１５に
はゲート入力として信号Ｊ１０ａの反転信号が供給さ
れ、またソースをＶＤＤに接続されたＰチャネルトラン
ジスタ１９を設け、またタイプＣのコマンドラッチ１６
にはゲート入力として信号Ｊ１０ａが供給され、またソ
ースをＶＳＳに接続したＮチャネルトランジスタ２０を
設ける。これらＰチャネルトランジスタ１９およびＮチ
ャネルトランジスタ２０は、マイクロコンピュータのデ
ータバス取り組み口であるコマンドラッチ回路１３にお
けるコマンドラッチ１５，１６のトランスミッションゲ
ート２１に対し並列に配置する。

【００３９】ただし、これらＰチャネルトランジスタ１
９およびＮチャネルトランジスタ２０およびトランスミ
ッションゲート２１はオン／オフ動作を行うスイッチン
グ素子であれば他の素子を用いることも可能である。

【００４０】また、前記有効期間に前記ＳＴＰ命令が、
またはＳＴＰ命令以外の命令がフェッチされようとした
場合、信号Ｊ１０ｂは‘Ｈ’レベルとなり、信号Ｊ１０
ａは‘Ｌ’レベルとなって、Ｐチャネルトランジスタ１
９およびＮチャネルトランジスタ２０は非導通となり、
一方、データバス取り組み口であるコマンドラッチ回路
１３のコマンドラッチ１５，１６に配置されたトランス
ミッションゲート２１は導通し、タイプＢのコマンドラ
ッチ１５およびタイプＣのコマンドラッチ１６共にデー
タを従来通りラッチするようになる。

【００４１】したがって、この実施の形態のマイコンで
は、ＳＴＰ命令を実行させたい場合にはカウンタ１の値
を考慮してプログラムする必要がある。具体的には、カ
ウント値はリセット解除後１６進で００からシステムク
ロックＣＬＫに従ってアップカウントして行くので、プ
ログラム実行シーケンスより前記カウント値が１６進で
８２または８３である間にＳＴＰ命令をフェッチするよ
うにプログラムを組み上げる必要がある。

【００４２】またＳＴＰ命令の有効期間を容易に知る手
段として、カウンタ１の値を読み出す回路を付加しても
良いし、ＳＴＰ命令の有効期間を示すＡＮＤ回路１１の
出力を読み出す回路を付加しても良い。これにより、ノ
イズ等で他の命令が変化するなどして生じたＳＴＰ命令
は誤フェッチされることがなく、このような誤ったＳＴ
Ｐ命令は実行されない。従って、誤ったＳＴＰ命令が実
行されることにより生じる不慮の発振停止を回避するこ
とが可能となり、ウォッチドックタイマもその監視機能
を喪失することがなく、ウォッチドックタイマによるリ
セットを待つことができ、マイコンの命令読み込みの際
の信頼性が向上する。

【００４３】実施の形態２．図２は、この発明に係るマ
イコンの実施の形態２におけるコマンドラッチ回路の構
成を示す説明図である。この実施の形態２では、前記実
施の形態１における信号Ｊ１０ａおよび信号Ｊ１０ｂを
用いて、誤ったＳＴＰ命令をＣＰＵの内部クロックを停
止させる命令（以下、ＷＩＴ命令という）へ変換する。
図において、１７はコマンドラッチ回路である。このコ
マンドラッチ回路１７は、前記実施の形態１で説明した
コマンドラッチ回路１３が、Ａタイプのコマンドラッチ
１４とＢタイプのコマンドラッチ１５とＣタイプのコマ
ンドラッチ１６との組み合わせにより構成された、タイ
プＡ，Ｂ，Ｃで表すとＡＡＢＣＡＡＡＣである構成のコ
マンドラッチ回路であったのに対し、ＡＡＡＣＡＡＡＡ
なる構成である。

【００４４】次に動作について説明する。前記実施の形
態１と同様に信号Ｊ１０ａと信号Ｊ１０ｂを使用し、Ｓ
ＴＰ命令が無効期間にフェッチされようとした場合に
は、コマンドラッチ回路１７においてＳＴＰ命令コード
をＷＩＴ命令コード（本実施の形態では１６進でＤＣ）
に変換して取り込む。

【００４５】具体的には、１６進でＤＢのＳＴＰ命令コ
ードは２進表記にすると１１０１１０１１であり、１６
進でＣＢのＷＩＴ命令コードは２進表記すると１１００
１０１１となり、コマンドラッチ回路１７のビットデー
タＤＢ４をラッチするコマンドラッチ１６でＳＴＰ命令
コードのビットデータＤＢ４を“１”から“０”に変換
すれば、コマドラッチ部１７でラッチする命令コードは
ＷＩＴ命令コードになる。

【００４６】この結果、無効期間すなわち異常時に誤っ
てフェッチされようとしたＳＴＰ命令は実行されずＷＩ
Ｔ命令としてフェッチされて実行され、不慮の発振停止
が回避され、また、変換された命令はＷＩＴ命令である
からそれ以上はプログラムが実行されないため誤フェッ
チによる影響は少なく、ウォッチドックタイマによるリ
セットを待つことができる。

【００４７】実施の形態３．図３は、この実施の形態３
のマイコンにおけるコマンドラッチ回路周辺の構成を示
すブロック図である。図３において図１と同一または相
当の部分については同一の符号を付し説明を省略する。
図において、１８はコマンドラッチ回路であり、タイプ
Ａ，Ｂ，Ｃで表すとＡＡ（ＢまたはＡ）ＣＡＡＡ（Ｃま
たはＡ）の組み合わせとなっており、ＳＴＰ命令コード
のビットデータＤＢ０をラッチするコマンドラッチはタ
イプＣまたはタイプＡの選択を可能にする構成、ＳＴＰ
命令コードのビットデータＤＢ５をラッチするコマンド
ラッチはタイプＢまたはタイプＡの選択を可能にする構
成となっている。２２は選択信号Ｓが‘Ｈ’レベルのと
きに導通するトランスミッションゲート（取り込み無効
手段）、２３は選択信号Ｓが‘Ｌ’レベルのときに導通
するトランスミッションゲート（取り込み無効手段）で
ある。２４は選択信号Ｓを出力する命令選択回路（選択
回路）、２５は選択信号Ｓを反転させるインバータ回路
であり、命令選択回路２４はレジスタあるいは外部から
入力される信号等により前記選択信号が設定され出力さ
れる。

【００４８】次に動作について説明する。先ず、ＳＴＰ
命令が無効期間にフェッチされようとした場合にこのＳ
ＴＰ命令を無効にするために他の命令、この場合、ＮＯ
Ｐ命令あるいは前記実施の形態２のＷＩＴ命令のいずれ
かに変換するための選択を命令選択回路２４により決め
ておく。すなわち、ＮＯＰ命令に変換する場合にはコマ
ンドラッチ回路１８のタイプＡ，Ｂ，Ｃにより組み合わ
される構成を前記実施の形態１のコマンドラッチ回路１
３のＡＡＢＣＡＡＡＣなる構成になるように選択信号Ｓ
を‘Ｈ’レベルにして、トランスミッシュンゲート２２
を導通させてＳＴＰ命令コードのビットデータＤＢ０を
ラッチするコマンドラッチをタイプＣに選択し、ＳＴＰ
命令コードのビットデータＤＢ５をラッチするコマンド
ラッチをタイプＢに選択しておく。また、ＷＩＴ命令に
変換する場合にはコマンドラッチ回路１８のタイプＡ，
Ｂ，Ｃにより組み合わされる構成を前記実施の形態２の
コマンドラッチ回路１７のＡＡＡＣＡＡＡＡなる構成に
なるように選択信号Ｓを‘Ｌ’レベルにしてトランスミ
ッシュンゲート２３を導通させて、コマンドラッチ回路
１８においてＳＴＰ命令コードのビットデータＤＢ０を
ラッチするコマンドラッチをタイプＡに選択し、ＳＴＰ
命令コードのビットデータＤＢ５をラッチするコマンド
ラッチをタイプＡに選択しておく。

【００４９】前記実施の形態１と同様に信号Ｊ１０ａと
信号Ｊ１０ｂを使用し、ＳＴＰ命令が無効期間にフェッ
チされようとした場合にＮＯＰ命令に変換して前記ＳＴ
Ｐ命令を無効にするには前記選択信号Ｓを‘Ｈ’レベル
にしておき、コマンドラッチ回路１８のＳＴＰ命令のビ
ットデータＤＢ７およびＤＢ６をラッチするコマンドラ
ッチはタイプＡ、ビットデータＤＢ５をラッチするコマ
ンドラッチではタイプＢを選択するようにしておく。ま
た、ビットデータＤＢ４をラッチするコマンドラッチは
タイプＣ、ビットデータＤＢ３とビットデータＤＢ２と
ビットデータＤＢ１とをラッチするコマンドラッチはタ
イプＡ、ビットデータＤＢ０をラッチするコマンドラッ
チではタイプＣを選択するようにしておく。この結果、
前記実施の形態１と同様に誤ったＳＴＰ命令はＮＯＰ命
令に変換されることになる。

【００５０】一方、前記実施の形態２と同様に信号Ｊ１
０ａと信号Ｊ１０ｂを使用し、ＳＴＰ命令が無効期間に
フェッチされようとした場合にＷＩＴ命令に変換して前
記ＳＴＰ命令を無効にするには前記選択信号Ｓを‘Ｌ’
レベルにしておき、コマンドラッチ回路１８のＳＴＰ命
令のビットデータＤＢ７およびＤＢ６をラッチするコマ
ンドラッチはタイプＡ、ビットデータＤＢ５をラッチす
るコマンドラッチではタイプＡを選択するようにしてお
く。また、ビットデータＤＢ４をラッチするコマンドラ
ッチはタイプＣ、ビットデータＤＢ３とビットデータＤ
Ｂ２とビットデータＤＢ１とをラッチするコマンドラッ
チはタイプＡ、ビットデータＤＢ０をラッチするコマン
ドラッチではタイプＡを選択するようにしておく。この
結果、前記実施の形態２と同様に誤ったＳＴＰ命令はＷ
ＩＴ命令に変換されることになる。

【００５１】このように誤ってフェッチされようとした
ＳＴＰ命令はあらかじめＮＯＰ命令またはＷＩＴ命令の
どちらか使用上都合の良い方に選択的に変換が可能で、
不慮の発振停止を回避することができる。

【００５２】実施の形態４．図４は、この実施の形態４
のマイコンのリセット回路周辺の構成を示す回路図であ
る。図において、ＲＳは図示されないマイコンブロック
より出力されるリセット要求信号、２６はＯＲ回路、２
８はシステムリセット信号を出力するリセット回路であ
る。

【００５３】次に動作について説明する。信号Ｊ１０ａ
とリセット要求信号ＲＳとを入力とするＯＲ回路２６の
出力をリセット回路２８の新たなリセット要求信号とす
ることで、ＳＴＰ命令が無効期間にフェッチされようと
した場合は信号Ｊ１０ａが‘Ｈ’レベルとなり、あるい
はまた、リセット要求信号ＲＳが入力されるとリセット
回路２８はシステムリセット信号を出力し、マイコンの
ＣＰＵをリセットすることで誤ったＳＴＰ命令による誤
フェッチを回避する。その他の場合にはリセット回路２
８の出力は‘Ｌ’レベルとなっている。

【００５４】実施の形態５．図５は、この実施の形態５
のマイコンにおけるコマンドラッチ回路周辺の構成を示
す回路図である。図５において図１と同一または相当の
部分については同一の符号を付し説明を省略する。この
実施の形態では、前記実施の形態１の図１に示すＡＮＤ
回路２の出力の代わりに周辺モジュールのいずれかが動
作中であることを示す信号を用い、前記周辺モジュール
が動作中であるときを無効期間、前記周辺モジュールが
非動作中であるときを有効期間とする。

【００５５】図において、２９，３０，３１はマイコン
に内蔵される周辺モジュールであり、各周辺モジュール
からは動作／非動作を示す信号が出力される。３５は周
辺モジュール２９〜３１の動作状態が格納される動作状
態確認レジスタ（取り込み無効手段）、３９は‘Ｌ’ア
クティブのＡＮＤ回路（取り込み無効手段）である。

【００５６】次に動作について説明する。周辺モジュー
ル２９，３０，３１はタイマ、Ａ−Ｄ変換器、シリアル
Ｉ／Ｏ等であり、各モジュールの動作／非動作を切り換
える制御信号や動作完了の際出力される完了信号を各モ
ジュールの動作／非動作を示す信号として出力する。そ
して、これらの信号を動作状態確認レジスタ３５に動作
状態のときには“１”、非動作状態のときには“０”と
して格納する。

【００５７】本来、正常な状態でＳＴＰ命令が使用され
る場合は、周辺モジュールの動作が全て終了しているの
が普通であり、マイコンが正常に動作している場合に
は、動作状態確認レジスタ３５の内容が全て“０”であ
ることを確認した後にＳＴＰ命令を実行するようにプロ
グラムすることで、動作状態確認レジスタ３５の各ビッ
ト出力がすべて‘Ｌ’レベルとなりＡＮＤ回路３９の出
力が‘Ｈ’レベルとなりＳＴＰ命令が有効となる。

【００５８】また、異常な状態でＳＴＰ命令が使用され
る場合として、この実施の形態では周辺モジュールの動
作中にＳＴＰ命令がフェッチされる場合を前提としてい
るので、いずれかの周辺モジュールが動作中であるとき
には動作状態確認レジスタ３５のビット出力のいずれか
が‘Ｈ’レベルとなりＡＮＤ回路３９の出力は‘Ｌ’レ
ベル”となる。

【００５９】このときＳＴＰ命令の有効／無効を切り換
える手段は、前記実施の形態１の図１に示すＡＮＤ回路
２の出力の代わりにこの実施の形態で得られるＡＮＤ回
路３９の出力をＳＴＰ命令の無効期間の検出信号として
使用することにより行われ、無効の場合にはＳＴＰ命令
はＮＯＰ命令に変換される。

【００６０】なお、前記各モジュールの動作／非動作の
状態を他の方法で確認することも可能であるため、動作
状態確認レジスタ３５およびその各ビット出力を用いな
い構成にすることも可能である。

【００６１】実施の形態６．図６は、この実施の形態６
のマイコンのコマンドラッチ回路周辺の構成を示す回路
図である。図６において図１および図５と同一または相
当の部分については同一の符号を付し説明を省略する。
この実施の形態では、前記実施の形態５の図５に示すＡ
ＮＤ回路３９の出力を実施の形態１の図１に示すＡＮＤ
回路２の出力の代わりに使用し、この結果得られる信号
Ｊ１０ａと信号Ｊ１０ｂとを実施の形態２と同様に使用
する。

【００６２】次に動作について説明する。実施の形態５
と同様に、周辺モジュールが動作中はＡＮＤ回路３９の
出力は“Ｌ”となる。このＳＴＰ命令無効期間にＳＴＰ
命令がフェッチされようとした場合、前記実施の形態２
と同様に信号Ｊ１０ａが‘Ｈ’レベル、信号Ｊ１０ｂは
‘Ｌ’レベルとなり、図２に示すコマンドラッチ回路１
７によりＳＴＰ命令をＷＩＴ命令に変換させて取り込む
ことができる。

【００６３】実施の形態７．図７は、この実施の形態７
のマイコンのコマンドラッチ回路周辺の構成を示す回路
図である。図７において図３および図５と同一の部分に
ついては同一の符号を付し説明を省略する。この実施の
形態では、実施の形態５の図５に示すＡＮＤ回路３９の
出力信号４０を実施の形態１の図１に示すＡＮＤ回路２
の出力信号３の代わりに使用し、この結果得られる信号
Ｊ１０ａと信号Ｊ１０ｂとを実施の形態３と同様に使用
する。

【００６４】次に動作について説明する。実施の形態５
と同様に、周辺モジュールが動作中は、ＡＮＤ回路３９
の出力は‘Ｌ’レベルとなり、このＳＴＰ命令無効期間
にＳＴＰ命令がフェッチされようとした場合、実施の形
態３と同様に信号Ｊ１０ａが‘Ｈ’レベル、信号Ｊ１０
ｂが‘Ｌ’レベルとなり、あらかじめ命令選択回路２４
に書き込まれた値によって、コマンドラッチ回路１８に
よりＳＴＰ命令がＮＯＰ命令またはＷＩＴ命令に変換さ
れて取り込まれる。

【００６５】実施の形態８．図８は、この実施の形態８
のマイコンにおけるリセット回路周辺の構成を示す回路
図である。図８において図４および図５と同一または相
当の部分については同一の符号を付し説明を省略する。
この実施の形態では、実施の形態５の図５に示すＡＮＤ
回路３９の出力を実施の形態１の図１で得られるＡＮＤ
回路２の出力信号３の代わりに使用し、この結果得られ
る信号Ｊ１０ａを実施の形態４と同様に使用する。

【００６６】次に動作について説明する。実施の形態５
と同様に、周辺モジュールが動作中は、ＡＮＤ回路３９
の出力は‘Ｌ’レベルとなり、このＳＴＰ命令無効期間
にＳＴＰ命令がフェッチされようとした場合は実施の形
態４と同様に、信号Ｊ１０ａとリセット要求信号ＲＳと
を入力とするＯＲ回路２６の出力をリセット回路２８に
新たなリセット要求信号として入力することで、信号Ｊ
１０ａが‘Ｈ’レベルとなり、リセット回路２８はシス
テムリセット信号を出力し、マイコンのＣＰＵをリセッ
トすることで誤ったＳＴＰ命令による誤フェッチを回避
する。その他の場合にはリセット回路２８の出力は
‘Ｌ’レベルとなっている。

【００６７】実施の形態９．図９は、この実施の形態９
のマイコンのコマンドラッチ回路周辺の構成を示す回路
図である。図９において図１と同一または相当の部分に
ついては同一の符号を付し説明を省略する。この実施の
形態では、実施の形態１の図１に示すＡＮＤ回路２の出
力の代わりにＡＮＤ回路５４の出力をＳＴＰ命令の無効
期間の検出信号とする。図において、４１，４２，４３
はマイコンに内蔵される周辺Ｉ／Ｏモジュール、５０は
ＮＯＲ回路（取り込み無効手段）、５２および５４はＡ
ＮＤ回路（取り込み無効手段）である。

【００６８】次に動作について説明する。マイコンに内
蔵される周辺Ｉ／Ｏモジュール４１，４２，４３には外
部端子への出力信号と入出力制御信号とがあり、入出力
制御信号は周辺Ｉ／Ｏモジュール４１，４２，４３を
‘Ｈ’レベルのとき出力モード、‘Ｌ’レベルのとき入
力モードに設定するものとする。

【００６９】本来、正常な状態でＳＴＰ命令が使用され
る場合は、周辺Ｉ／Ｏモジュールは出力モードでデータ
は‘Ｌ’レベルに固定され使用されることが多い。そこ
で、この実施の形態では、一つでも入力モードまたは
‘Ｈ’レベルを出力している周辺Ｉ／Ｏモジュールがあ
る場合を、ＳＴＰ命令を実行すべきでない状態であると
して検出するために、各周辺Ｉ／Ｏモジュールの前記出
力信号をＮＯＲ回路５０に入力することで、いずれかの
前記出力信号が‘Ｈ’レベルのとき、ＮＯＲ回路５０の
出力を‘Ｌ’レベルにすると共に、各周辺Ｉ／Ｏモジュ
ールの入出力制御信号をＡＮＤ回路５２に入力すること
で、いずれかの前記入出力制御信号が‘Ｌ’レベルのと
き（周辺Ｉ／Ｏモジュールのいずれかが入力モード）、
ＡＮＤ回路５２の出力を‘Ｌ’レベルにする。この結
果、一つでも入力モードまたは‘Ｈ’レベルを出力して
いる周辺Ｉ／Ｏモジュールがある場合にはＡＮＤ回路５
４の出力は‘Ｌ’レベルになる。この出力を実施の形態
１の図１に示すＡＮＤ回路２の出力の代わりにＳＴＰ命
令の無効期間の検出信号として使用することで、前記無
効期間にフェッチされようとする誤ったＳＴＰ命令はＮ
ＯＰ命令に変換される。

【００７０】実施の形態１０．この実施の形態１０で
は、実施の形態９を示す図６のコマンドラッチ回路１３
を実施の形態２の図２に示すコマンドラッチ回路１７に
代え、信号Ｊ１０ａと信号Ｊ１０ｂとを前記実施の形態
２と同様に使用する。

【００７１】次に動作について説明する。実施の形態９
と同様に、周辺Ｉ／Ｏモジュールが一つでも入力モード
または出力信号が‘Ｈ’レベルとなっている周辺Ｉ／Ｏ
モジュールがある場合には、ＡＮＤ回路５４の出力が
‘Ｌ’レベルとなり、このＳＴＰ命令無効期間にＳＴＰ
命令がフェッチされようとした場合には、実施の形態２
と同様に信号Ｊ１０ａが‘Ｈ’レベル、信号Ｊ１０ｂが
‘Ｌ’レベルとなり、図２に示すコマンドラッチ回路１
７によりＳＴＰ命令をＷＩＴ命令に変換させて取り込む
ことができる。

【００７２】実施の形態１１．図１０は、この実施の形
態１１のマイコンのコマンドラッチ回路周辺の構成を示
す回路図である。図１０において図３および図９と同一
または相当の部分については同一の符号を付し説明を省
略する。この実施の形態では、実施の形態９の図９に示
すＡＮＤ回路５４の出力を実施の形態１の図１のＡＮＤ
回路２の出力の代わりに使用し、この結果得られる信号
Ｊ１０ａと信号Ｊ１０ｂとを実施の形態３と同様に使用
する。

【００７３】次に動作について説明する。実施の形態９
と同様に、周辺Ｉ／Ｏモジュールが一つでも入力モード
または出力信号が‘Ｈ’レベルとなっている周辺Ｉ／Ｏ
モジュールがある場合には、ＡＮＤ回路５４の出力は
‘Ｌ’レベルとなり、このＳＴＰ命令無効期間にＳＴＰ
命令がフェッチされようとした場合には、実施の形態３
と同様に信号Ｊ１０ａが‘Ｈ’レベル、信号Ｊ１０ｂは
‘Ｌ’レベルとなり、あらかじめ命令選択回路２４に書
き込まれた値によって切り換えられているトランスミン
ションゲート２２，２３によりコマンドラッチ回路１８
においてＳＴＰ命令をＮＯＰ命令またはＷＩＴ命令に変
換させて取り込むことができる。

【００７４】実施の形態１２．図１１は、この実施の形
態１２のマイコンのコマンドラッチ回路周辺の構成を示
す回路図である。図１１において図４および図９と同一
または相当の部分については同一の符号を付し説明を省
略する。この実施の形態では、実施の形態９の図９に示
すＡＮＤ回路５４の出力を実施の形態１の図１に示すＡ
ＮＤ回路２の出力の代わりに使用し、この結果得られる
信号Ｊ１０ａを実施の形態４と同様に使用する。

【００７５】次に動作について説明する。実施の形態９
と同様に、周辺Ｉ／Ｏモジュールが一つでも入力モード
または出力信号が‘Ｈ’レベルである場合には、ＡＮＤ
回路５４の出力が‘Ｌ’レベルとなり、このＳＴＰ命令
無効期間にＳＴＰ命令がフェッチされようとした場合に
は、実施の形態４と同様に、信号Ｊ１０ａあるいはリセ
ット要求信号ＲＳを入力とするＯＲ回路２６の出力を、
リセット回路２８に新たなリセット要求信号として入力
する。ＳＴＰ命令無効期間にＳＴＰ命令がフェッチされ
ようとした場合には、信号Ｊ１０ａが‘Ｈ’レベルとな
り、リセット回路２８はシステムリセットを行うことで
ＳＴＰ命令無効期間にフェッチされるＳＴＰ命令を無効
にする。

【００７６】実施の形態１３．図１２は、この実施の形
態１３のマイコンにおけるコマンドラッチ回路周辺の構
成を示す回路図である。図１２において図１と同一また
は相当の部分については同一の符号を付し説明を省略す
る。この実施の形態では、実施の形態１の図１に示すＡ
ＮＤ回路２の出力の代わりにＳＴＰ命令の無効アドレス
の検出信号を用いる。

【００７７】図において、５６はＳＴＰ命令を有効とす
るアドレス領域が設定されるアドレス領域選択レジスタ
（取り込み無効手段）、５８はＥＸＯＲ回路、５９はＮ
ＯＲ回路、６０は比較回路（取り込み無効手段）、６２
はアドレスＡＤ９〜ＡＤ１１の反転信号の論理積結果を
出力するＡＮＤ回路（取り込み無効手段）、６３は比較
回路６０の出力とＡＮＤ回路６２の出力との論理積結果
を出力するＡＮＤ回路（取り込み無効手段）である。

【００７８】次に動作について説明する。正常な状態で
ＳＴＰ命令が使用される場合には、ＳＴＰ命令がプログ
ラムされているアドレス領域は明らかになっているの
で、アドレス領域選択レジスタ５６にＳＴＰ命令を有効
とする前記アドレス領域をあらかじめ設定しておく。こ
の実施の形態では前記アドレス領域はＣ０００からＣ１
ＦＦのアドレス領域とする。このアドレス領域は上位４
ビットで前記領域の先頭アドレスを指定するようになっ
ており、アドレス領域選択レジスタ５６に例えば１６進
でＣを格納すると、アドレス領域選択レジスタ５６の各
ビット出力は、ＥＸＯＲ回路５８で現在実行中のプログ
ラムのアドレスの上位４ビットデータＡＤ１２〜ＡＤ１
５とそれぞれ比較され、一致すると出力は‘Ｌ’レベル
となる。上位４ビット全てが一致すると全てのＥＸＯＲ
回路の出力は‘Ｌ’レベルとなるので、ＮＯＲ回路５９
の出力（つまり比較回路６０の出力）は‘Ｈ’レベルと
なる。また、上位４ビットの内１ビットでも不一致の場
合には‘Ｌ’レベルとなる。

【００７９】さらにアドレスのビットデータＡＤ９〜Ａ
Ｄ１１の反転信号の論理積結果がＡＮＤ回路６２から出
力され、この出力はアドレスのビットデータＡＤ９〜Ａ
Ｄ１１の全てのビットが‘Ｌ’レベルの場合のみ‘Ｈ’
レベルとなる。つまり、アドレスが２バイトで表され、
そのうちの上位１バイトで表される領域のうちの上位４
ビットの桁がＣであり下位４ビットの桁が０である領域
から前記上位４ビットの桁がＣであり前記下位４ビット
の桁が１である領域までがアクセスされる期間（有効期
間）にＡＮＤ回路６３の出力は‘Ｈ’レベルを維持す
る。換言すれば、１６進でＣ０００からＣ１ＦＦのアド
レス領域がアクセスされている有効期間にだけＡＮＤ回
路６３の出力が‘Ｈ’レベルとなり、他のアドレス領域
がアクセスされている期間（無効期間）には‘Ｌ’レベ
ルとなる。この出力を実施の形態１の図１に示すＡＮＤ
回路２の出力の代わりに用いてＳＴＰ命令の無効アドレ
スの検出信号として使用する。この結果、現在アクセス
されているアドレス領域が前記アドレス領域（Ｃ０００
からＣ１ＦＦのアドレス領域）でない無効期間では、こ
のとき取り込まれるＳＴＰ命令は誤フェッチされるＳＴ
Ｐ命令であると判定されてＮＯＰ命令に変換される。

【００８０】なお、マイコンの信頼性をさらに高めるに
は、アドレス領域選択レジスタ５６をプログラム不可と
して、アドレス領域はハード的に固定する構成にしても
良い。

【００８１】また、前記実施の形態１において示したカ
ウンタ１、ＡＮＤ回路２，４、ＯＲ回路６を設け、さら
に図１２に示すＡＮＤ回路１１を２入力ＡＮＤ回路から
３入力ＡＮＤ回路へ変更して他の接続関係は変更せず、
前記３入力ＡＮＤ回路の入力端子の１つへ前記ＡＮＤ回
路２の出力を接続することで、前記実施の形態１で説明
した無効期間に、フェッチされるＳＴＰ命令を無効にす
る機能を付加することも可能であり、このように構成し
たときには前記実施の形態２で説明した無効期間および
この実施の形態で説明した無効期間いずれの場合でも取
り込まれる前記ＳＴＰ命令をＮＯＰ命令に変換すること
で無効にすることが可能となる。

【００８２】実施の形態１４．この実施の形態１４では
前記実施の形態１３で用いたコマンドラッチ回路１３を
図２に示すコマンドラッチ回路１７に代える。そして、
実施の形態１３の図１２に示すＡＮＤ回路６３の出力を
実施の形態１の図１に示すＡＮＤ回路２の出力の代わり
に使用し、この結果得られる信号Ｊ１０ａと信号Ｊ１０
ｂとを実施の形態２と同様に使用する。

【００８３】次に動作について説明する。実施の形態１
３と同様に、Ｃ０００からＣ１ＦＦのアドレス領域以外
の場合は、ＡＮＤ回路６３の出力は‘Ｌ’レベルとな
り、このアドレス領域中にＳＴＰ命令がフェッチされよ
うとした場合には、実施の形態２と同様に信号Ｊ１０ａ
が‘Ｈ’レベル、信号Ｊ１０ｂは‘Ｌ’レベルとなり、
図２に示すコマンドラッチ回路１７によりＳＴＰ命令を
ＷＩＴ命令に変換させて取り込み、誤ったＳＴＰ命令の
フェッチを無効にすることができる。

【００８４】また、前記実施の形態２において示したカ
ウンタ１、ＡＮＤ回路２，４、ＯＲ回路６を設け、さら
に図１２に示すＡＮＤ回路１１を２入力ＡＮＤ回路から
３入力ＡＮＤ回路へ変更して他の接続関係は変更せず、
前記３入力ＡＮＤ回路の入力端子の１つへ前記ＡＮＤ回
路２の出力を接続することで、前記実施の形態２で説明
した無効期間に、フェッチされるＳＴＰ命令を無効にす
る機能を付加することも可能であり、このように構成し
たときには前記実施の形態２で説明した無効期間および
この実施の形態で説明した無効期間いずれの場合でも取
り込まれる前記ＳＴＰ命令をＷＩＴ命令に変換すること
で無効にすることが可能となる。

【００８５】実施の形態１５．図１３は、この実施の形
態１５のマイコンにおけるコマンドラッチ回路周辺の構
成を示す回路図である。図１３において図３および図１
２と同一または相当の部分については同一の符号を付し
説明を省略する。この実施の形態では、実施の形態１３
の図７に示すＡＮＤ回路６３の出力を実施の形態３の図
３に示すＡＮＤ回路２の出力の代わりに使用し、この結
果、得られる信号Ｊ１０ａと信号Ｊ１０ｂとを実施の形
態３と同様に使用する。

【００８６】次に動作について説明する。実施の形態１
３と同様に、Ｃ０００〜Ｃ１ＦＦのアドレス領域以外の
場合は、ＡＮＤ回路６３の出力は‘Ｌ’レベルとなり、
このアドレス領域中にＳＴＰ命令がフェッチされようと
した場合、実施の形態３と同様に信号Ｊ１０ａが‘Ｈ’
レベル、信号Ｊ１０ｂが‘Ｌ’レベルとなり、あらかじ
め命令選択回路２４に書き込まれた値によりトランスミ
ッションゲート２２，２３を制御してコマンドラッチ回
路１８を切り換え、ＳＴＰ命令をＮＯＰ命令またはＷＩ
Ｔ命令に変換させて取り込むことができる。

【００８７】また、前記実施の形態３において示したカ
ウンタ１、ＡＮＤ回路２，４、ＯＲ回路６を設け、さら
に図１３に示すＡＮＤ回路１１を２入力ＡＮＤ回路から
３入力ＡＮＤ回路へ変更して他の接続関係は変更せず、
前記３入力ＡＮＤ回路の入力端子の１つへ前記ＡＮＤ回
路２の出力を接続することで、前記実施の形態３で説明
した無効期間に、フェッチされるＳＴＰ命令を無効にす
る機能を付加することも可能であり、このように構成し
たときには前記実施の形態３で説明した無効期間および
この実施の形態で説明した無効期間いずれの場合でも取
り込まれる前記ＳＴＰ命令をＮＯＰ命令あるいはＷＩＴ
命令に変換することで無効にすることが可能となる。

【００８８】実施の形態１６．図１４は、この実施の形
態１６のマイコンにおけるリセット回路周辺の構成を示
す回路図である。図１４において図４および図１２と同
一または相当の部分については同一の符号を付し説明を
省略する。この実施の形態では、実施の形態１３の図１
２に示すＡＮＤ回路６３の出力を実施の形態１の図１に
おけるＡＮＤ回路２の出力の代わりに使用し、この結果
得られる信号Ｊ１０ａを実施の形態４と同様に使用す
る。

【００８９】次に動作について説明する。前記実施の形
態１３と同様に、アドレス領域Ｃ０００〜Ｃ１ＦＦ以外
の領域がアクセスされてＳＴＰ命令がフェッチされよう
とした場合には、ＡＮＤ回路６３の出力は‘Ｌ’レベル
となり、前記実施の形態４と同様に、信号Ｊ１０ａある
いはリセット要求信号ＲＳを入力とするＯＲ回路２６の
出力をリセット回路２８に新たなリセット要求信号とし
て入力することで、リセット回路２８はシステムリセッ
トを行い、マイコンのＣＰＵをリセットすることで誤っ
たＳＴＰ命令による誤フェッチを回避する。その他の場
合にはリセット回路２８の出力は‘Ｌ’レベルとなって
いる。

【００９０】また、前記実施の形態４において示したカ
ウンタ１、ＡＮＤ回路２，４、ＯＲ回路６を設け、さら
に図１４に示すＡＮＤ回路１１を２入力ＡＮＤ回路から
３入力ＡＮＤ回路へ変更して他の接続関係は変更せず、
前記３入力ＡＮＤ回路の入力端子の１つへ前記ＡＮＤ回
路２の出力を接続することで、前記実施の形態４で説明
した無効期間にＳＴＰ命令がフェッチされるときにもシ
ステムリセットを発生させることが可能であり、このよ
うに構成したときには前記実施の形態４で説明した無効
期間およびこの実施の形態で説明した無効期間いずれの
場合でも前記ＳＴＰ命令がフェッチされるときにはシス
テムリセットを発生させ、前記ＳＴＰ命令の誤フェッチ
の確定を無効とすることが可能となる。

【００９１】

【発明の効果】以上のように、請求項１記載の発明によ
れば、所定の命令の取り込みを有効とする有効期間およ
び前記所定の命令の取り込みを無効とする無効期間を決
定する有効・無効期間決定手段と、該有効・無効期間決
定手段により決定された前記無効期間に取り込まれる前
記所定の命令を無効にする取り込み無効手段とを備える
ように構成したので、前記無効期間に取り込まれる前記
所定の命令を無効にすることができ、前記有効期間に前
記所定の命令が取り込まれるようにプログラムすること
で、前記有効期間に取り込まれる前記所定の命令は正し
く、また前記無効期間に取り込まれる前記所定の命令は
誤った命令であると判別することができるようになって
前記所定の命令の誤フェッチの確定を有効に防止でき、
誤った命令が実行されるのを防止できる効果がある。

【００９２】請求項２記載の発明によれば、システムク
ロックをカウントするカウンタの内部状態に応じて、所
定の命令の取り込みを有効とする有効期間および前記所
定の命令の取り込みを無効とする無効期間を決定する有
効・無効期間決定手段を備えるように構成したので、前
記カウンタの内部状態に応じて決定された前記有効期間
に前記所定の命令が取り込まれるようにプログラムする
ことで前記無効期間に取り込まれる前記所定の命令を無
効にすることができ、前記所定の命令の誤フェッチの確
定を有効に防止でき、誤った命令が実行されるのを防止
できる効果がある。

【００９３】請求項３記載の発明によれば、有効・無効
期間決定手段により決定された無効期間に取り込まれる
所定の命令を無演算命令に変換することで前記所定の命
令を無効にする取り込み無効手段を備えるように構成し
たので、前記無効期間と異なる有効期間に前記所定の命
令が取り込まれるようにプログラムすることで、前記有
効期間に取り込まれる前記所定の命令は正しく、また前
記無効期間に取り込まれる前記所定の命令は誤った命令
であると判別することができるようになって、前記無効
期間に取り込まれる誤った前記所定の命令を無効にする
ことができ、さらに無演算命令に変換することから前記
誤った所定の命令を取り込んだ場合に比べて前記無演算
命令の取り込みによる影響は少なく、前記所定の命令の
誤フェッチの確定を有効に防止でき誤った命令が実行さ
れるのを防止できる効果がある。

【００９４】請求項４記載の発明によれば、有効・無効
期間決定手段が決定した無効期間に取り込まれる所定の
命令を、コマンドラッチ回路において無演算命令に変換
する取り込み無効手段を備えるように構成したので、前
記無効期間と異なる有効期間に前記所定の命令が取り込
まれるようにプログラムすることで、前記有効期間に取
り込まれる前記所定の命令は正しく、また前記無効期間
に取り込まれる前記所定の命令は誤った命令であると判
別することができるようになって、前記無効期間に取り
込まれる誤った前記所定の命令を無効にすることがで
き、さらに前記誤った命令であると判別された前記所定
の命令をコマンドラッチ回路において無演算命令に変換
することから、前記誤った所定の命令の取り込みを前記
コマンドラッチ回路において阻止することができ、前記
誤った所定の命令の取り込みによる悪影響を前記コマン
ドラッチ回路の取り込み段階で排除して、前記所定の命
令の誤フェッチの確定を有効に防止でき、誤った命令が
実行されるのを防止できる効果がある。

【００９５】請求項５記載の発明によれば、有効・無効
期間決定手段により決定された無効期間に取り込まれる
所定の命令を内部クロックを停止させる内部クロック停
止命令に変換することで前記所定の命令を無効にする取
り込み無効手段を備えるように構成したので、前記無効
期間と異なる有効期間に前記所定の命令が取り込まれる
ようにプログラムすることで、前記有効期間に取り込ま
れる前記所定の命令は正しく、また前記無効期間に取り
込まれる前記所定の命令は誤った命令であると判別する
ことができるようになって、前記無効期間に取り込まれ
る前記所定の命令を無効にすることができ、さらに内部
クロック停止命令に変換することから周辺回路以外の中
央処理回路における演算処理を停止させて前記周辺回路
を活かした状態で前記変換による影響を軽減することが
でき、前記所定の命令の誤フェッチの確定を有効に防止
でき、誤った命令が実行されるのを防止できる効果があ
る。

【００９６】請求項６記載の発明によれば、有効・無効
期間決定手段がカウンタの内部状態に応じて決定した無
効期間に取り込まれる所定の命令を、コマンドラッチ回
路において内部クロック停止命令に変換する取り込み無
効手段を備えるように構成したので、前記無効期間と異
なる有効期間に前記所定の命令が取り込まれるようにプ
ログラムすることで、前記有効期間に取り込まれる前記
所定の命令は正しく、また前記無効期間に取り込まれる
前記所定の命令は誤った命令であると判別することがで
きるようになり、さらに前記誤った命令であると判別さ
れた前記所定の命令をコマンドラッチ回路において内部
クロック停止命令に変換することから前記誤った所定の
命令の取り込みを前記コマンドラッチ回路において阻止
することができ、前記誤った所定の命令の取り込みによ
る悪影響を前記所定の命令の取り込みの段階で排除して
前記所定の命令の誤フェッチの確定を有効に防止し、誤
った命令が実行されるのを防止できる効果がある。

【００９７】請求項７記載の発明によれば、有効・無効
期間決定手段により決定された無効期間に取り込まれる
所定の命令を無演算命令あるいは内部クロックを停止さ
せる内部クロック停止命令に変換することで前記所定の
命令を無効にする取り込み無効手段を備えるように構成
したので、前記所定の命令を無効にするために変換する
命令を前記無演算命令と前記内部クロック停止命令との
内から状況に応じて選択することができ、前記所定の命
令の誤フェッチの確定を有効に防止でき、誤った命令が
実行されるのを防止できる効果がある。

【００９８】請求項８記載の発明によれば、有効・無効
期間決定手段がカウンタの内部状態に応じて決定した無
効期間に取り込まれる所定の命令を、コマンドラッチ回
路において無演算命令または内部クロック停止命令に変
換することで前記所定の命令を無効とする取り込み無効
手段を備えるように構成したので、前記無効期間と異な
る有効期間に前記所定の命令が取り込まれるようにプロ
グラムすることで、前記有効期間に取り込まれる前記所
定の命令は正しく、また前記無効期間に取り込まれる前
記所定の命令は誤った命令であると判別することができ
るようになって、前記無効期間に取り込まれる前記所定
の命令を無効にすることができ、さらに前記無効期間に
取り込まれる前記所定の命令をコマンドラッチ回路にお
いて無演算命令あるいは内部クロック停止命令に変換す
ることから、前記誤った所定の命令の取り込みを前記コ
マンドラッチ回路において阻止することができると共
に、前記変換後の命令のフェッチによる影響を抑制し、
さらに前記カウンタの内部状態に応じて決定した無効期
間に取り込む前記所定の命令を無効にするために変換す
る新たな命令を前記無演算命令と前記内部クロック停止
命令との内から状況に応じて柔軟に選択することがで
き、前記所定の命令の誤フェッチの確定を有効に防止で
き、誤った命令が実行されるのを防止できる効果があ
る。

【００９９】請求項９記載の発明によれば、無効期間に
取り込まれる所定の命令をコマンドラッチ回路において
取り込み無効手段が無効にするための無演算命令または
内部クロック停止命令の選択を、外部から設定される所
定の条件を基に行う選択回路を備えるように構成したの
で、前記設定される所定の条件を外部から変更すること
で前記選択回路による前記無演算命令または前記内部ク
ロック停止命令の選択を柔軟に行うことを可能にし、前
記所定の命令の誤フェッチの確定を有効に防止でき、誤
った命令が実行されるのを防止できる効果がある。

【０１００】請求項１０記載の発明によれば、有効・無
効期間決定手段により決定された無効期間に所定の命令
が取り込まれるときにシステムリセットを発生させ、前
記所定の命令を無効にする取り込み無効手段を備えるよ
うに構成したので、前記所定の命令が前記無効期間に取
り込まれる誤った命令であればシステムリセットが発生
し、プログラムは最初から実行されることになり、前記
所定の命令が前記無効期間に取り込まれる誤った命令で
あるときのシステムの安全性を向上させることができ、
前記誤った所定の命令のフェッチによるシステムの誤動
作を有効に回避できる効果がある。

【０１０１】請求項１１記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときを無効期間と決
定する有効・無効期間決定手段を備えるように構成した
ので、前記周辺モジュールのいずれかが動作している状
態で実行されると前記周辺モジュールやシステムに悪影
響が生ずる命令が前記無効期間に取り込まれたときには
無効にすることができ、前記周辺モジュールやシステム
の誤動作を有効に回避することができ、システムの信頼
性を向上させる効果がある。

【０１０２】請求項１２記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに取り込まれる
所定の命令を無演算命令に変換することで前記所定の命
令を無効にする取り込み無効手段を備えるように構成し
たので、前記周辺モジュールのいずれかが動作している
状態で実行されると前記周辺モジュールやシステムに悪
影響が生ずる命令が取り込まれるときには、前記命令を
前記無演算命令に変換することで無効にすることが可能
となり、前記周辺モジュールやシステムの誤動作を有効
に回避することができ、システムの信頼性を向上させる
効果がある。

【０１０３】請求項１３記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに取り込まれる
所定の命令を、コマンドラッチ回路において無演算命令
に変換する取り込み無効手段を備えるように構成したの
で、前記周辺モジュールのいずれかが動作している状態
で実行されると前記周辺モジュールやシステムに悪影響
が生ずる命令が取り込まれるときには、前記コマンドラ
ッチ回路において前記無演算命令に変換して無効にする
ことが可能となり、前記周辺モジュールやシステムの誤
動作を前記コマンドラッチ回路の段階で有効に回避する
ことができ、システムの信頼性を向上させる効果があ
る。

【０１０４】請求項１４記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに取り込まれる
所定の命令を内部クロックを停止させる内部クロック停
止命令に変換することで前記所定の命令を無効にする取
り込み無効手段を備えるように構成したので、前記周辺
モジュールのいずれかが動作状態にあるときに取り込ま
れる前記所定の命令を無効にすることができるようにな
り、さらに前記誤った命令であると判別された前記所定
の命令を内部クロック停止命令に変換することから、周
辺モジュール以外の中央処理回路における演算処理を停
止させて前記周辺モジュールを活かした状態で前記所定
の命令の後フェッチの確定を有効に防止できる効果があ
る。

【０１０５】請求項１５記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに取り込まれる
所定の命令を、コマンドラッチ回路において内部クロッ
ク停止命令に変換する取り込み無効手段を備えるように
構成したので、前記周辺モジュールのいずれかが動作状
態にあるときに取り込まれる前記所定の命令を無効にす
ることができるようになり、さらに前記誤った命令であ
ると判別された前記所定の命令を前記コマンドラッチ回
路において内部クロック停止命令に変換することから、
前記周辺モジュールを活かした状態で前記所定の命令の
誤フェッチの確定を有効に防止できる効果がある。

【０１０６】請求項１６記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに取り込まれる
所定の命令を無演算命令あるいは内部クロックを停止さ
せる内部クロック停止命令に変換することで前記所定の
命令を無効にする取り込み無効手段を備えるように構成
したので、前記周辺モジュールのいずれかが動作状態に
あるときに取り込まれる前記所定の命令を無効にするこ
とができるようになり、さらに前記誤った命令であると
判別された前記所定の命令を無演算命令あるいは内部ク
ロック停止命令に変換することから、前記所定の命令を
無効にするために変換する新たな命令を前記無演算命令
と前記内部クロック停止命令との内から状況に応じて柔
軟に選択することができ、前記所定の命令の誤フェッチ
の確定を有効に防止できる効果がある。

【０１０７】請求項１７記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに、所定の命令
をコマンドラッチ回路において無演算命令または内部ク
ロック停止命令に変換することで前記所定の命令の取り
込みを無効とする取り込み無効手段を備えるように構成
したので、前記周辺モジュールのいずれかが動作状態に
あるときに取り込まれる前記所定の命令を無効にするこ
とができ、さらに前記所定の命令をコマンドラッチ回路
において無演算命令あるいは内部クロック停止命令に変
換することから、前記誤った所定の命令の取り込みを前
記コマンドラッチ回路において阻止することができ、前
記誤った所定の命令の取り込みによる悪影響を命令の取
り込みの段階で排除し、さらに前記周辺モジュールのい
ずれかが動作状態にあるときに取り込まれる前記所定の
命令を無効にするために変換する新たな命令を前記無演
算命令と前記内部クロック停止命令との内から状況に応
じて柔軟に選択することができる効果がある。

【０１０８】請求項１８記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに取り込まれる
所定の命令をコマンドラッチ回路において無効にするた
めに行う前記所定の命令の無演算命令または内部クロッ
ク停止命令への変換の選択を、外部から設定される所定
の条件を基に行う選択回路を備えるように構成したの
で、前記設定される所定の条件を外部から変更すること
で前記選択回路による選択を柔軟に行って、前記周辺モ
ジュールのいずれかが動作状態にあるときに取り込まれ
る前記所定の命令を無効にできる効果がある。

【０１０９】請求項１９記載の発明によれば、周辺モジ
ュールのいずれかが動作状態にあるときに所定の命令が
取り込まれるときには、システムリセットを発生させる
ことで前記所定の命令を無効にする取り込み無効手段を
備えるように構成したので、前記所定の命令が前記周辺
モジュールのいずれかが動作状態にあるとき取り込まれ
るとシステムリセットが発生し、プログラムは最初から
実行されることになり、前記誤った所定の命令のフェッ
チによるシステムの誤動作を回避できる効果がある。

【０１１０】請求項２０記載の発明によれば、周辺Ｉ／
Ｏモジュールのいずれかが動作状態にあるときに取り込
まれる所定の命令を無効にするように構成したので、前
記周辺Ｉ／Ｏモジュールのいずれかが動作している状態
で実行されると前記周辺Ｉ／Ｏモジュールやシステムに
悪影響が生ずる命令が、前記周辺Ｉ／Ｏモジュールのい
ずれかが動作状態にあるときに取り込まれるときには、
前記命令を無効にすることが可能となるので、前記周辺
Ｉ／Ｏモジュールやシステムの誤動作を有効に回避する
ことができ、システムの信頼性を向上させる効果があ
る。

【０１１１】請求項２１記載の発明によれば、周辺Ｉ／
Ｏモジュールのいずれかが入力モードの状態あるいは出
力データが‘Ｌ’レベルに固定されていない状態にある
ときに取り込まれる所定の命令を無効にするように構成
したので、前記周辺Ｉ／Ｏモジュールのいずれかが入力
モードあるいは出力データが‘Ｌ’レベルに固定されて
いない状態で実行されると前記周辺Ｉ／Ｏモジュールや
システムに悪影響が生ずる命令が前記状態のときに取り
込まれる場合には無効にすることが可能となるので、前
記周辺Ｉ／Ｏモジュールやシステムの誤動作を有効に回
避することができ、システムの信頼性を向上させる効果
がある。

【０１１２】請求項２２記載の発明によれば、所定の命
令のプログラムされている記憶領域がアクセスされない
期間を無効期間とする有効・無効期間決定手段を備える
ように構成したので、前記所定の命令が前記無効期間に
取り込まれるときには無効にすることができるようにな
り、前記所定の命令の誤フェッチを防止して、前記所定
の命令の誤フェッチの確定による、システムの誤動作を
防止できる効果がある。

【０１１３】請求項２３記載の発明によれば、有効・無
効期間決定手段により決定された無効期間にシステムク
ロックを停止させる命令が取り込まれると前記命令を無
効とする構成を備えるようにしたので、誤った前記命令
がフェッチされることによりシステム全体が停止する状
態を回避することができ、ウォッチドックタイマなどの
監視機能を有効に利用できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のマイコンにおける
コマンドラッチ回路周辺の構成を示す回路図である。

【図２】 この発明の実施の形態２のマイコンにおける
コマンドラッチ回路の構成を示す説明図である。

【図３】 この発明の実施の形態３のマイコンにおける
コマンドラッチ回路周辺の構成を示す回路図である。

【図４】 この発明の実施の形態４のマイコンのリセッ
ト回路周辺の構成を示す回路図である。

【図５】 この発明の実施の形態５のマイコンにおける
コマンドラッチ回路周辺の構成を示す回路図である。

【図６】 この発明の実施の形態６のマイコンにおける
コマンドラッチ回路周辺の構成を示す回路図である。

【図７】 この発明の実施の形態７のマイコンにおける
コマンドラッチ回路周辺の構成を示す回路図である。

【図８】 この発明の実施の形態８のマイコンのリセッ
ト回路周辺の構成を示す回路図である。

【図９】 この発明の実施の形態９のマイコンにおける
コマンドラッチ回路周辺の構成を示す回路図である。

【図１０】 この発明の実施の形態１１のマイコンにお
けるコマンドラッチ回路周辺の構成を示す回路図であ
る。

【図１１】 この発明の実施の形態１２のマイコンにお
けるコマンドラッチ回路周辺の構成を示す回路図であ
る。

【図１２】 この発明の実施の形態１３のマイコンにお
けるコマンドラッチ回路周辺の構成を示す回路図であ
る。

【図１３】 この発明の実施の形態１５のマイコンにお
けるコマンドラッチ回路周辺の構成を示す回路図であ
る。

【図１４】 この発明の実施の形態１６のマイコンにお
けるリセット回路周辺の構成を示す回路図である。

【符号の説明】

１ カウンタ（有効・無効期間決定手段）、１１，３
９，５２，５４，６２，６３ ＡＮＤ回路（取り込み無
効手段）、１０，１２ 生成回路（取り込み無効手
段）、１３，１７，１８ コマンドラッチ回路、１９
Ｐチャネルトランジスタ（取り込み無効手段）、２０
Ｎチャネルトランジスタ（取り込み無効手段）、２１，
２２，２３ トランスミッションゲート（取り込み無効
手段）、２４命令選択回路（選択回路）、２８ リセッ
ト回路、２９，３０，３１ 周辺モジュール、３５ 動
作状態確認レジスタ（取り込み無効手段）、４１，４
２，４３周辺Ｉ／Ｏモジュール、５０ ＮＯＲ回路（取
り込み無効手段）、５６ アドレス領域選択レジスタ
（取り込み無効手段）、６０ 比較回路（取り込み無効
手段）、ＣＬＫ システムクロック。

Claims (23)

【特許請求の範囲】
1. 【請求項１】 取り込んだ命令を解読し、該解読した命
   令に応じた処理動作を実行するマイクロコンピュータに
   おいて、所定の命令の取り込みを有効とする有効期間お
   よび前記所定の命令の取り込みを無効とする無効期間を
   決定する有効・無効期間決定手段と、前記有効・無効期
   間決定手段により決定された前記無効期間に取り込まれ
   る前記所定の命令を無効にする取り込み無効手段とを備
   えていることを特徴とするマイクロコンピュータ。
2. 【請求項２】 有効・無効期間決定手段は、システムク
   ロックをカウントすることで内部状態が遷移するカウン
   タの内部状態に応じて所定の命令の取り込みを有効とす
   る有効期間および前記所定の命令の取り込みを無効とす
   る無効期間を決定することを特徴とする請求項１記載の
   マイクロコンピュータ。
3. 【請求項３】 取り込み無効手段は、有効・無効期間決
   定手段により決定された無効期間に取り込まれる所定の
   命令を無演算命令に変換することで無効にすることを特
   徴とする請求項１または請求項２記載のマイクロコンピ
   ュータ。
4. 【請求項４】 所定の命令をラッチするコマンドラッチ
   回路を備え、取り込み無効手段は有効・無効期間決定手
   段が決定した無効期間に取り込まれる前記所定の命令
   を、前記コマンドラッチ回路において無演算命令に変換
   することを特徴とする請求項３記載のマイクロコンピュ
   ータ。
5. 【請求項５】 取り込み無効手段は、有効・無効期間決
   定手段により決定された無効期間に取り込まれる所定の
   命令を内部クロックを停止させる内部クロック停止命令
   に変換することで前記所定の命令を無効にすることを特
   徴とする請求項１または請求項２記載のマイクロコンピ
   ュータ。
6. 【請求項６】 所定の命令をラッチするコマンドラッチ
   回路を備え、取り込み無効手段は有効・無効期間決定手
   段がカウンタの内部状態に応じて決定した無効期間に取
   り込まれる前記所定の命令を、前記コマンドラッチ回路
   において内部クロック停止命令に変換することを特徴と
   する請求項５記載のマイクロコンピュータ。
7. 【請求項７】 取り込み無効手段は、有効・無効期間決
   定手段により決定された無効期間に取り込まれる所定の
   命令を無演算命令あるいは内部クロックを停止させる内
   部クロック停止命令に変換することで無効にすることを
   特徴とする請求項１または請求項２記載のマイクロコン
   ピュータ。
8. 【請求項８】 所定の命令をラッチするコマンドラッチ
   回路を備え、取り込み無効手段は有効・無効期間決定手
   段がカウンタの内部状態に応じて決定した無効期間に取
   り込まれる前記所定の命令を、前記コマンドラッチ回路
   において無演算命令または内部クロック停止命令に変換
   することで無効とすることを特徴とする請求項７記載の
   マイクロコンピュータ。
9. 【請求項９】 無効期間に取り込まれる所定の命令をコ
   マンドラッチ回路において取り込み無効手段が無効にす
   るために前記所定の命令を無演算命令または内部クロッ
   ク停止命令へ変換する際の選択を、外部から設定される
   所定の条件を基に行う選択回路を備えていることを特徴
   とする請求項８記載のマイクロコンピュータ。
10. 【請求項１０】 取り込み無効手段は、有効・無効期間
    決定手段により決定された無効期間に所定の命令が取り
    込まれるときにシステムリセットを発生させることで前
    記所定の命令を無効にすることを特徴とする請求項１ま
    たは請求項２記載のマイクロコンピュータ。
11. 【請求項１１】 有効・無効期間決定手段は、周辺モジ
    ュールのいずれかが動作状態にあるときを無効期間と決
    定することを特徴とする請求項１記載のマイクロコンピ
    ュータ。
12. 【請求項１２】 取り込み無効手段は、無効期間に取り
    込まれる所定の命令を無演算命令に変換することで無効
    にすることを特徴とする請求項１１記載のマイクロコン
    ピュータ。
13. 【請求項１３】 所定の命令をラッチするコマンドラッ
    チ回路を備え、取り込み無効手段は無効期間に取り込ま
    れる前記所定の命令を、前記コマンドラッチ回路におい
    て無演算命令に変換することを特徴とする請求項１２記
    載のマイクロコンピュータ。
14. 【請求項１４】 取り込み無効手段は、無効期間に取り
    込まれる所定の命令を内部クロックを停止させる内部ク
    ロック停止命令に変換することで無効にすることを特徴
    とする請求項１１記載のマイクロコンピュータ。
15. 【請求項１５】 所定の命令をラッチするコマンドラッ
    チ回路を備え、取り込み無効手段は無効期間に取り込ま
    れる前記所定の命令を、前記コマンドラッチ回路におい
    て内部クロック停止命令に変換することを特徴とする請
    求項１４記載のマイクロコンピュータ。
16. 【請求項１６】 取り込み無効手段は、無効期間に取り
    込まれる所定の命令を無演算命令あるいは内部クロック
    を停止させる内部クロック停止命令に変換することで前
    記所定の命令を無効にすることを特徴とする請求項１１
    記載のマイクロコンピュータ。
17. 【請求項１７】 所定の命令をラッチするコマンドラッ
    チ回路を備え、取り込み無効手段は無効期間にあるとき
    に取り込まれる前記所定の命令を、前記コマンドラッチ
    回路において無演算命令または内部クロック停止命令に
    変換することで前記所定の命令を無効とすることを特徴
    とする請求項１６記載のマイクロコンピュータ。
18. 【請求項１８】 無効期間に取り込まれる所定の命令を
    コマンドラッチ回路において無効にするために変換する
    際の無演算命令または内部クロック停止命令の選択を、
    外部から設定される所定の条件を基に行う選択回路を備
    えていることを特徴とする請求項１７記載のマイクロコ
    ンピュータ。
19. 【請求項１９】 取り込み無効手段は、無効期間に所定
    の命令が取り込まれるときにシステムリセットを発生さ
    せることで前記所定の命令を無効にすることを特徴とす
    る請求項１１記載のマイクロコンピュータ。
20. 【請求項２０】 周辺モジュールは周辺Ｉ／Ｏモジュー
    ルであることを特徴とする請求項１１から請求項１９の
    うちのいずれか１項記載のマイクロコンピュータ。
21. 【請求項２１】 有効・無効期間決定手段は、周辺Ｉ／
    Ｏモジュールが入力モードである状態と出力データが
    ‘Ｌ’レベルに固定されていない状態を無効期間に決定
    することを特徴とする請求項２０記載のマイクロコンピ
    ュータ。
22. 【請求項２２】 有効・無効期間決定手段は、所定の命
    令のプログラムされている記憶領域がアクセスされない
    期間を無効期間として決定することを特徴とする請求項
    １から請求項１０のうちのいずれか１項記載のマイクロ
    コンピュータ。
23. 【請求項２３】 所定の命令はシステムクロックを停止
    させる命令であることを特徴とする請求項１から請求項
    ２２のうちのいずれか１項記載のマイクロコンピュー
    タ。