JP2826397B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2826397B2 JP2826397B2 JP24266091A JP24266091A JP2826397B2 JP 2826397 B2 JP2826397 B2 JP 2826397B2 JP 24266091 A JP24266091 A JP 24266091A JP 24266091 A JP24266091 A JP 24266091A JP 2826397 B2 JP2826397 B2 JP 2826397B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- instruction word
- unit
- value
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 8
- 230000001629 suppression Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】
【技術分野】本発明は情報処理装置に関する。
【０００２】
【従来技術】従来、情報処理装置においては、命令の処
理能力を低くした下位モデルを実現するために、クロッ
クサイクルを長くすることによって性能を下げている。
理能力を低くした下位モデルを実現するために、クロッ
クサイクルを長くすることによって性能を下げている。
【０００３】このような従来の情報処理装置では、命令
の処理能力を低くした下位モデルを実現するためにクロ
ックサイクルを長くしているので、周辺処理装置とのイ
ンタフェースが長くしたクロックサイクルでは動作でき
ないことがあり、その長くしたクロックサイクルに対応
する周辺処理装置を新たに開発しなければならない。そ
のため、開発費がかかり、処理能力を低くした下位モデ
ルを作るのにコストがかかりすぎるという問題がある。
の処理能力を低くした下位モデルを実現するためにクロ
ックサイクルを長くしているので、周辺処理装置とのイ
ンタフェースが長くしたクロックサイクルでは動作でき
ないことがあり、その長くしたクロックサイクルに対応
する周辺処理装置を新たに開発しなければならない。そ
のため、開発費がかかり、処理能力を低くした下位モデ
ルを作るのにコストがかかりすぎるという問題がある。
【０００４】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、低コストで下位モデル
をつくることができる情報処理装置の提供を目的とす
る。
点を除去すべくなされたもので、低コストで下位モデル
をつくることができる情報処理装置の提供を目的とす
る。
【０００５】
【発明の構成】本発明による情報処理装置は、実行され
る命令語の種類を判定する判定手段と、前記命令語の種
類に対応して設けられかつ前記判定手段によって対応す
る命令語の種類が判定された回数を計数する計数手段
と、前記命令語の種類に対応して設けられかつ外部から
設定された値を保持する保持手段と、前記計数手段の計
数値と前記保持手段の値とを比較する比較手段と、前記
比較手段で一致が検出されたときに後続する命令語の取
出しを所定時間抑止する抑止手段とを有することを特徴
とする。
る命令語の種類を判定する判定手段と、前記命令語の種
類に対応して設けられかつ前記判定手段によって対応す
る命令語の種類が判定された回数を計数する計数手段
と、前記命令語の種類に対応して設けられかつ外部から
設定された値を保持する保持手段と、前記計数手段の計
数値と前記保持手段の値とを比較する比較手段と、前記
比較手段で一致が検出されたときに後続する命令語の取
出しを所定時間抑止する抑止手段とを有することを特徴
とする。
【０００６】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００７】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、命令語取出し部１は図示せ
ぬメモリから命令語を取出し、該命令語をデータパス10
0 を介して命令語レジスタ２に送出する。命令語レジス
タ２は命令語取出し部１からの命令語を保持し、該命令
語をデータパス101 を介してデコーダ３に送出する。
ック図である。図において、命令語取出し部１は図示せ
ぬメモリから命令語を取出し、該命令語をデータパス10
0 を介して命令語レジスタ２に送出する。命令語レジス
タ２は命令語取出し部１からの命令語を保持し、該命令
語をデータパス101 を介してデコーダ３に送出する。
【０００８】デコーダ３は命令語レジスタ２からの命令
語の種類ａ〜ｃをデコードし、その結果をデータパス10
2 〜104 を介して性能調整部４〜６に出力する。すなわ
ち、デコーダ３は命令語レジスタ２からの命令語が種類
ａであればデータパス102 を介して性能調整部４に論理
“１”を出力し、種類ｂであればデータパス103 を介し
て性能調整部５に論理“１”を出力し、種類ｃであれば
データパス104 を介して性能調整部６に論理“１”を出
力する。
語の種類ａ〜ｃをデコードし、その結果をデータパス10
2 〜104 を介して性能調整部４〜６に出力する。すなわ
ち、デコーダ３は命令語レジスタ２からの命令語が種類
ａであればデータパス102 を介して性能調整部４に論理
“１”を出力し、種類ｂであればデータパス103 を介し
て性能調整部５に論理“１”を出力し、種類ｃであれば
データパス104 を介して性能調整部６に論理“１”を出
力する。
【０００９】性能調整部４はデータパス102 から論理
“１”が入力される毎にカウントアップする４桁のカウ
ンタ４１と、図示せぬスキャンパスによって外部から値
がセットされる５ビット幅のレジスタ４２と、各々デー
タパス111 ，112 を介して入力されるカウンタ４１の値
とレジスタ４２の値とを比較する比較器４３とから構成
されている。ここで、図示していないが、性能調整部
５，６は性能調整部４と同様の構成となっている。
“１”が入力される毎にカウントアップする４桁のカウ
ンタ４１と、図示せぬスキャンパスによって外部から値
がセットされる５ビット幅のレジスタ４２と、各々デー
タパス111 ，112 を介して入力されるカウンタ４１の値
とレジスタ４２の値とを比較する比較器４３とから構成
されている。ここで、図示していないが、性能調整部
５，６は性能調整部４と同様の構成となっている。
【００１０】論理和部７はデータパス105 〜107 を介し
て入力される性能調整部４〜６での比較結果の論理和を
とり、その演算結果をデータパス108 を介してフリップ
フロップ（以下Ｆ／Ｆとする）８に出力する。Ｆ／Ｆ８
は論理和部７からの演算結果が論理“１”であれば、そ
の論理“１”を所定時間保持しつづける。
て入力される性能調整部４〜６での比較結果の論理和を
とり、その演算結果をデータパス108 を介してフリップ
フロップ（以下Ｆ／Ｆとする）８に出力する。Ｆ／Ｆ８
は論理和部７からの演算結果が論理“１”であれば、そ
の論理“１”を所定時間保持しつづける。
【００１１】この図１を用いて本発明の一実施例の動作
について説明する。ここで、性能調整部４のレジスタ４
２にスキャンパスを介して値「５」がセットされている
場合について、以下説明する。
について説明する。ここで、性能調整部４のレジスタ４
２にスキャンパスを介して値「５」がセットされている
場合について、以下説明する。
【００１２】命令語取出し部１によってメモリから取出
され、命令語レジスタ２に保持された命令語はデコーダ
３によってデコードされる。デコーダ３によって種類ａ
がデコードされると、デコーダ３からデータパス102 を
介して性能調整部４に論理“１”が出力される。
され、命令語レジスタ２に保持された命令語はデコーダ
３によってデコードされる。デコーダ３によって種類ａ
がデコードされると、デコーダ３からデータパス102 を
介して性能調整部４に論理“１”が出力される。
【００１３】性能調整部４ではデータパス102 を介して
デコーダ３から論理“１”が入力される毎に、カウンタ
４１の値が「１」，「２」，「３」，……とカウントア
ップされる。カウンタ４１の値は比較器４３でレジスタ
４２の値と比較され、一致が検出されると、論理“１”
が論理和部７に出力される。また、一致が検出されなけ
れば、論理“０”が論理和部７に出力される。
デコーダ３から論理“１”が入力される毎に、カウンタ
４１の値が「１」，「２」，「３」，……とカウントア
ップされる。カウンタ４１の値は比較器４３でレジスタ
４２の値と比較され、一致が検出されると、論理“１”
が論理和部７に出力される。また、一致が検出されなけ
れば、論理“０”が論理和部７に出力される。
【００１４】よって、論理和部７では性能調整部４〜６
のうちどれか一つでも一致が検出されると、データパス
108 を介してＦ／Ｆ８に論理“１”を出力する。また、
論理和部７では性能調整部４〜６のすべてで一致が検出
されなければ、データパス108 を介してＦ／Ｆ８に論理
“０”を出力する。
のうちどれか一つでも一致が検出されると、データパス
108 を介してＦ／Ｆ８に論理“１”を出力する。また、
論理和部７では性能調整部４〜６のすべてで一致が検出
されなければ、データパス108 を介してＦ／Ｆ８に論理
“０”を出力する。
【００１５】Ｆ／Ｆ８はデータパス108 を介して論理和
部７から論理“１”が入力されると、１クロックサイク
ルの間データパス109 を介して命令語取出し部１および
性能調整部４〜６に夫々論理“１”を出力する。
部７から論理“１”が入力されると、１クロックサイク
ルの間データパス109 を介して命令語取出し部１および
性能調整部４〜６に夫々論理“１”を出力する。
【００１６】命令語取出し部１はＦ／Ｆ８から論理
“１”が入力されると、１Ｔクロックサイクルの間後続
する命令語の取出しを停止する。また、性能調整部４〜
６各々ではＦ／Ｆ８から論理“１”が入力されると、カ
ウンタ４１，５１，６１（カウンタ５１，６１は図示せ
ず）の値がリセットされる。
“１”が入力されると、１Ｔクロックサイクルの間後続
する命令語の取出しを停止する。また、性能調整部４〜
６各々ではＦ／Ｆ８から論理“１”が入力されると、カ
ウンタ４１，５１，６１（カウンタ５１，６１は図示せ
ず）の値がリセットされる。
【００１７】したがって、上記の場合、性能調整部４の
レジスタ４２に「５」がセットされているので、種類ａ
の命令語が５回実行されると、１回のＮＯＰ（何も実行
しない命令）が入ることになる。すなわち、性能調整部
４〜６のレジスタ４２，５２，６２（レジスタ５２，６
２は図示せず）に保持する値を変えることによって、フ
レシキブルに性能を下げることができる。
レジスタ４２に「５」がセットされているので、種類ａ
の命令語が５回実行されると、１回のＮＯＰ（何も実行
しない命令）が入ることになる。すなわち、性能調整部
４〜６のレジスタ４２，５２，６２（レジスタ５２，６
２は図示せず）に保持する値を変えることによって、フ
レシキブルに性能を下げることができる。
【００１８】このように、命令語取出し部１によって取
出された命令語の種類ａ〜ｃがデコーダ３で検出された
回数を計数する性能調整部４〜６各々のカウンタ４１，
５１，６１の値が、スキャンパスによって外部からレジ
スタ４２，５２，６２に設定された値と一致したとき、
命令語取出し部１による後続する命令語の取出しを抑止
するようにすることによって、命令語の種類ａ〜ｃ毎に
容易に性能を調整することができる。これによって、装
置自体のクロックサイクルを長くする必要がなくなるの
で、周辺処理装置とのインタフェースの問題もなくな
る。よって、低コストで下位モデルを作ることができ
る。
出された命令語の種類ａ〜ｃがデコーダ３で検出された
回数を計数する性能調整部４〜６各々のカウンタ４１，
５１，６１の値が、スキャンパスによって外部からレジ
スタ４２，５２，６２に設定された値と一致したとき、
命令語取出し部１による後続する命令語の取出しを抑止
するようにすることによって、命令語の種類ａ〜ｃ毎に
容易に性能を調整することができる。これによって、装
置自体のクロックサイクルを長くする必要がなくなるの
で、周辺処理装置とのインタフェースの問題もなくな
る。よって、低コストで下位モデルを作ることができ
る。
【００１９】
【発明の効果】以上説明したように本発明によれば、対
応する種類の命令語が実行された回数と外部から設定さ
れた値との一致が検出されたときに後続する命令語の取
出しを抑止するようにすることによって、低コストで下
位モデルを作ることができるという効果がある。
応する種類の命令語が実行された回数と外部から設定さ
れた値との一致が検出されたときに後続する命令語の取
出しを抑止するようにすることによって、低コストで下
位モデルを作ることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
１ 命令語取出し部 ３ デコーダ ４〜６ 性能調整部 ７ 論理和部 ８ フリップフロップ ４１ カウンタ ４２ レジスタ ４３ 比較器
Claims (1)
- 【請求項１】 実行される命令語の種類を判定する判定
手段と、前記命令語の種類に対応して設けられかつ前記
判定手段によって対応する命令語の種類が判定された回
数を計数する計数手段と、前記命令語の種類に対応して
設けられかつ外部から設定された値を保持する保持手段
と、前記計数手段の計数値と前記保持手段の値とを比較
する比較手段と、前記比較手段で一致が検出されたとき
に後続する命令語の取出しを所定時間抑止する抑止手段
とを有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24266091A JP2826397B2 (ja) | 1991-08-28 | 1991-08-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24266091A JP2826397B2 (ja) | 1991-08-28 | 1991-08-28 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0553796A JPH0553796A (ja) | 1993-03-05 |
| JP2826397B2 true JP2826397B2 (ja) | 1998-11-18 |
Family
ID=17092348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24266091A Expired - Fee Related JP2826397B2 (ja) | 1991-08-28 | 1991-08-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2826397B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5489402B2 (ja) * | 2007-11-02 | 2014-05-14 | 三菱電機株式会社 | 信号処理プロセッサ |
-
1991
- 1991-08-28 JP JP24266091A patent/JP2826397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553796A (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8006114B2 (en) | Software programmable timing architecture | |
| US20010005882A1 (en) | Circuit and method for initiating exception routines using implicit exception checking | |
| JP2845433B2 (ja) | 集積回路装置 | |
| KR100206887B1 (ko) | 프로그램 오동작 방지를 위한 씨피유 | |
| JP2773471B2 (ja) | 情報処理装置 | |
| US6189093B1 (en) | System for initiating exception routine in response to memory access exception by storing exception information and exception bit within architectured register | |
| US5253349A (en) | Decreasing processing time for type 1 dyadic instructions | |
| JP2826397B2 (ja) | 情報処理装置 | |
| US5615375A (en) | Interrupt control circuit | |
| US8583897B2 (en) | Register file with circuitry for setting register entries to a predetermined value | |
| US5421026A (en) | Data processor for processing instruction after conditional branch instruction at high speed | |
| US5860155A (en) | Instruction decoding mechanism for reducing execution time by earlier detection and replacement of indirect addresses with direct addresses | |
| JPH0683712A (ja) | マイクロプロセッサ | |
| US4566062A (en) | Timing control system in data processor | |
| US7120733B1 (en) | CAM-based search engines having per entry age reporting capability | |
| US6425047B1 (en) | Process containing address decoders suited to improvements in clock speed | |
| US7434036B1 (en) | System and method for executing software program instructions using a condition specified within a conditional execution instruction | |
| JPH0831033B2 (ja) | データ処理装置 | |
| US6845443B2 (en) | Method of processing a repeat block efficiently in a processor wherein the repeat count is not decremented in a specific case to prevent error in execution | |
| SU758126A1 (ru) | Устройство для сопряжения 1 | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JP2001166987A (ja) | メモリウェイト制御回路 | |
| JPH05119880A (ja) | マイクロプロセツサシステム | |
| JPH036758A (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |