JPH088391B2 - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPH088391B2 JPH088391B2 JP62039596A JP3959687A JPH088391B2 JP H088391 B2 JPH088391 B2 JP H088391B2 JP 62039596 A JP62039596 A JP 62039596A JP 3959687 A JP3959687 A JP 3959687A JP H088391 B2 JPH088391 B2 JP H088391B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- type inp
- active layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体レーザに係わり、特に半導体基板を使
用した埋込み構造の半導体レーザに関する。
用した埋込み構造の半導体レーザに関する。
［従来の技術］ 近年，光通信の光源などの用途で、種々の半導体レー
ザが開発されつつあるが、このような半導体レーザの一
つとして半導体基板を用いた埋込み構造の半導体レーザ
が提案されている（特開昭57−206082号公報）。
ザが開発されつつあるが、このような半導体レーザの一
つとして半導体基板を用いた埋込み構造の半導体レーザ
が提案されている（特開昭57−206082号公報）。
第８図は上述した半導体基板としてｐ型InP基板を使
用した半導体レーザの断面図である。すなわち、図中１
はｐ型InP基板であり、このｐ型InP基板１上に同じくｐ
型InPのクラッド層2,InGaAsPからなる活性層3,n型InPの
クラッド層４が積層されている。そして、積層されたク
ラッド層2,活性層3,クラッド層４の周囲をｎ型InP埋込
層５とｐ型InP埋込層６とで覆っている。そして、両側
に電極7,8が取付けられている。
用した半導体レーザの断面図である。すなわち、図中１
はｐ型InP基板であり、このｐ型InP基板１上に同じくｐ
型InPのクラッド層2,InGaAsPからなる活性層3,n型InPの
クラッド層４が積層されている。そして、積層されたク
ラッド層2,活性層3,クラッド層４の周囲をｎ型InP埋込
層５とｐ型InP埋込層６とで覆っている。そして、両側
に電極7,8が取付けられている。
このような構造の半導体レーザを製造する場合、ま
ず、ｐ型InP基板１上にｐ型InPのクラッド層２をエピタ
キシャル成長法で形成させ、このｐ型InPのクラッド層
２上にさらにInGaAsPの活性層３を同じくエピタキシャ
ル成長法で成長させ、この活性層３の上にｎ型InPのク
ラッド層４をエピタキシャル成長法で形成する。その
後、このｎ型InPのクラッド層４上にパターン用の絶縁
層を形成し、この絶縁層をマスクにしてｐ型InP基板１
に達するまで逆メサ形状にエッチングする。その後、メ
サエッチングされた部分にｎ型InP埋込層５をエピタキ
シャル成長させ、さらにこのｎ型In埋込層５の上に、ｐ
型InP埋込層６をエピタキシャル成長させる。その後、
絶縁層を除去し、両側に電極7,8を蒸着する。
ず、ｐ型InP基板１上にｐ型InPのクラッド層２をエピタ
キシャル成長法で形成させ、このｐ型InPのクラッド層
２上にさらにInGaAsPの活性層３を同じくエピタキシャ
ル成長法で成長させ、この活性層３の上にｎ型InPのク
ラッド層４をエピタキシャル成長法で形成する。その
後、このｎ型InPのクラッド層４上にパターン用の絶縁
層を形成し、この絶縁層をマスクにしてｐ型InP基板１
に達するまで逆メサ形状にエッチングする。その後、メ
サエッチングされた部分にｎ型InP埋込層５をエピタキ
シャル成長させ、さらにこのｎ型In埋込層５の上に、ｐ
型InP埋込層６をエピタキシャル成長させる。その後、
絶縁層を除去し、両側に電極7,8を蒸着する。
この場合、電流制限層となるｎ型InP埋込層５とｐ型I
nP埋込層６との間のpn接合部９の位置を活性層３より下
方に位置させることにより、活性層３を通過しない図中
点線矢印で示すもれ電流は、抵抗率の高いｐ型InP層６
を経由するので、その値は小さくなり高効率，高出力の
半導体レーザが実現できる。
nP埋込層６との間のpn接合部９の位置を活性層３より下
方に位置させることにより、活性層３を通過しない図中
点線矢印で示すもれ電流は、抵抗率の高いｐ型InP層６
を経由するので、その値は小さくなり高効率，高出力の
半導体レーザが実現できる。
［発明が解決しようとする問題点］ しかしながら、上記構造を有する半導体レーザにおい
ては次のような問題があった。すなわち、半導体レーザ
において安定したレーザ光線を得ると共に低しきい値電
流を得るためには、活性層３の幅Ｗをできるだけ狭くし
て、横方向に対して単一の発振モードで発光するように
制御することが必要である。しかし、第８図の半導体レ
ーザにおいては、活性層３の幅Ｗは逆メサ構造のくびれ
部の幅ｄより必ず大きくなる。したがって、活性層３の
幅Ｗを狭くするには、くびれ部の幅ｄをできるだけ狭く
する必要がある。しかしながら、くびれ部の幅ｄを狭く
すると、実線で示す電流の通路が狭くなるので、急激に
垂直方向の抵抗が増大して発熱が生じ、高出力が得られ
なくなる問題が発生する。例えば必要とするレーザ光線
の波長によっては上記活性層３の幅Ｗを２μｍ以下に制
御するのが望ましい場合が発生するが、第８図の半導体
レーザにおいては、活性層３の幅Ｗを２μｍ以下にする
とくびれ部の幅ｄをさらに狭くする必要があるので、現
実問題として活性層３の幅を２μｍ以下にすることは非
常に困難である。
ては次のような問題があった。すなわち、半導体レーザ
において安定したレーザ光線を得ると共に低しきい値電
流を得るためには、活性層３の幅Ｗをできるだけ狭くし
て、横方向に対して単一の発振モードで発光するように
制御することが必要である。しかし、第８図の半導体レ
ーザにおいては、活性層３の幅Ｗは逆メサ構造のくびれ
部の幅ｄより必ず大きくなる。したがって、活性層３の
幅Ｗを狭くするには、くびれ部の幅ｄをできるだけ狭く
する必要がある。しかしながら、くびれ部の幅ｄを狭く
すると、実線で示す電流の通路が狭くなるので、急激に
垂直方向の抵抗が増大して発熱が生じ、高出力が得られ
なくなる問題が発生する。例えば必要とするレーザ光線
の波長によっては上記活性層３の幅Ｗを２μｍ以下に制
御するのが望ましい場合が発生するが、第８図の半導体
レーザにおいては、活性層３の幅Ｗを２μｍ以下にする
とくびれ部の幅ｄをさらに狭くする必要があるので、現
実問題として活性層３の幅を２μｍ以下にすることは非
常に困難である。
なお、活性層３の位置をくびれ部の方へ接近させるこ
とが考えられるが、過度に活性層３とくびれ部とを接近
させると、エッチング工程や埋込層のエピタキシャル成
長工程における寸法精度との関係で不良品が多発して製
造製品の歩留りが低下する問題がある。
とが考えられるが、過度に活性層３とくびれ部とを接近
させると、エッチング工程や埋込層のエピタキシャル成
長工程における寸法精度との関係で不良品が多発して製
造製品の歩留りが低下する問題がある。
本発明はこのような事情に鑑みてなされたものであ
り、その目的とするところは、くびれ部を解消するよう
にメサストライプ形状を設定することによって、活性層
の幅を狭くでき、高出力を維持したままレーザ光線の発
振モードの安定化と低しきい値電流化を可能にした半導
体レーザを提供することにある。
り、その目的とするところは、くびれ部を解消するよう
にメサストライプ形状を設定することによって、活性層
の幅を狭くでき、高出力を維持したままレーザ光線の発
振モードの安定化と低しきい値電流化を可能にした半導
体レーザを提供することにある。
［問題点を解決するための手段］ 本発明は、半導体基板上に１つのIn1-xGaxAs1-yPy活
性層を含む半導体層を積層させた多層膜構造ウエハーの
少なくとも活性層を含む半導体層にメサストライプを形
成し、このメサストライプを埋込むように形成された埋
込層を有する半導体レーザにおいて、メサストライプを
活性層を含む逆メサ形状部とこれに連続する垂直形状部
と順メサ形状部とで形成したものである。
性層を含む半導体層を積層させた多層膜構造ウエハーの
少なくとも活性層を含む半導体層にメサストライプを形
成し、このメサストライプを埋込むように形成された埋
込層を有する半導体レーザにおいて、メサストライプを
活性層を含む逆メサ形状部とこれに連続する垂直形状部
と順メサ形状部とで形成したものである。
さらに、別の発明においては、メサストライプを活性
層を含む逆メサ形状部とこれに連続する垂直形状部と順
メサ形状部とで形成するとともに、逆メサ形状部を（11
1）Ａの結晶面で埋込層に接し、垂直形状部を（01）
の結晶面で埋込層に接し、順メサ形状部を（111）Ｂの
結晶面で埋込層に接するようにしている。
層を含む逆メサ形状部とこれに連続する垂直形状部と順
メサ形状部とで形成するとともに、逆メサ形状部を（11
1）Ａの結晶面で埋込層に接し、垂直形状部を（01）
の結晶面で埋込層に接し、順メサ形状部を（111）Ｂの
結晶面で埋込層に接するようにしている。
［作用］ このような半導体レーザであれば、多層膜構造ウエハ
ーのIn1-xGaxAs1-yPy活性層を含む半導体層は、連続す
る逆メサ形状部，垂直形状部，順メサ形状部とからなる
メサストライプに形成されている。その結果、従来のく
びれ部が解消され、活性層を逆メサ形状部の垂直形状部
との接続部近傍に位置させることによって、活性層の幅
を制御しやすい垂直形状部の幅にほぼ一致させることが
可能となる。
ーのIn1-xGaxAs1-yPy活性層を含む半導体層は、連続す
る逆メサ形状部，垂直形状部，順メサ形状部とからなる
メサストライプに形成されている。その結果、従来のく
びれ部が解消され、活性層を逆メサ形状部の垂直形状部
との接続部近傍に位置させることによって、活性層の幅
を制御しやすい垂直形状部の幅にほぼ一致させることが
可能となる。
また、別の発明においては、逆メサ形状部，垂直形状
部，順メサ形状部が埋込層に対してそれぞれ（111）A,
（01），（111）Ｂの各結晶面で接しているので、こ
の半導体レーザの製造過程において、結晶成長がスムー
スに行われ、製造された半導体レーザにおける各部の寸
法精度が大幅に向上する。
部，順メサ形状部が埋込層に対してそれぞれ（111）A,
（01），（111）Ｂの各結晶面で接しているので、こ
の半導体レーザの製造過程において、結晶成長がスムー
スに行われ、製造された半導体レーザにおける各部の寸
法精度が大幅に向上する。
［実施例］ 以下本発明の一実施例を図面を用いて説明する。
第１図は実施例の半導体レーザの断面図である。図示
するように半導体基板としてのｐ型InP基板11上に同じ
くｐ型InPのクラッド層12,InGaAsPからなる活性層13,n
型InPのクラッド層14が積層されている。積層されたク
ラッド層12,活性層13,クラッド層14の周囲をｐ型InP埋
込層15とｎ型InP埋込層16とｐ型InP埋込層17とで覆って
いる。そして、両側に電極18,19が取付けられている。
するように半導体基板としてのｐ型InP基板11上に同じ
くｐ型InPのクラッド層12,InGaAsPからなる活性層13,n
型InPのクラッド層14が積層されている。積層されたク
ラッド層12,活性層13,クラッド層14の周囲をｐ型InP埋
込層15とｎ型InP埋込層16とｐ型InP埋込層17とで覆って
いる。そして、両側に電極18,19が取付けられている。
このような構造において、クラッド層14と活性層13と
で逆メサ形状部20を形成し、クラッド層12とｐ型InP基
板11の上端部とで垂直形状部21を形成し、ｐ型InP基板
の上部で順メサ形状部22を形成している。そして、逆メ
サ形状部20,垂直形状部21および順メサ形状部22の各埋
込層17,16.15と接する面はそれぞれ（111）Ａ面，（01
）面，（111）Ｂ面となる。
で逆メサ形状部20を形成し、クラッド層12とｐ型InP基
板11の上端部とで垂直形状部21を形成し、ｐ型InP基板
の上部で順メサ形状部22を形成している。そして、逆メ
サ形状部20,垂直形状部21および順メサ形状部22の各埋
込層17,16.15と接する面はそれぞれ（111）Ａ面，（01
）面，（111）Ｂ面となる。
また、第１図に示す半導体レーザは例えば第２図に示
すような手順で製造される。
すような手順で製造される。
まず、第２図（ａ）に示すように、Znを不純物（キャ
リア濃度５×1018cm-3）とする（100）面のｐ型InP基板
11上に同じくZnを不純物（キャリア濃度２×1017cm-3）
とする厚さ2.0μｍのｐ型InPのクラッド層12,Znを不純
物（キャリア濃度２×1017cm-3）とする厚さ0.1μｍの
ｐ型In1-xGaxAs1-yPyの活性層13,Snを不純物（キャリア
濃度７×1017cm-3）とする厚さ2.0μｍのｎ型InPのクラ
ッド層14を通常の液相エピタキシャル成長法により上記
各寸法に順次成長させる。そして、多層膜構造ウエハー
を得る。但し、０≦ｘ≦0.47,0≦ｙ≦１である。
リア濃度５×1018cm-3）とする（100）面のｐ型InP基板
11上に同じくZnを不純物（キャリア濃度２×1017cm-3）
とする厚さ2.0μｍのｐ型InPのクラッド層12,Znを不純
物（キャリア濃度２×1017cm-3）とする厚さ0.1μｍの
ｐ型In1-xGaxAs1-yPyの活性層13,Snを不純物（キャリア
濃度７×1017cm-3）とする厚さ2.0μｍのｎ型InPのクラ
ッド層14を通常の液相エピタキシャル成長法により上記
各寸法に順次成長させる。そして、多層膜構造ウエハー
を得る。但し、０≦ｘ≦0.47,0≦ｙ≦１である。
次に第２図（ｂ）に示すようにｎ型InPのクラッド層1
4の上に〈011〉方向に平行にストライプ形成用パターン
位置に、絶縁層23として酸化シリコン（SiO2）又は窒化
シリコン（Si3N4）を帯状に形成する。その後第２図
（ｃ）に示すように、第１のエッチング液としてブロム
−メタノール液（Br2−CH3OH）で活性層13を越えてわず
かにｐ型InPのクラッド層12に達するまでエッチングを
行ない、逆メサ形状部20｛（111）Ａ面｝を形成する。
4の上に〈011〉方向に平行にストライプ形成用パターン
位置に、絶縁層23として酸化シリコン（SiO2）又は窒化
シリコン（Si3N4）を帯状に形成する。その後第２図
（ｃ）に示すように、第１のエッチング液としてブロム
−メタノール液（Br2−CH3OH）で活性層13を越えてわず
かにｐ型InPのクラッド層12に達するまでエッチングを
行ない、逆メサ形状部20｛（111）Ａ面｝を形成する。
次に第２図（ｄ）に示すように、第２のエッチング液
として塩酸溶液（HCl:H2O＝4:1）を用いて例えば室温で
35秒間程度、エッチングする。すると図示するように、
クラッド層12とｐ型InP基板11部に垂直形状部21｛（01
）面｝および順メサ形状部22｛（111）Ｂ面｝が形成
される。そして、最終的に上から下へ逆メサ形状部20,
垂直形状部21,順メサ形状部22が連続するメサストライ
プが得られる。なお、垂直形状部21の高さは約2.0μｍ
である。
として塩酸溶液（HCl:H2O＝4:1）を用いて例えば室温で
35秒間程度、エッチングする。すると図示するように、
クラッド層12とｐ型InP基板11部に垂直形状部21｛（01
）面｝および順メサ形状部22｛（111）Ｂ面｝が形成
される。そして、最終的に上から下へ逆メサ形状部20,
垂直形状部21,順メサ形状部22が連続するメサストライ
プが得られる。なお、垂直形状部21の高さは約2.0μｍ
である。
次に第２図（ｅ）に示すように、上記メサストライプ
の周囲を埋込むために、第１の埋込層として過飽和度12
℃でZnを不純物（キャリア濃度２×1017cm-3）とするｐ
型InP埋込層15をエピタキシャル成長法で成長させる。
この場合、ｐ型InP埋込層15の上端をメサストライプの
垂直形状部21の中間部よりやや上部に位置させる。次に
この第１の埋込層15の次に第２の埋込層としてSnを不純
物（キャリア濃度１×1017cm-3）とするｎ型InP埋込層1
6を二相融液法で成長させる。この場合、ｎ型InP埋込層
16の上端を垂直形状部21の活性層13の直下とする。最後
に第３の埋込層としてZnを不純物（キャリア濃度２×10
17cm-3）とするｐ型InP埋込層17を絶縁層23の高さまで
過飽和度12℃で成長させる。
の周囲を埋込むために、第１の埋込層として過飽和度12
℃でZnを不純物（キャリア濃度２×1017cm-3）とするｐ
型InP埋込層15をエピタキシャル成長法で成長させる。
この場合、ｐ型InP埋込層15の上端をメサストライプの
垂直形状部21の中間部よりやや上部に位置させる。次に
この第１の埋込層15の次に第２の埋込層としてSnを不純
物（キャリア濃度１×1017cm-3）とするｎ型InP埋込層1
6を二相融液法で成長させる。この場合、ｎ型InP埋込層
16の上端を垂直形状部21の活性層13の直下とする。最後
に第３の埋込層としてZnを不純物（キャリア濃度２×10
17cm-3）とするｐ型InP埋込層17を絶縁層23の高さまで
過飽和度12℃で成長させる。
その後、第２図（ｆ）に示すように、絶縁層23を除去
し、ｎ型InPのクラッド層14及びｐ型InP埋込層17の表面
にAu−Ge−Niを蒸着してｎ側の電極18を形成し、ｐ型In
P基板11の裏面にAu−Znを蒸着してｐ側の電極19を形成
する。しかして、第１図に示す構造の半導体レーザが得
られる。
し、ｎ型InPのクラッド層14及びｐ型InP埋込層17の表面
にAu−Ge−Niを蒸着してｎ側の電極18を形成し、ｐ型In
P基板11の裏面にAu−Znを蒸着してｐ側の電極19を形成
する。しかして、第１図に示す構造の半導体レーザが得
られる。
次にこのような構成の半導体レーザの電極18,19間に
電圧を印加すると、電流が第１図中実線矢印で示すよう
にｐ型InP基板11から順メサ形状部22,垂直形状部21を通
過して活性層13へ流入する。また、実線で示す電流の他
に、図中一点鎖線矢印で示すように、ｐ型InP基板11か
らｐ型InP埋込層15を経由する電流も活性層13へ流入す
る。したがって、活性層13はこれ等の電流によって励起
される。
電圧を印加すると、電流が第１図中実線矢印で示すよう
にｐ型InP基板11から順メサ形状部22,垂直形状部21を通
過して活性層13へ流入する。また、実線で示す電流の他
に、図中一点鎖線矢印で示すように、ｐ型InP基板11か
らｐ型InP埋込層15を経由する電流も活性層13へ流入す
る。したがって、活性層13はこれ等の電流によって励起
される。
この場合、活性層13の幅Ｗは垂直形状部21の幅ｗとほ
ぼ等しくなる。すなわち、活性層13の幅Ｗと垂直形状部
分21の幅ｗとの間の寸法関係は、第８図に示した従来の
半導体レーザの活性層３の幅Ｗとくびれ部の幅ｄとの間
の寸法関係に比較して大幅に改良される。したがって、
たとえ活性層13の幅Ｗを狭くしてもこの幅Ｗより狭いく
びれ部の幅ｄが存在しないために、電流路の幅が制限さ
れることがないので、直列抵抗が大幅に上昇することは
ない。加えて電流はｐ型InP埋込層15にも流れるため、
さらに直列抵抗は低下する。その結果、高出力を維持し
たつまで、活性層13の幅Ｗを狭くすることによって、レ
ーザ光線の発振モードの安定化と低しきい値電流化が可
能となる。
ぼ等しくなる。すなわち、活性層13の幅Ｗと垂直形状部
分21の幅ｗとの間の寸法関係は、第８図に示した従来の
半導体レーザの活性層３の幅Ｗとくびれ部の幅ｄとの間
の寸法関係に比較して大幅に改良される。したがって、
たとえ活性層13の幅Ｗを狭くしてもこの幅Ｗより狭いく
びれ部の幅ｄが存在しないために、電流路の幅が制限さ
れることがないので、直列抵抗が大幅に上昇することは
ない。加えて電流はｐ型InP埋込層15にも流れるため、
さらに直列抵抗は低下する。その結果、高出力を維持し
たつまで、活性層13の幅Ｗを狭くすることによって、レ
ーザ光線の発振モードの安定化と低しきい値電流化が可
能となる。
第３図および第４図は第１図に示した実施例の半導体
レーザの特性図であり、第８図に示した従来構造の半導
体レーザとの比較で示す。但し、実施例構造および従来
構造の半導体レーザの活性層13,3の幅Ｗを共に1.5μｍ
とした場合を示す。この場合、実施例構造における垂直
形状部21の幅ｗは1.5μｍであるのに対して、従来構造
におけるくびれ部の幅ｄは0.5μｍである。第３図から
明らかなように、実施例構造においては、くびれ部が存
在しないために、垂直方向の抵抗が少ないので、電流増
加に対して電圧上昇が少なく、対電圧特性に優れている
ことが理解できる。
レーザの特性図であり、第８図に示した従来構造の半導
体レーザとの比較で示す。但し、実施例構造および従来
構造の半導体レーザの活性層13,3の幅Ｗを共に1.5μｍ
とした場合を示す。この場合、実施例構造における垂直
形状部21の幅ｗは1.5μｍであるのに対して、従来構造
におけるくびれ部の幅ｄは0.5μｍである。第３図から
明らかなように、実施例構造においては、くびれ部が存
在しないために、垂直方向の抵抗が少ないので、電流増
加に対して電圧上昇が少なく、対電圧特性に優れている
ことが理解できる。
さらに、第４図においても、同一電流値に対してレー
ザ光線の出力を増大できることが理解できる。
ザ光線の出力を増大できることが理解できる。
また、垂直形状部21の幅ｗと活性層13の幅Ｗとはほぼ
同じ寸法であるので、同一活性層幅Ｗを得る場合、活性
層13の幅Ｗ制御が第８図に示した従来構造の活性層３の
幅Ｗ制御に比較して製造時における制御が容易である。
また、エッチング工程時における制御すべき最小幅は第
８図の従来構造においてはくびれ部の幅ｄであるのに対
して実施例においては活性層13の幅Ｗである。したがっ
て、エッチング精度により制御可能な最小幅が規制され
る場合は、活性幅Ｗを従来構造に比較してより狭く設定
できる。
同じ寸法であるので、同一活性層幅Ｗを得る場合、活性
層13の幅Ｗ制御が第８図に示した従来構造の活性層３の
幅Ｗ制御に比較して製造時における制御が容易である。
また、エッチング工程時における制御すべき最小幅は第
８図の従来構造においてはくびれ部の幅ｄであるのに対
して実施例においては活性層13の幅Ｗである。したがっ
て、エッチング精度により制御可能な最小幅が規制され
る場合は、活性幅Ｗを従来構造に比較してより狭く設定
できる。
さらに、第５図（ａ）に示すように（111）Ｂ面が露
出するように順メサ形状部22がエッチング形成されてい
るので、ｐ型InP埋込層15を過飽和度12℃でエピタキシ
ャル成長させる場合に、結晶成長がスムースに行なわれ
る。その結果、順メサ形状部22および垂直形状部21近傍
における各埋込層15,16の寸法精度を大幅に向上でき
る。
出するように順メサ形状部22がエッチング形成されてい
るので、ｐ型InP埋込層15を過飽和度12℃でエピタキシ
ャル成長させる場合に、結晶成長がスムースに行なわれ
る。その結果、順メサ形状部22および垂直形状部21近傍
における各埋込層15,16の寸法精度を大幅に向上でき
る。
ちなみに、第５図（ｂ）に示すように全く順メサ形状
部を形成せずに、（01）面を有する垂直形状部のみの
構造であれば、埋込層の垂直形状部における成長が早く
なりすぎて、図示するように埋込層の結晶がスムースに
成長しなくて境界面においてとぎれ部が発生する場合が
多い。
部を形成せずに、（01）面を有する垂直形状部のみの
構造であれば、埋込層の垂直形状部における成長が早く
なりすぎて、図示するように埋込層の結晶がスムースに
成長しなくて境界面においてとぎれ部が発生する場合が
多い。
また、逆メサ形状部20と（01）面を有する垂直形状
部21と（111）Ｂ面を有する順メサ形状部22とでメサス
トライプを形成するとともに、活性層13を逆メサ形状部
20における垂直形状部21との接続部の真上に位置させて
いるので、二相融液法によるエピタキシャル成長法を用
いることによってｎ型InP埋込層16の先端を活性層13の
直下で止まらせることが容易である。したがって、ｎ型
InP埋込層16とｐ型InP埋込層17との間の境界pn接合部の
位置を活性層13の直下に形成することが可能であるの
で、もれ電流をより少なくできる。
部21と（111）Ｂ面を有する順メサ形状部22とでメサス
トライプを形成するとともに、活性層13を逆メサ形状部
20における垂直形状部21との接続部の真上に位置させて
いるので、二相融液法によるエピタキシャル成長法を用
いることによってｎ型InP埋込層16の先端を活性層13の
直下で止まらせることが容易である。したがって、ｎ型
InP埋込層16とｐ型InP埋込層17との間の境界pn接合部の
位置を活性層13の直下に形成することが可能であるの
で、もれ電流をより少なくできる。
第６図（ａ）は本発明の他の実施例に係わる半導体レ
ーザを示す断面図である。第一図に示す実施例の半導体
レーザと同一部分には同一符合が付してある。
ーザを示す断面図である。第一図に示す実施例の半導体
レーザと同一部分には同一符合が付してある。
この実施例の半導体レーザにおいては、第１図に示す
メサストライプを埋込む埋込層を構成するｐ型Inp基板1
1に接するｐ型InP埋込層15が除去され、ｎ型InP埋込層1
6が直接ｐ型Inp基板11に接している。なお、このｎ型In
P埋込層16の垂直形状部21内の上端位置は第１図の位置
と同じである。したがって、この場合の垂直形状部21の
高さは第１図の実施例の約2/3程度の1.3μｍ程度あれば
活性層13近傍の形状を充分維持できる。
メサストライプを埋込む埋込層を構成するｐ型Inp基板1
1に接するｐ型InP埋込層15が除去され、ｎ型InP埋込層1
6が直接ｐ型Inp基板11に接している。なお、このｎ型In
P埋込層16の垂直形状部21内の上端位置は第１図の位置
と同じである。したがって、この場合の垂直形状部21の
高さは第１図の実施例の約2/3程度の1.3μｍ程度あれば
活性層13近傍の形状を充分維持できる。
このような構成であると、第１図に一点鎖線矢印で示
した電流が生じなくなるので、結果的に活性層13の下方
位置の抵抗値が増大する。したがって、発熱等の制約の
ために大電流を流すことは不可能であるので、高出力は
望めない。しかし、一つの埋込層が省略できるので、製
造工程を簡素化できる。したがって、例えば出力を10mW
以下で使用する場合は上述した簡素化された半導体レー
ザで充分実用になる。
した電流が生じなくなるので、結果的に活性層13の下方
位置の抵抗値が増大する。したがって、発熱等の制約の
ために大電流を流すことは不可能であるので、高出力は
望めない。しかし、一つの埋込層が省略できるので、製
造工程を簡素化できる。したがって、例えば出力を10mW
以下で使用する場合は上述した簡素化された半導体レー
ザで充分実用になる。
第６図（ｂ）は本発明のさらに別の実施例に係わる半
導体レーザを示す断面図である。この実施例において
は、第１図の実施例の半導体レーザのｎ型InP埋込層16
とｐ型InP埋込層17との代りに絶縁層31を埋込んでい
る。このような構成においては、活性層13下方位置の直
列抵抗を第１図の実施例の場合より低くできるので、さ
らに高出力が望める可能性がある。
導体レーザを示す断面図である。この実施例において
は、第１図の実施例の半導体レーザのｎ型InP埋込層16
とｐ型InP埋込層17との代りに絶縁層31を埋込んでい
る。このような構成においては、活性層13下方位置の直
列抵抗を第１図の実施例の場合より低くできるので、さ
らに高出力が望める可能性がある。
さらに、第６図（ｃ）に示すように、第１図に示す全
部の埋込層15,16,17を一つの絶縁層32で形成することも
可能である。このような構成であっても、電流は順メサ
形状部22および垂直形状部21を介して活性層13へ集めら
れる。なお、この場合、活性層13の下方の抵抗値は第６
図（ａ）の実施例と同様であるが、製造方法がより簡素
化される可能性がある。
部の埋込層15,16,17を一つの絶縁層32で形成することも
可能である。このような構成であっても、電流は順メサ
形状部22および垂直形状部21を介して活性層13へ集めら
れる。なお、この場合、活性層13の下方の抵抗値は第６
図（ａ）の実施例と同様であるが、製造方法がより簡素
化される可能性がある。
第７図（ａ）は本発明のさらに別の実施例に係わる半
導体レーザを示す断面図である。
導体レーザを示す断面図である。
この実施例においては、半導体基板としてｎ型InP基
板41を使用している。したがって、このｎ型InP基板41
上にｎ型InPのクラッド層42,InGaAsP活性層43,p型InPの
クラッド層44が積層され、その周囲をｐ型InP埋込層45
およびｎ型InP埋込層46で覆っている。なお、ｐ型InPの
クラッド層44と電極18との間の接触抵抗を低下させるた
めに、このクラッド層44と電極18との間にInGaAsPキャ
ップ層47を介挿させている。
板41を使用している。したがって、このｎ型InP基板41
上にｎ型InPのクラッド層42,InGaAsP活性層43,p型InPの
クラッド層44が積層され、その周囲をｐ型InP埋込層45
およびｎ型InP埋込層46で覆っている。なお、ｐ型InPの
クラッド層44と電極18との間の接触抵抗を低下させるた
めに、このクラッド層44と電極18との間にInGaAsPキャ
ップ層47を介挿させている。
このような構成においても、ｐ型InP埋込層45とｎ型I
nP埋込層46との間でpn接合面が形成されるので、電流は
順メサ形状部および垂直形状部を介して活性層43へ集中
される。また、第５図（ａ）（ｂ）で示した寸法精度上
の効果も期待できる。
nP埋込層46との間でpn接合面が形成されるので、電流は
順メサ形状部および垂直形状部を介して活性層43へ集中
される。また、第５図（ａ）（ｂ）で示した寸法精度上
の効果も期待できる。
第７図（ｂ）は半導体基板としｎ型InP基板41を用い
た他の実施例の半導体レーザを示す断面図である。この
実施例においては、第７図（ａ）の各埋込層45,46を一
つの絶縁層48で形成している。このような構成であった
としても第６図（ｃ）の実施例で示した効果が期待でき
る。
た他の実施例の半導体レーザを示す断面図である。この
実施例においては、第７図（ａ）の各埋込層45,46を一
つの絶縁層48で形成している。このような構成であった
としても第６図（ｃ）の実施例で示した効果が期待でき
る。
［発明の効果］ 以上説明したように本発明の半導体レーザによれば、
くびれ部を解消するように垂直形状にメサストライプを
形成している。したがって、活性層の幅を狭くできるの
で、高出力を維持したままレーザ光線の発振モードの安
定化と低しきい値電流化を可能にできる。また、メサス
トライプを垂直形状の下部で順メサ形状に形成している
ので、埋込層の寸法精度を向上でき、製品の歩留りを大
幅に向上できる。
くびれ部を解消するように垂直形状にメサストライプを
形成している。したがって、活性層の幅を狭くできるの
で、高出力を維持したままレーザ光線の発振モードの安
定化と低しきい値電流化を可能にできる。また、メサス
トライプを垂直形状の下部で順メサ形状に形成している
ので、埋込層の寸法精度を向上でき、製品の歩留りを大
幅に向上できる。
さらに、くびれ部を解消するように活性層を含む逆メ
サ形状とこれに連続する垂直形状と順メサ形状にメサス
トライプを形成している。したがって、抵抗を増大させ
ることなく活性層の幅を狭くできるので、発熱を生じに
くく、高出力を維持したままレーザ光線の発振モードの
安定化と、低しきい値電流化を可能にする。
サ形状とこれに連続する垂直形状と順メサ形状にメサス
トライプを形成している。したがって、抵抗を増大させ
ることなく活性層の幅を狭くできるので、発熱を生じに
くく、高出力を維持したままレーザ光線の発振モードの
安定化と、低しきい値電流化を可能にする。
また、別の発明においては、逆メサ形状部，垂直形状
部，順メサ形状部が埋込層に対してそれぞれ（111）A,
（01），（111）Ｂの各結晶面で接しているので、こ
の半導体レーザの製造過程において、結晶成長がスムー
スに行われ、製造された半導体レーザにおける各部の寸
法精度がより一層向上する。
部，順メサ形状部が埋込層に対してそれぞれ（111）A,
（01），（111）Ｂの各結晶面で接しているので、こ
の半導体レーザの製造過程において、結晶成長がスムー
スに行われ、製造された半導体レーザにおける各部の寸
法精度がより一層向上する。
第１図は本発明の一実施例に係わる半導体レーザを示す
断面図、第２図は同実施例の製造手順を示す図、第３図
および第４図は同実施例の効果を示す特性図、第５図は
同実施例の寸法精度を説明するための図、第６図は本発
明の他の実施例に係わる半導体レーザを示す断面図、第
７図は本発明のさらに別の実施例に係わる半導体レーザ
を示す断面図、第８図は従来の半導体レーザを示す断面
図である。 11……ｐ型InP基板、12……ｐ型InPのクラッド層、13,4
3……活性層、14……ｎ型InPのクラッド層、15……ｐ型
InP埋込層、16……ｎ型InP埋込層、17……ｐ型InP埋込
層、18,19……電極、20……逆メサ形状部、21……垂直
形状部、22……順メサ形状部、23……絶縁層、31,32,48
……絶縁層、41……ｎ型InP基板、44……キャップ層、
Ｗ……活性層幅、ｄ……くびれ部の幅。
断面図、第２図は同実施例の製造手順を示す図、第３図
および第４図は同実施例の効果を示す特性図、第５図は
同実施例の寸法精度を説明するための図、第６図は本発
明の他の実施例に係わる半導体レーザを示す断面図、第
７図は本発明のさらに別の実施例に係わる半導体レーザ
を示す断面図、第８図は従来の半導体レーザを示す断面
図である。 11……ｐ型InP基板、12……ｐ型InPのクラッド層、13,4
3……活性層、14……ｎ型InPのクラッド層、15……ｐ型
InP埋込層、16……ｎ型InP埋込層、17……ｐ型InP埋込
層、18,19……電極、20……逆メサ形状部、21……垂直
形状部、22……順メサ形状部、23……絶縁層、31,32,48
……絶縁層、41……ｎ型InP基板、44……キャップ層、
Ｗ……活性層幅、ｄ……くびれ部の幅。
フロントページの続き (72)発明者 土屋 富志夫 東京都港区南麻布５丁目10番27号 アンリ ツ株式会社内 (72)発明者 山口 茂実 東京都港区南麻布５丁目10番27号 アンリ ツ株式会社内 (56)参考文献 特開 昭59−25290（ＪＰ，Ａ) 特開 昭56−61187（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体基板上に１つのIn1-xGaxAs1-yPy活
性層を含む半導体層を積層させた多層膜構造ウエハーの
少なくとも前記活性層を含む半導体層にメサストライプ
を形成し、このメサストライプを埋込むように形成され
た埋込層を有する半導体レーザであって、 前記メサストライプは前記活性層を含む逆メサ形状部と
これに連続する垂直形状部と順メサ形状部とで形成され
たことを特徴とする半導体レーザ。 - 【請求項２】半導体基板上に１つのIn1-xGaxAs1-yPy活
性層を含む半導体層を積層させた多層膜構造ウエハーの
少なくとも前記活性層を含む半導体層にメサストライプ
を形成し、このメサストライプを埋込むように形成され
た埋込層を有する半導体レーザであって、 前記メサストライプは前記活性層を含む逆メサ形状部と
これに連続する垂直形状部と順メサ形状部とで形成さ
れ、 かつ、前記逆メサ形状部は（111）Ａの結晶面で前記埋
込層に接し、前記垂直形状部は（01）の結晶面で前記
埋込層に接し、前記順メサ形状部は（111）Ｂの結晶面
で前記埋込層に接する ことを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039596A JPH088391B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039596A JPH088391B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205980A JPS63205980A (ja) | 1988-08-25 |
| JPH088391B2 true JPH088391B2 (ja) | 1996-01-29 |
Family
ID=12557489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039596A Expired - Fee Related JPH088391B2 (ja) | 1987-02-23 | 1987-02-23 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2555197B2 (ja) * | 1989-09-09 | 1996-11-20 | 三菱電機株式会社 | 半導体レーザ装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5661187A (en) * | 1979-10-24 | 1981-05-26 | Nec Corp | Buried-type semiconductor light-emitting element |
| JPS5925290A (ja) * | 1982-08-02 | 1984-02-09 | Oki Electric Ind Co Ltd | 埋込み型半導体レ−ザの製造方法 |
-
1987
- 1987-02-23 JP JP62039596A patent/JPH088391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205980A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069282B2 (ja) | 半導体レーザ装置 | |
| US4719633A (en) | Buried stripe-structure semiconductor laser | |
| JP2716693B2 (ja) | 半導体レーザー | |
| US5394421A (en) | Semiconductor laser device including a step electrode in a form of eaves | |
| US4333061A (en) | Terraced substrate semiconductor laser | |
| JPS6144485A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH088391B2 (ja) | 半導体レ−ザ | |
| JPH0945999A (ja) | 半導体デバイス及びその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH0810779B2 (ja) | 半導体レ−ザ | |
| JPH0810780B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP2680804B2 (ja) | 半導体レーザ | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS6237557B2 (ja) | ||
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| KR100265802B1 (ko) | 고출력 반도체 레이저 소자 및 그 제조방법 | |
| JPH05190970A (ja) | 半導体レーザの製造方法 | |
| JPH0734493B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |