JPH088282B2 - Ｔａｂテープ、半導体チップの結合方法 - Google Patents
Ｔａｂテープ、半導体チップの結合方法Info
- Publication number
- JPH088282B2 JPH088282B2 JP2323424A JP32342490A JPH088282B2 JP H088282 B2 JPH088282 B2 JP H088282B2 JP 2323424 A JP2323424 A JP 2323424A JP 32342490 A JP32342490 A JP 32342490A JP H088282 B2 JPH088282 B2 JP H088282B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- bonding
- opening
- bonding tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はTAB（Tape Automated Bonding）テープ技
術に関し、更に詳細にいえば、リード・ボンデイングの
際に、ボンデイング・ツールとリードとの付着によつて
半導体チツプが持上げられるのを防止できるようにした
TABテープ技術に関する。また、本発明はリードとチツ
プとの接触を防止できるTABパツケージ構造に関する。
術に関し、更に詳細にいえば、リード・ボンデイングの
際に、ボンデイング・ツールとリードとの付着によつて
半導体チツプが持上げられるのを防止できるようにした
TABテープ技術に関する。また、本発明はリードとチツ
プとの接触を防止できるTABパツケージ構造に関する。
［従来の技術］ TABテープは半導体集積回路パツケージの製造に広く
用いられている。第６図は従来のTABテープ10を概略的
に示し、第７図は第６図の線７−７に沿つた断面図を示
している。TABテープ10はポリイミドのような材料の絶
縁テープ11と、絶縁テープ11上に形成されたリード14と
よりなる。絶縁テープ11は各チツプ取付け位置に開口12
を有し、リード14は開口12のまわりに形成されている。
各開口12のまわりには４つの細長いスロツト16が形成さ
れている。各リード14は開口12の中へ突出したインナー
・リード部分18およびスロツト16を横切って延びるアウ
ター・リード部分20を有する。アウター・リード部分20
は回路テストのために用いられるテスト・パツド22で終
端している。
用いられている。第６図は従来のTABテープ10を概略的
に示し、第７図は第６図の線７−７に沿つた断面図を示
している。TABテープ10はポリイミドのような材料の絶
縁テープ11と、絶縁テープ11上に形成されたリード14と
よりなる。絶縁テープ11は各チツプ取付け位置に開口12
を有し、リード14は開口12のまわりに形成されている。
各開口12のまわりには４つの細長いスロツト16が形成さ
れている。各リード14は開口12の中へ突出したインナー
・リード部分18およびスロツト16を横切って延びるアウ
ター・リード部分20を有する。アウター・リード部分20
は回路テストのために用いられるテスト・パツド22で終
端している。
チツプをTABテープに取付ける時は、半導体チツプを
開口12の中に位置合せし、サーモードと呼ばれるボンデ
イング・ツールによりインナー・リード部分18をチツプ
のパツドに結合する。第８図はリード・ボンデイング動
作を示している。この例では、リード14が下向きになる
ようにテープ10が配置されている。第８図の（Ａ）に示
すように、テープ10およびチツプ24はインナー・リード
部分18とチツプの電極パツド26とが整列するように位置
合せされ、すべてのインナー・リード部分18はボンデイ
ング・ツール28によりチツプ・パツド26に同時に熱圧着
される。
開口12の中に位置合せし、サーモードと呼ばれるボンデ
イング・ツールによりインナー・リード部分18をチツプ
のパツドに結合する。第８図はリード・ボンデイング動
作を示している。この例では、リード14が下向きになる
ようにテープ10が配置されている。第８図の（Ａ）に示
すように、テープ10およびチツプ24はインナー・リード
部分18とチツプの電極パツド26とが整列するように位置
合せされ、すべてのインナー・リード部分18はボンデイ
ング・ツール28によりチツプ・パツド26に同時に熱圧着
される。
ボンデイング・ツールの先端部は焼結ダイヤモンドの
ような硬質材料で形成され、リードは銅に錫メツキした
ものが通常使用される。このボンデイング方法は、チツ
プ当りのリードの本数が少ない時は満足的であつたが、
リードの本数が増えた時はチツプ持上りの問題が生じう
ることが判明した。リードの本数が増えた時はボンデイ
ング・ツールとリードの接触面積が増大し、ボンデイン
グ・ツールとリードとの間の付着力が増す。そのため、
ボンデイング後ボンデイング・ツールを持上げた時、第
８図（Ｂ）に示すように、チツプ24が一緒に持上げら
れ、リードが変形し、インナー・リード部分18がチツプ
24の縁部に接触することがある。
ような硬質材料で形成され、リードは銅に錫メツキした
ものが通常使用される。このボンデイング方法は、チツ
プ当りのリードの本数が少ない時は満足的であつたが、
リードの本数が増えた時はチツプ持上りの問題が生じう
ることが判明した。リードの本数が増えた時はボンデイ
ング・ツールとリードの接触面積が増大し、ボンデイン
グ・ツールとリードとの間の付着力が増す。そのため、
ボンデイング後ボンデイング・ツールを持上げた時、第
８図（Ｂ）に示すように、チツプ24が一緒に持上げら
れ、リードが変形し、インナー・リード部分18がチツプ
24の縁部に接触することがある。
チツプの表面は通常ポリイミドのような表面保護層で
覆われているが、縁部まで完全に覆われているわけでは
ない。また、チツプによつては、縁部にチツプ特性評価
のための配線パターンが露出して設けられているものも
ある。したがつて、リードがチツプに接触するのは好ま
しくない。
覆われているが、縁部まで完全に覆われているわけでは
ない。また、チツプによつては、縁部にチツプ特性評価
のための配線パターンが露出して設けられているものも
ある。したがつて、リードがチツプに接触するのは好ま
しくない。
上記の問題は変形したリードを修正する作業を追加す
ることによつて解決できるが、このような作業は非能率
的であり、リードまたはチツプに損傷を与える可能性も
ある。もう１つの方法として、ボンデイング時にチツプ
を真空吸着し固定する方法が考えられる。しかしこの方
法は真空制御機構を必要とするため複雑、高価となり、
また、余分な制御時間を必要とする。互いに付着しない
材料でボンデイング・ツールおよびリードを形成するこ
とも別の方法として考えられるが、実用性のある技術は
提案されていない。
ることによつて解決できるが、このような作業は非能率
的であり、リードまたはチツプに損傷を与える可能性も
ある。もう１つの方法として、ボンデイング時にチツプ
を真空吸着し固定する方法が考えられる。しかしこの方
法は真空制御機構を必要とするため複雑、高価となり、
また、余分な制御時間を必要とする。互いに付着しない
材料でボンデイング・ツールおよびリードを形成するこ
とも別の方法として考えられるが、実用性のある技術は
提案されていない。
リードとチツプとの接触防止はボンデイング後も保証
されるのが好ましい。上述の真空吸着法では保証されな
い。
されるのが好ましい。上述の真空吸着法では保証されな
い。
［発明が解決しようとする課題］ したがつて、本発明の目的は、TABリードのボンデイ
ングにおいて、ボンデイング・ツールとリードとの付着
によつてチツプが持上げられるのを防止するためのTAB
テープ技術を提供することである。
ングにおいて、ボンデイング・ツールとリードとの付着
によつてチツプが持上げられるのを防止するためのTAB
テープ技術を提供することである。
本発明のもう１つの目的は、リードとチツプとの接触
を防止できるTABパツケージ構造を提供することであ
る。
を防止できるTABパツケージ構造を提供することであ
る。
［課題を解決するための手段］ 本発明はTABテープを工夫することによつて上記の課
題を解決する。TABテープは、チツプ取付け開口内へ延
びるチツプ押え手段を持つように形成される。チツプ押
え手段はリードと同じ側に且つ同じ材料でチツプ取付け
開口の４角に設けられるのが好ましい。チツプ押え手段
はチツプのパツド側表面に係合してチツプの持上がりま
たはリードの方向へのチツプ移動を防止するように働
く。
題を解決する。TABテープは、チツプ取付け開口内へ延
びるチツプ押え手段を持つように形成される。チツプ押
え手段はリードと同じ側に且つ同じ材料でチツプ取付け
開口の４角に設けられるのが好ましい。チツプ押え手段
はチツプのパツド側表面に係合してチツプの持上がりま
たはリードの方向へのチツプ移動を防止するように働
く。
本発明によれば、このようなTABテープを用いたボン
デイング方法およびTABパツケージも開示される。
デイング方法およびTABパツケージも開示される。
［実施例］ 第１図は本発明のTABテープを示している。第６図のT
ABテープの要素を対応する要素は同じ参照番号で示され
ている。この例では、絶縁テープ11は厚さ125ミクロン
のポリイミド・テープであり、リード14は錫の表面被覆
を有する厚さ35ミクロンの銅よりなる。リード14は全部
で268本設けられる。図には１つの開口12しか示されて
いないが、実際には、チツプ取付け位置に多数の開口12
が形成される。また、図では、スプロケツト・ホールな
どの細部構造は省略されている。
ABテープの要素を対応する要素は同じ参照番号で示され
ている。この例では、絶縁テープ11は厚さ125ミクロン
のポリイミド・テープであり、リード14は錫の表面被覆
を有する厚さ35ミクロンの銅よりなる。リード14は全部
で268本設けられる。図には１つの開口12しか示されて
いないが、実際には、チツプ取付け位置に多数の開口12
が形成される。また、図では、スプロケツト・ホールな
どの細部構造は省略されている。
本発明のTABテープの特徴は、開口12の４角にチツプ
押え部材30が設けられていることである。チツプ押え部
材30は開口12内へ延びた突出部分32を有する。リード14
は通常、ポリイミド・テープに接着された銅層をパター
ニングすることによつて形成される。したがつて、リー
ド14と同時にチツプ押え部材30を形成するように銅層を
パターニングすることにより、チツプ押え部材30はリー
ド14と同じ側に且つ同じ材料で形成できる。
押え部材30が設けられていることである。チツプ押え部
材30は開口12内へ延びた突出部分32を有する。リード14
は通常、ポリイミド・テープに接着された銅層をパター
ニングすることによつて形成される。したがつて、リー
ド14と同時にチツプ押え部材30を形成するように銅層を
パターニングすることにより、チツプ押え部材30はリー
ド14と同じ側に且つ同じ材料で形成できる。
第２図に示されるように、ボンデイング時に、インナ
ー・リード部分18および半導体チツプ24の電極パツド26
が整合するようにテープ10およびチツプ24を位置合せす
る。この例では、テープはリードが下向きになるように
配置されている。チツプ押え部材30の突出部分32はチツ
プ24の４角部分の上に張出しており、チツプ24のパツド
26側の表面と係合できるようになつている。破線34はボ
ンデイング・ツールの底面の形状を示している。
ー・リード部分18および半導体チツプ24の電極パツド26
が整合するようにテープ10およびチツプ24を位置合せす
る。この例では、テープはリードが下向きになるように
配置されている。チツプ押え部材30の突出部分32はチツ
プ24の４角部分の上に張出しており、チツプ24のパツド
26側の表面と係合できるようになつている。破線34はボ
ンデイング・ツールの底面の形状を示している。
第３図は本発明のTABテープを用いたボンデイング動
作を示しており、第２図の線３−３に沿つて見た様子を
示している。簡明化のため、線３−３によつて切断され
る部分の断面のみが示されている。ボンデイング・ツー
ル28は、すべてのインナー・リード部分18と接触する底
面34およびチツプ押え部材30の突出部分32と係合するよ
うに設けられた傾斜面36を有する。傾斜面36はチツプ押
え部材30と対応してボンデイング・ツール28の底面34の
４角部分に設けられている。
作を示しており、第２図の線３−３に沿つて見た様子を
示している。簡明化のため、線３−３によつて切断され
る部分の断面のみが示されている。ボンデイング・ツー
ル28は、すべてのインナー・リード部分18と接触する底
面34およびチツプ押え部材30の突出部分32と係合するよ
うに設けられた傾斜面36を有する。傾斜面36はチツプ押
え部材30と対応してボンデイング・ツール28の底面34の
４角部分に設けられている。
第３図の（Ａ）に示すように、ボンデイング・ツール
28が降下すると、ボンデイング・ツールの４つの傾斜面
36がチツプ押え部材30の突出部分32に係合し、突出部分
32を下方に折曲げる。ボンデイング・ツールは傾斜面36
で突出部分32を折曲げながら更に下方へ移動し、底面34
によりインナー・リード部分18をパツド26に熱圧着する
（第３図のＢ）。ボンデイング後ボンデイング・ツール
28が上昇する時、リード部分18が底面34に付着すること
がある。本発明では、チツプが持上がつても、チツプ押
え部材30の突出部分32がチツプのパツド側表面に係合し
それ以上の移動を阻止するから、チツプの持上り、した
がつてリードの変形を防止することができる。折曲げら
れた突出部分32はチツプ表面とリード部分18との間隔を
保つスペーサとして働く。リード・ボンデイングと同時
に突出部分32を折曲げるためには、チツプ押え部材30の
高さと底面34の最低位置における高さとの間に差が生じ
る必要がある。チツプ・パツド26の材料として金を用い
た場合、金パツドの厚さはボンデイングによつて通常数
分の１に減少する。したがつて、パツドの厚さの変化を
考慮して、必要な高さの差が得られるように設計する必
要がある。突出部分32の先端がチツプ表面に接触して
も、パツド以外のチツプ表面は表面保護絶縁層、この例
ではポリイミド層によつて覆われ、突出部分32の先端は
ポリイミド層に接触するから、問題は生じない。
28が降下すると、ボンデイング・ツールの４つの傾斜面
36がチツプ押え部材30の突出部分32に係合し、突出部分
32を下方に折曲げる。ボンデイング・ツールは傾斜面36
で突出部分32を折曲げながら更に下方へ移動し、底面34
によりインナー・リード部分18をパツド26に熱圧着する
（第３図のＢ）。ボンデイング後ボンデイング・ツール
28が上昇する時、リード部分18が底面34に付着すること
がある。本発明では、チツプが持上がつても、チツプ押
え部材30の突出部分32がチツプのパツド側表面に係合し
それ以上の移動を阻止するから、チツプの持上り、した
がつてリードの変形を防止することができる。折曲げら
れた突出部分32はチツプ表面とリード部分18との間隔を
保つスペーサとして働く。リード・ボンデイングと同時
に突出部分32を折曲げるためには、チツプ押え部材30の
高さと底面34の最低位置における高さとの間に差が生じ
る必要がある。チツプ・パツド26の材料として金を用い
た場合、金パツドの厚さはボンデイングによつて通常数
分の１に減少する。したがつて、パツドの厚さの変化を
考慮して、必要な高さの差が得られるように設計する必
要がある。突出部分32の先端がチツプ表面に接触して
も、パツド以外のチツプ表面は表面保護絶縁層、この例
ではポリイミド層によつて覆われ、突出部分32の先端は
ポリイミド層に接触するから、問題は生じない。
第４図に示すように、チツプ押え部材30は突出部分32
に２つの突起38を含むように、または略４角形の突出部
分32を持つように形成することもできる。チツプ押え部
材30の形状はこれらに特定されるものではなく、任意の
適当な形状に形成できることは明らかであろう。
に２つの突起38を含むように、または略４角形の突出部
分32を持つように形成することもできる。チツプ押え部
材30の形状はこれらに特定されるものではなく、任意の
適当な形状に形成できることは明らかであろう。
第５図は本発明のTABテープを用いて形成されたTABパ
ツケージの簡略図である。ボンデイング後、テスト・パ
ツド22（第１図）を用いてチツプがテストされる。必要
に応じて、チツプのパツド側表面を樹脂封止し、次い
で、スロツト16の外側エツジに沿つて切断することによ
り、チツプ・アセンブリがテープから切り離される。ア
ウター・リード部分20は回路基板（図示せず）に取付け
るのに適した形に成形され、これにより、TABパツケー
ジが形成される。
ツケージの簡略図である。ボンデイング後、テスト・パ
ツド22（第１図）を用いてチツプがテストされる。必要
に応じて、チツプのパツド側表面を樹脂封止し、次い
で、スロツト16の外側エツジに沿つて切断することによ
り、チツプ・アセンブリがテープから切り離される。ア
ウター・リード部分20は回路基板（図示せず）に取付け
るのに適した形に成形され、これにより、TABパツケー
ジが形成される。
上述の実施例に加えて、種々の変形が可能である。例
えば、チツプ押え部材は、リードと反対側の絶縁テープ
表面上に形成することも可能である。この場合、４角の
チツプ押え部材は必ずしも分離している必要はない。ま
た、チツプ押え部材は、リードの密度が比較的低く、チ
ツプの４角以外の位置にチツプ押え部材係合のためのス
ペースを確保できる場合は、必ずしも４角に設ける必要
はない。更に、ボンデイング後チツプ表面とリードとの
間隔を維持できるものであれば、チツプ押え部材はリー
ドと同じ材料である必要はない。また、TABテープはリ
ードを下向きにしてボンデイングされたが、リードを上
向きにしてボンデイングすることもできる。
えば、チツプ押え部材は、リードと反対側の絶縁テープ
表面上に形成することも可能である。この場合、４角の
チツプ押え部材は必ずしも分離している必要はない。ま
た、チツプ押え部材は、リードの密度が比較的低く、チ
ツプの４角以外の位置にチツプ押え部材係合のためのス
ペースを確保できる場合は、必ずしも４角に設ける必要
はない。更に、ボンデイング後チツプ表面とリードとの
間隔を維持できるものであれば、チツプ押え部材はリー
ドと同じ材料である必要はない。また、TABテープはリ
ードを下向きにしてボンデイングされたが、リードを上
向きにしてボンデイングすることもできる。
［発明の効果］ 本発明によれば、ボンデイング時にボンデイング・ツ
ールとリードとの付着によつてチツプが持上げられるの
を簡単に且つ確実に防止することができる。また、本発
明によれば、リードとチツプ表面との間の間隔を維持で
き、したがつて、ボンデイング後もリードとチツプとの
接触を防止できるTABパツケージ構造を得ることができ
る。
ールとリードとの付着によつてチツプが持上げられるの
を簡単に且つ確実に防止することができる。また、本発
明によれば、リードとチツプ表面との間の間隔を維持で
き、したがつて、ボンデイング後もリードとチツプとの
接触を防止できるTABパツケージ構造を得ることができ
る。
第１図は本発明のTABテープの概略図である。 第２図は本発明のTABテープのチツプ取付け開口にチツ
プを配置した状態を示す概略図である。 第３図は第２図の線３−３に沿つて見た時のボンデイン
グ動作を示す概略図である。 第４図はチツプ押え部材の他の例を示す図である。 第５図は本発明によつて形成されたTABパツケージの簡
略図である。 第６図は従来のTABテープを示す概略図である。 第７図は第６図の線７−７に沿つた断面図である。 第８図は従来のボンデイング動作を示す図である。 10……TABテープ、11……絶縁テープ、12……チツプ取
付け開口、14……リード、16……スロツト、18……イン
ナー・リード部分、20……アウター・リード部分、22…
…テスト・パツド、24……半導体チツプ、26……電極パ
ツド、28……ボンデイング・ツール、30……チツプ押え
部材、32……突出部分、34……ボンデイング・ツール底
面、36……ボンデイング・ツール傾斜面、38……突起
プを配置した状態を示す概略図である。 第３図は第２図の線３−３に沿つて見た時のボンデイン
グ動作を示す概略図である。 第４図はチツプ押え部材の他の例を示す図である。 第５図は本発明によつて形成されたTABパツケージの簡
略図である。 第６図は従来のTABテープを示す概略図である。 第７図は第６図の線７−７に沿つた断面図である。 第８図は従来のボンデイング動作を示す図である。 10……TABテープ、11……絶縁テープ、12……チツプ取
付け開口、14……リード、16……スロツト、18……イン
ナー・リード部分、20……アウター・リード部分、22…
…テスト・パツド、24……半導体チツプ、26……電極パ
ツド、28……ボンデイング・ツール、30……チツプ押え
部材、32……突出部分、34……ボンデイング・ツール底
面、36……ボンデイング・ツール傾斜面、38……突起
Claims (5)
- 【請求項１】半導体チップを受け入れるための開口を少
なくとも一つ有する絶縁テープと、 前記開口上に突出し、前記半導体チップが前記開口に受
け入れられたときに前記半導体チップのパッドに結合さ
れるリードと、 前記半導体チップの取り付け時にボンデイング・ツール
に接触してその先端のみが変形することによって、前記
半導体チップが前記ボンデイング・ツールの方向に持ち
上げられることを防止するチップ押え手段と、 を含むTABテープ。 - 【請求項２】前記開口が実質的に四方形をなし、前記チ
ップ押さえ手段が前記四方形の四隅に設置されている、
請求項１のTABテープ。 - 【請求項３】前記チップ押さえ手段の先端が前記パッド
を結んだ線及びその延長よりも中心側に位置しないこと
を特徴とする請求項１のTABテープ。 - 【請求項４】半導体チップのパッドと前記半導体チップ
を受け入れるための開口上に突出した複数の導電部材と
を結合する半導体チップの結合方法であって、 前記複数の導電部材のうち前記パッドと対応しない一部
の導電部材の先端がボンデイング・ツールと接触するこ
とによって変形し、前記半導体チップが前記ボンデイン
グ・ツールの方向へ持ち上げられることを防止する、半
導体チップの結合方法。 - 【請求項５】前記開口が実質的に四方形をなし、前記一
部の導電部材が前記四方形の四隅に設けられている、請
求項４の半導体チップの結合方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323424A JPH088282B2 (ja) | 1990-11-28 | 1990-11-28 | Ｔａｂテープ、半導体チップの結合方法 |
| EP19910310540 EP0488554A3 (en) | 1990-11-28 | 1991-11-14 | Tab tape, tab tape package and method of bonding same |
| US07/793,897 US5243141A (en) | 1990-11-28 | 1991-11-18 | Tab tape, method of bonding tab tape and tab tape package |
| US08/042,218 US5394675A (en) | 1990-11-28 | 1993-04-02 | Tab tape, method of bonding tab tape and tab tape package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323424A JPH088282B2 (ja) | 1990-11-28 | 1990-11-28 | Ｔａｂテープ、半導体チップの結合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196142A JPH04196142A (ja) | 1992-07-15 |
| JPH088282B2 true JPH088282B2 (ja) | 1996-01-29 |
Family
ID=18154534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2323424A Expired - Lifetime JPH088282B2 (ja) | 1990-11-28 | 1990-11-28 | Ｔａｂテープ、半導体チップの結合方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5243141A (ja) |
| EP (1) | EP0488554A3 (ja) |
| JP (1) | JPH088282B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653277A (ja) * | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
| JP2852178B2 (ja) * | 1993-12-28 | 1999-01-27 | 日本電気株式会社 | フィルムキャリアテープ |
| US5477082A (en) * | 1994-01-11 | 1995-12-19 | Exponential Technology, Inc. | Bi-planar multi-chip module |
| US5938038A (en) | 1996-08-02 | 1999-08-17 | Dial Tool Industries, Inc. | Parts carrier strip and apparatus for assembling parts in such a strip |
| JP3564971B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアパッケージ |
| US5925926A (en) * | 1997-03-19 | 1999-07-20 | Nec Corporation | Semiconductor device including an inner lead reinforcing pattern |
| KR100252051B1 (ko) * | 1997-12-03 | 2000-04-15 | 윤종용 | 휨 방지막을 구비하는 탭 테이프 |
| US5967328A (en) * | 1998-01-22 | 1999-10-19 | Dial Tool Industries, Inc. | Part carrier strip |
| US6404067B1 (en) | 1998-06-01 | 2002-06-11 | Intel Corporation | Plastic ball grid array package with improved moisture resistance |
| JP2007098409A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 板材分断方法、金型、プリント基板、および電子機器 |
| US9548283B2 (en) * | 2012-07-05 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package redistribution layer structure and method of forming same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330790A (en) * | 1980-03-24 | 1982-05-18 | National Semiconductor Corporation | Tape operated semiconductor device packaging |
| JPS57121142U (ja) * | 1981-01-23 | 1982-07-28 | ||
| FR2498814B1 (fr) * | 1981-01-26 | 1985-12-20 | Burroughs Corp | Boitier pour circuit integre, moyen pour le montage et procede de fabrication |
| JPS5831566A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 半導体装置 |
| US4466183A (en) * | 1982-05-03 | 1984-08-21 | National Semiconductor Corporation | Integrated circuit packaging process |
| JPS614263A (ja) * | 1984-06-19 | 1986-01-10 | Nippon Mining Co Ltd | 自動ギヤングボンデイング用接続テ−プ |
| US4758927A (en) * | 1987-01-21 | 1988-07-19 | Tektronix, Inc. | Method of mounting a substrate structure to a circuit board |
| JPH0669610B2 (ja) * | 1989-03-14 | 1994-09-07 | カシオ計算機株式会社 | ヒータチップおよびこれを用いたボンディング方法 |
| JP2779245B2 (ja) * | 1990-01-11 | 1998-07-23 | オリエント時計株式会社 | バンプ付きｔａｂテープの製造方法 |
-
1990
- 1990-11-28 JP JP2323424A patent/JPH088282B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-14 EP EP19910310540 patent/EP0488554A3/en not_active Withdrawn
- 1991-11-18 US US07/793,897 patent/US5243141A/en not_active Expired - Lifetime
-
1993
- 1993-04-02 US US08/042,218 patent/US5394675A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196142A (ja) | 1992-07-15 |
| US5243141A (en) | 1993-09-07 |
| EP0488554A2 (en) | 1992-06-03 |
| EP0488554A3 (en) | 1993-06-02 |
| US5394675A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907128A (en) | Chip to multilevel circuit board bonding | |
| US5461261A (en) | Semiconductor device with bumps | |
| KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7271481B2 (en) | Microelectronic component and assembly having leads with offset portions | |
| US6433419B2 (en) | Face-up semiconductor chip assemblies | |
| JP3484554B2 (ja) | 半導体装置 | |
| EP0704896B1 (en) | Tape automated bonding type semiconductor device | |
| KR970067781A (ko) | 반도체 장치와 그의 제조방법 및 집합형 반도체 장치 | |
| JPH11354669A (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
| JPH088282B2 (ja) | Ｔａｂテープ、半導体チップの結合方法 | |
| JPH0558657B2 (ja) | ||
| US5728247A (en) | Method for mounting a circuit | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| US5925926A (en) | Semiconductor device including an inner lead reinforcing pattern | |
| US7414303B2 (en) | Lead on chip semiconductor package | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3006546B2 (ja) | 半導体装置及びリードフレーム | |
| JP3314412B2 (ja) | ボンディングツール | |
| JP2663638B2 (ja) | 半導体装置の製造方法 | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| JPH06302754A (ja) | リードフレームおよびその製造方法 | |
| JP2818700B2 (ja) | 半導体装置 | |
| KR960013631B1 (ko) | 반도체 장치와 그 제조방법 | |
| JPH07193169A (ja) | 樹脂封止型半導体装置及びその実装方法 |