JPH04196142A - Ｔａｂテープ、半導体チップの結合方法 - Google Patents
Ｔａｂテープ、半導体チップの結合方法Info
- Publication number
- JPH04196142A JPH04196142A JP2323424A JP32342490A JPH04196142A JP H04196142 A JPH04196142 A JP H04196142A JP 2323424 A JP2323424 A JP 2323424A JP 32342490 A JP32342490 A JP 32342490A JP H04196142 A JPH04196142 A JP H04196142A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tape
- tab
- opening
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000005452 bending Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims 16
- 238000007906 compression Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 241000269907 Pleuronectes platessa Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープ技術に関し、更に詳細に
いえば、リード・ボンディングの際に、ボンディング・
ツールとリードとの何着によって半導体チップが持上げ
られるのを防止できるようにしたＴＡＢテープ技術に関
する。また、本発明はリードとチップとの接触を防止で
きるＴＡＢパッケージ構造に関する。
ｄ Ｂｏｎｄｉｎｇ）テープ技術に関し、更に詳細に
いえば、リード・ボンディングの際に、ボンディング・
ツールとリードとの何着によって半導体チップが持上げ
られるのを防止できるようにしたＴＡＢテープ技術に関
する。また、本発明はリードとチップとの接触を防止で
きるＴＡＢパッケージ構造に関する。
［従来の技術］
ＴＡＢテープは半導体集積回路パッケージの製造に広く
用いられている。第６図は従来のＴΔＩ３テープ１０を
概略的に示し、第７図は第６図の綿７−７に沿った断面
図を示している。ＴＡＢテープ１０はポリイミドのよう
な材料の絶縁テープ１１と、絶縁テープ］１上に形成さ
れたリード］／４とよりなる。絶縁テープ１１は各チッ
プ取付は位置に開口］２を有し、リード］／４ば開［］
］２の；トわりに形成されている。各開口１２のまわり
には４つの細長いスロワＩ・１６が形成されている。各
リード１４は開口１２の中へ突出したインナー・リード
部分１８およびスロット１６を横切って延びるアウター
・リード部分２０を有する。アウター・リード部分２０
は回路テストのために用いられるテスト・パッド２２で
終端している。
用いられている。第６図は従来のＴΔＩ３テープ１０を
概略的に示し、第７図は第６図の綿７−７に沿った断面
図を示している。ＴＡＢテープ１０はポリイミドのよう
な材料の絶縁テープ１１と、絶縁テープ］１上に形成さ
れたリード］／４とよりなる。絶縁テープ１１は各チッ
プ取付は位置に開口］２を有し、リード］／４ば開［］
］２の；トわりに形成されている。各開口１２のまわり
には４つの細長いスロワＩ・１６が形成されている。各
リード１４は開口１２の中へ突出したインナー・リード
部分１８およびスロット１６を横切って延びるアウター
・リード部分２０を有する。アウター・リード部分２０
は回路テストのために用いられるテスト・パッド２２で
終端している。
チップをＴＡＢテープに取付ける時は、半導体チップを
開口１２の中に位置合せし、サーモードと呼ばれるボン
ディング・ツールによりインナー・リード部分１８をチ
ップのパッドに結合する。第８図はリード・ボンディン
グ動作を示している。１この例では、リード］４が下向
きになるようにテープ１０が配置きれている。第８図の
（Ａ）に示すように、テープ１０およびチップ２４はイ
ンナー・リード部分１８とチップの電極パッド２６とが
整列するように位置合せされ、すべてのインナー・リー
ド部分１８はボンディング・ツール２８によりチップ・
パラ１く２６に同時に熱圧着される３゜ボンディング・
ツールの先端部は焼結ダイヤモンドのような硬質材料で
形成され、リードは銅に錫メツキしたものが通常使用さ
れる。このボンディング方法は、チップ当りのリードの
本数が少ない時は満足的であったが、リードの本数が増
えた時はチップ持上りの問題が生じうろことが判明した
。リードの本数が増えた時はボンディング・ツールとリ
ードの接触面積が増大し、ボンディング・ツールとリー
ドとの間の付着力が増す。そのため、ボンディング後ボ
ンディング・ツールを持」二げた時、第８図（Ｂ）に示
すように、チップ２４が一緒に持上げられ、リードが変
形し、インナー・リ一ド部分］８かチップ２４の縁部に
接触することかある。
開口１２の中に位置合せし、サーモードと呼ばれるボン
ディング・ツールによりインナー・リード部分１８をチ
ップのパッドに結合する。第８図はリード・ボンディン
グ動作を示している。１この例では、リード］４が下向
きになるようにテープ１０が配置きれている。第８図の
（Ａ）に示すように、テープ１０およびチップ２４はイ
ンナー・リード部分１８とチップの電極パッド２６とが
整列するように位置合せされ、すべてのインナー・リー
ド部分１８はボンディング・ツール２８によりチップ・
パラ１く２６に同時に熱圧着される３゜ボンディング・
ツールの先端部は焼結ダイヤモンドのような硬質材料で
形成され、リードは銅に錫メツキしたものが通常使用さ
れる。このボンディング方法は、チップ当りのリードの
本数が少ない時は満足的であったが、リードの本数が増
えた時はチップ持上りの問題が生じうろことが判明した
。リードの本数が増えた時はボンディング・ツールとリ
ードの接触面積が増大し、ボンディング・ツールとリー
ドとの間の付着力が増す。そのため、ボンディング後ボ
ンディング・ツールを持」二げた時、第８図（Ｂ）に示
すように、チップ２４が一緒に持上げられ、リードが変
形し、インナー・リ一ド部分］８かチップ２４の縁部に
接触することかある。
チップの表面は通常ポリイミドのような表面保護層で覆
われているが、縁部まで完全に覆われているわけではな
い。また、チップによっては、縁部にチップ特性評価の
ための配線パターンが露出して設けられているものもあ
る。したがって、リードがチップに接触するのは好まし
くない。
われているが、縁部まで完全に覆われているわけではな
い。また、チップによっては、縁部にチップ特性評価の
ための配線パターンが露出して設けられているものもあ
る。したがって、リードがチップに接触するのは好まし
くない。
」−記の問題は変形したリードを修正する作業を追加す
ることによって解決できるか、このような作業は非能率
的であり、リードまたはチップに損傷を与える可能性も
ある。もう１つの方法として、ボンディング時にチップ
を真空吸着し固定する方法が考えられる。しかしこの方
法は真空制御機構を必要とするため複雑、高価となり、
また、余分な制御時間を必要とする。互いに付着しない
材料でボンディング・ツールおよびリードを形成するこ
とも別の方法として考えられるが、実用性のある技術は
提案されていない。
ることによって解決できるか、このような作業は非能率
的であり、リードまたはチップに損傷を与える可能性も
ある。もう１つの方法として、ボンディング時にチップ
を真空吸着し固定する方法が考えられる。しかしこの方
法は真空制御機構を必要とするため複雑、高価となり、
また、余分な制御時間を必要とする。互いに付着しない
材料でボンディング・ツールおよびリードを形成するこ
とも別の方法として考えられるが、実用性のある技術は
提案されていない。
リードとチップとの接触防止はボンディング後−］、
Ｏ− も保証されるのか好ましい。上述の真空吸着法では保証
されない。
Ｏ− も保証されるのか好ましい。上述の真空吸着法では保証
されない。
［発明が解決しようとする課題］
したかつて、本発明の１目的は、ＴＡＢリードのボンテ
ィングにおいて、ボンディング・ツールとリードとの付
着によってチップが持上げられるのを防止するためのＴ
ＡＢテープ技術を提供することである。
ィングにおいて、ボンディング・ツールとリードとの付
着によってチップが持上げられるのを防止するためのＴ
ＡＢテープ技術を提供することである。
本発明のもう１つの目的は、リードとチップとの接触を
防止できる゛ＦＡＢパッケージ構造を提供することであ
る。
防止できる゛ＦＡＢパッケージ構造を提供することであ
る。
１課題を解決するための手段］
本発明は’ＦＡＢテープを工夫することによって上記の
課題を解決する。ＴＡＢテープは、チップ取付は開口内
へ延びるチップ押え手段を持つように形成される。チッ
プ押え手段ばり−１・と同じ側に且つ同じ材料でチップ
取付は開口の４角に設けられるのが好ましい。チップ押
え手段はチップのパッド側表面に係合してチップの持上
がりまたはリードの方向へのチップ移動を防止するよう
に働本発明によれば、このようなＴＡＢデーテー用いた
ボンディング方法およびＴ Ａ Ｂパッケージも開示さ
れる。
課題を解決する。ＴＡＢテープは、チップ取付は開口内
へ延びるチップ押え手段を持つように形成される。チッ
プ押え手段ばり−１・と同じ側に且つ同じ材料でチップ
取付は開口の４角に設けられるのが好ましい。チップ押
え手段はチップのパッド側表面に係合してチップの持上
がりまたはリードの方向へのチップ移動を防止するよう
に働本発明によれば、このようなＴＡＢデーテー用いた
ボンディング方法およびＴ Ａ Ｂパッケージも開示さ
れる。
［実施例１
第１図は本発明のＴＡＢテープを示している。
第６図のＴＡＢテープの要素と対応する要素ｔｉｔ同じ
参照番号で示されている。この例では、絶縁テープ１］
は厚さ１２５ミクロンのポリイミド・テープであり、リ
ード］４は錫の表面被覆を有する厚さ３５ミクロンの銅
よりなる。リ−１’ １４は全部で２６８本設けられる
。図には１つの開口１２しか示きれていないが、実際に
は、チップ取付は位置に多数の開口］２が形成される。
参照番号で示されている。この例では、絶縁テープ１］
は厚さ１２５ミクロンのポリイミド・テープであり、リ
ード］４は錫の表面被覆を有する厚さ３５ミクロンの銅
よりなる。リ−１’ １４は全部で２６８本設けられる
。図には１つの開口１２しか示きれていないが、実際に
は、チップ取付は位置に多数の開口］２が形成される。
また、図では、スプロケット・ホールなどの細部構造し
才省略されている。
才省略されている。
本発明のＴ Ａ Ｂテープの特徴は、開口１２の４角に
チップ押え部材３０が設けられていることである。チッ
プ押え部材３０ば開ロコ２内へ延びた突出部分３２を有
する。リード１／１は通常、ポリイミド・テープに接着
された銅層をパターニングすることによって形成される
。したがって、リード１４と同時にチップ押え部材３０
を形成するように銅層をパターニングすることにより、
チップ押え部材３０はリード］４と同じ側に且つ同じ材
料で形成できる。
チップ押え部材３０が設けられていることである。チッ
プ押え部材３０ば開ロコ２内へ延びた突出部分３２を有
する。リード１／１は通常、ポリイミド・テープに接着
された銅層をパターニングすることによって形成される
。したがって、リード１４と同時にチップ押え部材３０
を形成するように銅層をパターニングすることにより、
チップ押え部材３０はリード］４と同じ側に且つ同じ材
料で形成できる。
第２図に示されるように、ボンディング時に、インナー
・リード部分１８および半導体チップ２４の電極パッド
２６が整合するようにテープ１０およびチップ２４を位
置合ぜする。この例では、テープはリードが下向きにな
るように配置されている。チップ押え部材３０の突出部
分３２はチップ２／ｌの４角部分の上に張出しており、
チップ２４のパッド２６側の表面と係合てきるようにな
っている。破線３／ｌはボンディング・ツールの底面の
形状を示している。
・リード部分１８および半導体チップ２４の電極パッド
２６が整合するようにテープ１０およびチップ２４を位
置合ぜする。この例では、テープはリードが下向きにな
るように配置されている。チップ押え部材３０の突出部
分３２はチップ２／ｌの４角部分の上に張出しており、
チップ２４のパッド２６側の表面と係合てきるようにな
っている。破線３／ｌはボンディング・ツールの底面の
形状を示している。
第３図は本発明のＴＡＢテープを用いたボンディング動
作を示しており、第２図の線３−３に沿って見た様子を
示している。簡明化のため、線３−３ににって切断され
る部分の断面のみが示されて−−１：３− いる。ボンディング・ツール２８は、ずべてのインナー
・リード部分］−８と接触する底面３ ／ｌおよびチッ
プ押え部材３０の突出部分３２と係合するように設けら
れた傾斜面３６を有する。傾斜面３６はチップ押え部材
３０と対応してボンディング・ツール２８の底面３４の
４角部分に設けられている。
作を示しており、第２図の線３−３に沿って見た様子を
示している。簡明化のため、線３−３ににって切断され
る部分の断面のみが示されて−−１：３− いる。ボンディング・ツール２８は、ずべてのインナー
・リード部分］−８と接触する底面３ ／ｌおよびチッ
プ押え部材３０の突出部分３２と係合するように設けら
れた傾斜面３６を有する。傾斜面３６はチップ押え部材
３０と対応してボンディング・ツール２８の底面３４の
４角部分に設けられている。
第３図の（Ａ）に示すように、ボンディング・ツール２
８が降下すると、ボンディング・ツールの４つの傾斜面
３６がチップ押え部材３０の突出部分３２に係合し、突
出部分３２を下方に折曲げる。ボンディング・ツールは
傾斜面３６で突出部分；３２を折曲げながら更に下方へ
移動し、底面３４によりインナー・リード部分］８をパ
ッド２６に熱圧着する（第３図のＢ）。ボンディング後
ボンディング・ツール２８が上置する時、リード部分１
８が底面３４に付着することがある。本発明では、チッ
プか持上がっても、チップ押え部材３０の突出部分３２
がチップのパッド側表面に係合しそれ以上の移動を阻止
するから、チップの持上リ、したかってリードの変形を
防止することができる。折曲げられた突出部分３２ばチ
ップ表面とり−１・部分］８との間隔を保つスペーサと
して働く。リ−１・・；Ｊζンデイングと同時に突出部
分３２を折曲げるためには、チップ押え部材３０の高ぎ
と底面３４の最低位置における高さとの間に差か生じる
必要がある。チップ・パッド２６の利わ４として金を用
いた場合、金バットの厚きむ」ボンディングによって通
常数分の１に漱少する。したがって、パッドの厚きの変
化を８慮して、必要な高ざの差が得られるように設計す
る必要がある。突出部分３２の先端がチップ表面に接触
しても、パッド以外のチップ表面は表面保護絶縁層、こ
の例でＬよポリイミド層によって覆われ、突出部分３２
Ｑ）先端はポリイミド層に接触するから、問題は生じな
い。
８が降下すると、ボンディング・ツールの４つの傾斜面
３６がチップ押え部材３０の突出部分３２に係合し、突
出部分３２を下方に折曲げる。ボンディング・ツールは
傾斜面３６で突出部分；３２を折曲げながら更に下方へ
移動し、底面３４によりインナー・リード部分］８をパ
ッド２６に熱圧着する（第３図のＢ）。ボンディング後
ボンディング・ツール２８が上置する時、リード部分１
８が底面３４に付着することがある。本発明では、チッ
プか持上がっても、チップ押え部材３０の突出部分３２
がチップのパッド側表面に係合しそれ以上の移動を阻止
するから、チップの持上リ、したかってリードの変形を
防止することができる。折曲げられた突出部分３２ばチ
ップ表面とり−１・部分］８との間隔を保つスペーサと
して働く。リ−１・・；Ｊζンデイングと同時に突出部
分３２を折曲げるためには、チップ押え部材３０の高ぎ
と底面３４の最低位置における高さとの間に差か生じる
必要がある。チップ・パッド２６の利わ４として金を用
いた場合、金バットの厚きむ」ボンディングによって通
常数分の１に漱少する。したがって、パッドの厚きの変
化を８慮して、必要な高ざの差が得られるように設計す
る必要がある。突出部分３２の先端がチップ表面に接触
しても、パッド以外のチップ表面は表面保護絶縁層、こ
の例でＬよポリイミド層によって覆われ、突出部分３２
Ｑ）先端はポリイミド層に接触するから、問題は生じな
い。
第４図に示すように、チップ押え部材３０は突出部分３
２に２つの突起３８を含むように、または略４角形の突
出部分３２を持つように形成することもできる。チップ
押え部材３０の形状はこれらに特定されるものではなく
、任意の適当４【形状に形成できることば明らかであろ
う。
２に２つの突起３８を含むように、または略４角形の突
出部分３２を持つように形成することもできる。チップ
押え部材３０の形状はこれらに特定されるものではなく
、任意の適当４【形状に形成できることば明らかであろ
う。
第５図は本発明のＴＡＢテープを用いて形成されたＴＡ
Ｂパッケージの簡略図である。ボンディング後、テスト
・パッド２２（第１図）を用いてチップがテストされる
。必要に応じて、チップのバット側表面を樹脂封止し、
次いで、スロット１６の外側エツジに沿って切断するこ
とにより、チップ・アセンブリかテープから切り離され
る。アウター ・リード部分２０は回路基板（図示せず
）に取付けるのに適した形に成形され、これにより、Ｔ
Ａ Ｂパラゲージが形成される。５上述の実施例に加
えて、種々の変形が可能である。例えば、チップ押え部
材は、リードと反対側の絶糸妖テープ表面上に形成する
ことも可能である。
Ｂパッケージの簡略図である。ボンディング後、テスト
・パッド２２（第１図）を用いてチップがテストされる
。必要に応じて、チップのバット側表面を樹脂封止し、
次いで、スロット１６の外側エツジに沿って切断するこ
とにより、チップ・アセンブリかテープから切り離され
る。アウター ・リード部分２０は回路基板（図示せず
）に取付けるのに適した形に成形され、これにより、Ｔ
Ａ Ｂパラゲージが形成される。５上述の実施例に加
えて、種々の変形が可能である。例えば、チップ押え部
材は、リードと反対側の絶糸妖テープ表面上に形成する
ことも可能である。
この場合、４角のチップ押え部材シよ必ずしも分割して
いる必要はない。；トた、チップ押え部材ｔよ、リー１
くの密度が比較的低く、チップの４角以外の位置にチッ
プ押え部材係合のためのスペースを確保できる場合は、
必ずしも４角に設ける必要はない。更に、ボンディング
後チップ表面とリードとの間隔を維持できるものであれ
ば、チップ押え部材はり−１・と同じ材料である必要は
ない。また、ＴＡＢテープはリードを下向きにしてボン
ディングされたが、リードを上向きにしてボンディング
することもできる。
いる必要はない。；トた、チップ押え部材ｔよ、リー１
くの密度が比較的低く、チップの４角以外の位置にチッ
プ押え部材係合のためのスペースを確保できる場合は、
必ずしも４角に設ける必要はない。更に、ボンディング
後チップ表面とリードとの間隔を維持できるものであれ
ば、チップ押え部材はり−１・と同じ材料である必要は
ない。また、ＴＡＢテープはリードを下向きにしてボン
ディングされたが、リードを上向きにしてボンディング
することもできる。
［発明の効果］
本発明によれば、ボンディング時にボンディング・ツー
ルとリードとの付着によってチップが持上げられるのを
簡単に且つ確実に防止することができる。また、本発明
によれば、リードとチップ表面との間の間隔を維持でキ
、シたがって、ボンディング後もリードとチップとの接
触を防止できるＴＡＢパッケージ構造を得ることができ
る。
ルとリードとの付着によってチップが持上げられるのを
簡単に且つ確実に防止することができる。また、本発明
によれば、リードとチップ表面との間の間隔を維持でキ
、シたがって、ボンディング後もリードとチップとの接
触を防止できるＴＡＢパッケージ構造を得ることができ
る。
第１図は本発明のＴＡＢテープの概略図である。
第２図は本発明のＴＡＢテープのチップ取付は開口にチ
ップを配置した状態を示す概略図である。 第３図は第２図の線３−３に沿って見た時のボンディン
グ動作を示す概略図である。 第４図はチップ押え部材の他の例を示す図である。 第５図は本発明によって形成されたＴＡＢパッケージの
簡略図である。 第６図は従来のＴＡＢテープを示す概略図である。 第７図は第６図の線７−７に沿った断面図である。 第８図は従来のボンディング動作を示す図である。 １０・・・・ＴＡＢテープ、１１・・・絶縁テープ、１
２・・・・チップ取付は開口、］４・・・・リード、１
６・・・・スロット、１８・・・・インナー・リード部
分、２０・・・・アウター・リード部分、２２・・・・
テスト・パッド、２４・・・・半導体チップ、２６・−
・・電極パッド、２８−・・・ボンディング・ツール、
３０・・・・チップ押え部材、３２・・・突出部分、３
４・・・・ボンディング・ツール底面、３６・・・ボン
ディング・ツール傾斜面、３８・・・・突起臥 Ｌ −−−−−Ｊ
ップを配置した状態を示す概略図である。 第３図は第２図の線３−３に沿って見た時のボンディン
グ動作を示す概略図である。 第４図はチップ押え部材の他の例を示す図である。 第５図は本発明によって形成されたＴＡＢパッケージの
簡略図である。 第６図は従来のＴＡＢテープを示す概略図である。 第７図は第６図の線７−７に沿った断面図である。 第８図は従来のボンディング動作を示す図である。 １０・・・・ＴＡＢテープ、１１・・・絶縁テープ、１
２・・・・チップ取付は開口、］４・・・・リード、１
６・・・・スロット、１８・・・・インナー・リード部
分、２０・・・・アウター・リード部分、２２・・・・
テスト・パッド、２４・・・・半導体チップ、２６・−
・・電極パッド、２８−・・・ボンディング・ツール、
３０・・・・チップ押え部材、３２・・・突出部分、３
４・・・・ボンディング・ツール底面、３６・・・ボン
ディング・ツール傾斜面、３８・・・・突起臥 Ｌ −−−−−Ｊ
Claims (1)
- 【特許請求の範囲】 （１）各チップ取付け位置に開口を有する絶縁テープと
、この絶縁テープ上に形成され、上記開口内へ延びて、
チップ取付け時にボンディング・ツールによりそれぞれ
のチップのパッドに結合されるリードとを有するＴＡＢ
テープにして、 チップ取付け時に上記ボンディング・ツールと上記リー
ドとの付着によつてチップが持上げられるのを防止する
ための、各上記開口内へ延びたチップ押え手段を備える
ことを特徴とするＴＡＢテープ。 （２）請求項１において、上記チップ押え手段は上記絶
縁テープ上に形成された金属部材よりなることを特徴と
するＴＡＢテープ。 （３）請求項２において、上記金属部材は上記リードと
同じ側に上記絶縁テープ上に形成されていることを特徴
とするＴＡＢテープ。 （４）請求項２において、上記金属部材は上記リードと
同じ材料で形成されていることを特徴とするＴＡＢテー
プ。 （５）請求項２において、上記金属部材は各上記開口の
４角に設けられていることを特徴とするＴＡＢテープ。 （６）請求項１において、上記チップ押え手段は各上記
開口の４角において上記開口内へ延びていることを特徴
とするＴＡＢテープ。 （７）各チップ取付け位置に開口を有する絶縁テープと
、この絶縁テープ上に形成され、上記開口内へ延びて、
チップ取付け時にそれぞれのチップのパッドに結合され
るリードとを有するＴＡＢテープにして、 各上記開口内ｈへ延びるように上記絶縁テープ上に形成
された金属のチップ押え手段を備えることを特徴とする
ＴＡＢテープ。 （８）請求項７において、上記チップ押え手段は上記リ
ードと同じ側に形成されていることを特徴とするＴＡＢ
テープ。 （９）請求項７において、上記チップ押え手段は上記リ
ードと同じ材料で形成されていることを特徴とするＴＡ
Ｂテープ。 （１０）請求項７において、上記チップ押え手段は各上
記開口の４角に設けられた金属部材よりなることを特徴
とするＴＡＢテープ。 （１１）各チップ取付け位置に開口を有する絶縁テープ
と、この絶縁テープ上に形成され、上記開口内へ延びて
、チップ取付け時にそれぞれのチップのパッドに結合さ
れるリードとを有するＴＡＢテープにして、 取付けられるチップの上記パッド側表面に係合して上記
リード側へのチップ移動を防止するための、各上記開口
内へ延びたチップ押え手段を備えることを特徴とするＴ
ＡＢテープ。 （１２）請求項１１において、上記チップ押え手段は上
記絶縁テープ上に形成された金属部材よりなることを特
徴とするＴＡＢテープ。 （１３）請求項１２において、上記金属部材は上記リー
ドと同じ側に形成されていることを特徴とするＴＡＢテ
ープ。 （１４）請求項１２において、上記金属部材は上記リー
ドと同じ材料で形成されていることを特徴とするＴＡＢ
テープ。 （１５）請求項１２において、上記金属部材は各チップ
の上記パッド側表面の４角に係合するように設けられて
いることを特徴とするＴＡＢテープ。（１６）請求項１
１において、上記チップ押え手段は各チップの上記パッ
ド側表面の４角に係合するように設けられていることを
特徴とするＴＡＢテープ。 （１７）各チップ取付け位置に開口を有する絶縁テープ
と、この絶縁テープ上に形成され、上記開口内へ延びる
リード部分を有するリードと、取付けられるチップのパ
ッド側表面と係合することができるように各上記開口内
へ延びた突出部分を有する、上記絶縁テープ上に形成さ
れた金属のチップ押え手段とを有するＴＡＢテープを用
意し、 選択された開口における上記リード部分が、取付けられ
るチップの上記パッド上に位置し且つこの開口における
上記突出部分が上記パッド側表面上に位置するように上
記ＴＡＢテープをチップに対して位置合せし、 上記リード部分を上記パッドに熱圧着するための底面と
、上記突出部分に係合するための傾斜面とを有するボン
ディング・ツールを上記選択された開口に向けて下方に
移動させ、上記ボンディング・ツールの下方への移動期
間に上記傾斜面と上記突出部分との係合によつて上記突
出部分を上記パッド側表面に向けて折曲げることを含む
、 ＴＡＢテープのボンディング方法。 （１８）請求項１７において、上記チップ押え手段は上
記リードと同じ側に形成されていることを特徴とするＴ
ＡＢテープのボンディング方法。 （１９）請求項１７において、上記チップ押え手段は上
記リードと同じ材料で形成されていることを特徴とする
ＴＡＢテープのボンディング方法。（２０）請求項１７
において、上記突出部分は各上記開口の４角に設けられ
ていることを特徴とするＴＡＢテープのボンディング方
法。 （２１）チップ取付け位置に開口を有する絶縁層と、上
記開口内へ延びたインナー・リード部分および上記絶縁
層から延びたアウター・リード部分を有する、上記絶縁
層上に形成されたリードと、上記インナー・リード部分
に結合されたパッドを有する、上記開口に配置されたチ
ップと、上記チップのパッド側表面と係合して上記イン
ナー・リード部分と上記チップとの接触を防止するため
の、上記開口内へ延びたチップ押え手段とを備えるＴＡ
Ｂパッケージ。 （２２）請求項２１において、上記チップ押え手段は上
記絶縁層上に形成された１つ以上の金属部材よりなるこ
とを特徴とするＴＡＢパッケージ。（２３）請求項２２
において、上記１つ以上の金属部材は上記リードと同じ
側に形成されていることを特徴とするＴＡＢパッケージ
。 （２４）請求項２２において、上記１つ以上の金属部材
は上記リードと同じ材料で形成されていることを特徴と
するＴＡＢパッケージ。 （２５）請求項２２において、上記１つ以上の金属部材
は上記パッド側表面の４角に係合することを特徴とする
ＴＡＢパッケージ。 （２６）請求項２２において、上記１つ以上の金属部材
は上記パッド側表面に向けて折曲げられた突出部分を有
することを特徴とするＴＡＢパッケージ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323424A JPH088282B2 (ja) | 1990-11-28 | 1990-11-28 | Ｔａｂテープ、半導体チップの結合方法 |
| EP19910310540 EP0488554A3 (en) | 1990-11-28 | 1991-11-14 | Tab tape, tab tape package and method of bonding same |
| US07/793,897 US5243141A (en) | 1990-11-28 | 1991-11-18 | Tab tape, method of bonding tab tape and tab tape package |
| US08/042,218 US5394675A (en) | 1990-11-28 | 1993-04-02 | Tab tape, method of bonding tab tape and tab tape package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2323424A JPH088282B2 (ja) | 1990-11-28 | 1990-11-28 | Ｔａｂテープ、半導体チップの結合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196142A true JPH04196142A (ja) | 1992-07-15 |
| JPH088282B2 JPH088282B2 (ja) | 1996-01-29 |
Family
ID=18154534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2323424A Expired - Lifetime JPH088282B2 (ja) | 1990-11-28 | 1990-11-28 | Ｔａｂテープ、半導体チップの結合方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5243141A (ja) |
| EP (1) | EP0488554A3 (ja) |
| JP (1) | JPH088282B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653277A (ja) * | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
| JP2852178B2 (ja) * | 1993-12-28 | 1999-01-27 | 日本電気株式会社 | フィルムキャリアテープ |
| US5477082A (en) * | 1994-01-11 | 1995-12-19 | Exponential Technology, Inc. | Bi-planar multi-chip module |
| US5938038A (en) | 1996-08-02 | 1999-08-17 | Dial Tool Industries, Inc. | Parts carrier strip and apparatus for assembling parts in such a strip |
| JP3564971B2 (ja) * | 1997-02-17 | 2004-09-15 | セイコーエプソン株式会社 | テープキャリアパッケージ |
| US5925926A (en) * | 1997-03-19 | 1999-07-20 | Nec Corporation | Semiconductor device including an inner lead reinforcing pattern |
| KR100252051B1 (ko) * | 1997-12-03 | 2000-04-15 | 윤종용 | 휨 방지막을 구비하는 탭 테이프 |
| US5967328A (en) * | 1998-01-22 | 1999-10-19 | Dial Tool Industries, Inc. | Part carrier strip |
| US6404067B1 (en) | 1998-06-01 | 2002-06-11 | Intel Corporation | Plastic ball grid array package with improved moisture resistance |
| JP2007098409A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | 板材分断方法、金型、プリント基板、および電子機器 |
| US9548283B2 (en) * | 2012-07-05 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package redistribution layer structure and method of forming same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121142U (ja) * | 1981-01-23 | 1982-07-28 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4330790A (en) * | 1980-03-24 | 1982-05-18 | National Semiconductor Corporation | Tape operated semiconductor device packaging |
| FR2498814B1 (fr) * | 1981-01-26 | 1985-12-20 | Burroughs Corp | Boitier pour circuit integre, moyen pour le montage et procede de fabrication |
| JPS5831566A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 半導体装置 |
| US4466183A (en) * | 1982-05-03 | 1984-08-21 | National Semiconductor Corporation | Integrated circuit packaging process |
| JPS614263A (ja) * | 1984-06-19 | 1986-01-10 | Nippon Mining Co Ltd | 自動ギヤングボンデイング用接続テ−プ |
| US4758927A (en) * | 1987-01-21 | 1988-07-19 | Tektronix, Inc. | Method of mounting a substrate structure to a circuit board |
| JPH0669610B2 (ja) * | 1989-03-14 | 1994-09-07 | カシオ計算機株式会社 | ヒータチップおよびこれを用いたボンディング方法 |
| JP2779245B2 (ja) * | 1990-01-11 | 1998-07-23 | オリエント時計株式会社 | バンプ付きｔａｂテープの製造方法 |
-
1990
- 1990-11-28 JP JP2323424A patent/JPH088282B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-14 EP EP19910310540 patent/EP0488554A3/en not_active Withdrawn
- 1991-11-18 US US07/793,897 patent/US5243141A/en not_active Expired - Lifetime
-
1993
- 1993-04-02 US US08/042,218 patent/US5394675A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121142U (ja) * | 1981-01-23 | 1982-07-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088282B2 (ja) | 1996-01-29 |
| US5243141A (en) | 1993-09-07 |
| EP0488554A2 (en) | 1992-06-03 |
| EP0488554A3 (en) | 1993-06-02 |
| US5394675A (en) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| EP0704896B1 (en) | Tape automated bonding type semiconductor device | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| US20030045029A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR970067781A (ko) | 반도체 장치와 그의 제조방법 및 집합형 반도체 장치 | |
| US20090174054A1 (en) | Module with Flat Construction and Method for Placing Components | |
| JPH04196142A (ja) | Ｔａｂテープ、半導体チップの結合方法 | |
| US6127206A (en) | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| EP0517198B1 (en) | Thin film magnetic head structure and methods of fabricating the same | |
| JPH0558657B2 (ja) | ||
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP3006546B2 (ja) | 半導体装置及びリードフレーム | |
| JPS63152161A (ja) | 半導体装置 | |
| US20080169554A1 (en) | Plastic semiconductor packages having improved metal land-locking features | |
| JP2629459B2 (ja) | チップキャリア | |
| JP3026126B2 (ja) | 削り出しによるチップキャリア | |
| JP3269506B2 (ja) | 半導体装置 | |
| JPH0744018Y2 (ja) | 突起電極部構造 | |
| US6172318B1 (en) | Base for wire bond checking | |
| KR950003904B1 (ko) | 반도체 패키지 | |
| JPH06302754A (ja) | リードフレームおよびその製造方法 | |
| KR19990059688A (ko) | 플립칩 실장 방법 | |
| KR0120186B1 (ko) | 버퍼칩을 이용한 반도체 장치 및 그 제조방법 | |
| JP2762705B2 (ja) | 半導体装置実装用回路基板の構造 |