JPH0878493A - 半導体装置のコンタクト抵抗測定用回路 - Google Patents
半導体装置のコンタクト抵抗測定用回路Info
- Publication number
- JPH0878493A JPH0878493A JP6207804A JP20780494A JPH0878493A JP H0878493 A JPH0878493 A JP H0878493A JP 6207804 A JP6207804 A JP 6207804A JP 20780494 A JP20780494 A JP 20780494A JP H0878493 A JPH0878493 A JP H0878493A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- circuit
- semiconductor device
- contacts
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】コンタクト一つ一つのあるいは少数個ずつの抵
抗値を確実に、かつ一括的に測定することができる半導
体装置のコンタクト抵抗測定用回路を実現する。 【構成】拡散層３を介して接続された２つのコンタクト
１Ａ，１Ｂを一つのコンタクト列ＣＡ１〜ＣＡｎとし
て、各コンタクト列における一方のコンタクト１Ａを端
子Ｔ１に接続されたアルミ電極配線２Ａに対してそれぞ
れ接続し、各コンタクト列における他方のコンタクト１
Ｂにはそれぞれアルミ電極配線１Ｂを接続し、かつこれ
らアルミ電極配線１Ｂの端部をそれぞれ開放端とする。
これにより、ＥＢテスタ等を用いることによって、大容
量、一括で、各コンタクト列毎のコンタクト抵抗値を測
定することができる。
抗値を確実に、かつ一括的に測定することができる半導
体装置のコンタクト抵抗測定用回路を実現する。 【構成】拡散層３を介して接続された２つのコンタクト
１Ａ，１Ｂを一つのコンタクト列ＣＡ１〜ＣＡｎとし
て、各コンタクト列における一方のコンタクト１Ａを端
子Ｔ１に接続されたアルミ電極配線２Ａに対してそれぞ
れ接続し、各コンタクト列における他方のコンタクト１
Ｂにはそれぞれアルミ電極配線１Ｂを接続し、かつこれ
らアルミ電極配線１Ｂの端部をそれぞれ開放端とする。
これにより、ＥＢテスタ等を用いることによって、大容
量、一括で、各コンタクト列毎のコンタクト抵抗値を測
定することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における複
数個のコンタクトの抵抗値を測定するための回路に関す
るものである。
数個のコンタクトの抵抗値を測定するための回路に関す
るものである。
【０００２】
【従来の技術】大規模集積回路（ＬＳＩ）においては、
電極配線に多数個、たとえば１０万〜１００万個のコン
タクトが用いられる。その結果、ＬＳＩ信頼性確保のた
めに、これらコンタクトのコンタクト抵抗値を確認する
必要がある。
電極配線に多数個、たとえば１０万〜１００万個のコン
タクトが用いられる。その結果、ＬＳＩ信頼性確保のた
めに、これらコンタクトのコンタクト抵抗値を確認する
必要がある。
【０００３】このコンタクト抵抗値を確認する方法とし
ては、１０万〜１００万個という多数のコンタクト一つ
一つの抵抗値を測定することは現実的ではないため、従
来、図５に示すような回路構成を用いてコンタクト抵抗
値の測定を行っている。
ては、１０万〜１００万個という多数のコンタクト一つ
一つの抵抗値を測定することは現実的ではないため、従
来、図５に示すような回路構成を用いてコンタクト抵抗
値の測定を行っている。
【０００４】図５は、コンタクト抵抗測定用回路の等価
回路を示している。図５において、１はコンタクト、２
はアルミニウムにより形成された電極（以下、アルミ電
極という）、３は拡散層をそれぞれ示している。図５に
示すように、従来のコンタクト抵抗測定用回路は、拡散
層３の両端部に形成されたコンタクト１をアルミ電極２
を用いて、２端子Ｔ１およびＴ２間に直列に接続して構
成されている。そして、２端子Ｔ１およびＴ２間の抵抗
値を測定し、測定した抵抗値の平均値を求めるこによっ
て、多数個のコンタクト１の一つ当たりの抵抗値を予想
していた。
回路を示している。図５において、１はコンタクト、２
はアルミニウムにより形成された電極（以下、アルミ電
極という）、３は拡散層をそれぞれ示している。図５に
示すように、従来のコンタクト抵抗測定用回路は、拡散
層３の両端部に形成されたコンタクト１をアルミ電極２
を用いて、２端子Ｔ１およびＴ２間に直列に接続して構
成されている。そして、２端子Ｔ１およびＴ２間の抵抗
値を測定し、測定した抵抗値の平均値を求めるこによっ
て、多数個のコンタクト１の一つ当たりの抵抗値を予想
していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の回路では、たとえば少数個のコンタクト１が異
状な抵抗値を示した場合であっても、他の多数の正常な
コンタクト１の抵抗値に、これらの異常な抵抗値が平均
値として隠されてしまい、異状があるコンタクト１の存
在を知ることができず、信頼性の面で問題があった。
た従来の回路では、たとえば少数個のコンタクト１が異
状な抵抗値を示した場合であっても、他の多数の正常な
コンタクト１の抵抗値に、これらの異常な抵抗値が平均
値として隠されてしまい、異状があるコンタクト１の存
在を知ることができず、信頼性の面で問題があった。
【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、コンタクト一つ一つのあるいは
少数個ずつの抵抗値を確実に、かつ一括的に測定するこ
とができる半導体装置のコンタクト抵抗測定用回路を提
供することにある。
のであり、その目的は、コンタクト一つ一つのあるいは
少数個ずつの抵抗値を確実に、かつ一括的に測定するこ
とができる半導体装置のコンタクト抵抗測定用回路を提
供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の接続用のコンタクトを複数有する半導体装
置におけるコンタクト抵抗値を測定するための回路は、
少なくとも一のコンタクトからなるコンタクト列の一端
部が、電極配線に対して並列に接続され、当該コンタク
ト列の他端部が実質的に電気的に開放されている。ま
た、上記コンタクト列の一端部が開放端として構成さ
れ、あるいは上記コンタクト列の一端部が高抵抗値の抵
抗素子を介して接地されている。
め、本発明の接続用のコンタクトを複数有する半導体装
置におけるコンタクト抵抗値を測定するための回路は、
少なくとも一のコンタクトからなるコンタクト列の一端
部が、電極配線に対して並列に接続され、当該コンタク
ト列の他端部が実質的に電気的に開放されている。ま
た、上記コンタクト列の一端部が開放端として構成さ
れ、あるいは上記コンタクト列の一端部が高抵抗値の抵
抗素子を介して接地されている。
【０００８】
【作用】本発明によれば、回路入力端に、たとえば矩形
状のパルスを印加すると、電極配線に対して並列に接続
されたコンタクト列の開放端（先端）には、回路の容量
値Ｃと抵抗値Ｒとの積である「ＣＲ」に応じた波形の電
圧が現れる。このパルス波形の立上がり時間ｔr は「Ｃ
Ｒ」と等しいので、この時間を求めれば、容量値Ｃは、
回路の形状および材料の誘電率から一義的に決まるもの
であるから、時間ｔr の値から抵抗値Ｒを求めることが
できる。
状のパルスを印加すると、電極配線に対して並列に接続
されたコンタクト列の開放端（先端）には、回路の容量
値Ｃと抵抗値Ｒとの積である「ＣＲ」に応じた波形の電
圧が現れる。このパルス波形の立上がり時間ｔr は「Ｃ
Ｒ」と等しいので、この時間を求めれば、容量値Ｃは、
回路の形状および材料の誘電率から一義的に決まるもの
であるから、時間ｔr の値から抵抗値Ｒを求めることが
できる。
【０００９】
【実施例】図１は、本発明に係る半導体装置のコンタク
ト抵抗測定用回路の一実施例を示す等価回路図である。
図１において、１Ａ，１Ｂはコンタクト、２はアルミ電
極、３は拡散層、Ｔ１は端子をそれぞれ示している。
ト抵抗測定用回路の一実施例を示す等価回路図である。
図１において、１Ａ，１Ｂはコンタクト、２はアルミ電
極、３は拡散層、Ｔ１は端子をそれぞれ示している。
【００１０】本実施例のコンタクト抵抗測定用回路は、
図５に示す従来回路のように多数のコンタクトを直列に
接続するのではなく、図１に示すように、拡散層３を介
して接続された２つのコンタクト１Ａ，１Ｂを一つのコ
ンタクト列ＣＡ１〜ＣＡｎとして、複数のコンタクト列
がアルミ電極配線２に対して並列に接続されている。具
体的には、各コンタクト列における一方のコンタクト１
Ａが端子Ｔ１に接続されたアルミ電極配線２Ａに対して
それぞれ接続されている。そして、各コンタクト列にお
ける他方のコンタクト１Ｂにはそれぞれアルミ電極配線
１Ｂが接続されているが、これらアルミ電極配線１Ｂの
端部はいわゆる開放端となっている。
図５に示す従来回路のように多数のコンタクトを直列に
接続するのではなく、図１に示すように、拡散層３を介
して接続された２つのコンタクト１Ａ，１Ｂを一つのコ
ンタクト列ＣＡ１〜ＣＡｎとして、複数のコンタクト列
がアルミ電極配線２に対して並列に接続されている。具
体的には、各コンタクト列における一方のコンタクト１
Ａが端子Ｔ１に接続されたアルミ電極配線２Ａに対して
それぞれ接続されている。そして、各コンタクト列にお
ける他方のコンタクト１Ｂにはそれぞれアルミ電極配線
１Ｂが接続されているが、これらアルミ電極配線１Ｂの
端部はいわゆる開放端となっている。
【００１１】次に、図２および図３を参照しながら本発
明に係るコンタクト抵抗測定用回路の製造方法について
説明する。まず、図２（ａ）に示すように、Ｐ型半導体
基板１１上に、通常のＬＯＣＯＳ法を用いて、厚さ６０
０ｎｍの酸化膜である素子間分離膜１２を形成して素子
領域を構成する。
明に係るコンタクト抵抗測定用回路の製造方法について
説明する。まず、図２（ａ）に示すように、Ｐ型半導体
基板１１上に、通常のＬＯＣＯＳ法を用いて、厚さ６０
０ｎｍの酸化膜である素子間分離膜１２を形成して素子
領域を構成する。
【００１２】次に、図２（ｂ）に示すように、図示しな
いレジスト等を所定領域に形成して、砒素イオンＡｓ+
を、エネルギー６０ｋｅＶ，ドーズ量５×１０15ｃｍ-2
で注入して拡散層１３を形成する。
いレジスト等を所定領域に形成して、砒素イオンＡｓ+
を、エネルギー６０ｋｅＶ，ドーズ量５×１０15ｃｍ-2
で注入して拡散層１３を形成する。
【００１３】次いで、図２（ｃ）に示すように、厚さ３
００ｎｍの酸化膜を堆積させて層間絶縁膜１４を形成し
た後、コンタクトホール１５を形成する。そして、図３
（ａ）に示すように、層間絶縁膜１４上およびコンタク
トホール１５内にアルミ電極１６を形成する。
００ｎｍの酸化膜を堆積させて層間絶縁膜１４を形成し
た後、コンタクトホール１５を形成する。そして、図３
（ａ）に示すように、層間絶縁膜１４上およびコンタク
トホール１５内にアルミ電極１６を形成する。
【００１４】最後に、図３（ｂ）に示すように、アルミ
電極１６上に、一部がパルス入力窓１７ａとして開口し
た、厚さ１００ｎｍの窒化膜からなるパシベーション膜
１７を形成することにより、本発明の回路が完成する。
電極１６上に、一部がパルス入力窓１７ａとして開口し
た、厚さ１００ｎｍの窒化膜からなるパシベーション膜
１７を形成することにより、本発明の回路が完成する。
【００１５】次に、上記回路に基づくコンタクト抵抗の
測定方法について説明する。回路入力端Ｔ１に、図１中
に示すような矩形状のパルス信号ＴＳＴを印加する。こ
れにより、アルミ電極配線２Ａに対して並列に接続され
たコンタクト列ＣＡ１〜ＣＡｎの開放端（先端）には、
回路の容量値Ｃと抵抗値Ｒとの積である「ＣＲ」に応じ
た波形の電圧が現れる。
測定方法について説明する。回路入力端Ｔ１に、図１中
に示すような矩形状のパルス信号ＴＳＴを印加する。こ
れにより、アルミ電極配線２Ａに対して並列に接続され
たコンタクト列ＣＡ１〜ＣＡｎの開放端（先端）には、
回路の容量値Ｃと抵抗値Ｒとの積である「ＣＲ」に応じ
た波形の電圧が現れる。
【００１６】図４は、その電圧波形を模式的に示してい
る。図４に示すように、コンタクト列の開放端（先端）
に現れるパルス波形の立上がり時間ｔr は次式で表され
る。 ｔr ＝ＣＲ ここで容量値Ｃは、回路の形状および材料の誘電率から
一義的に決まるものであるから、時間ｔr の値から抵抗
値Ｒを求めることが可能である。この時間ｔr は、ＥＢ
テスタを用いて、非接触で、一括して測定できる。
る。図４に示すように、コンタクト列の開放端（先端）
に現れるパルス波形の立上がり時間ｔr は次式で表され
る。 ｔr ＝ＣＲ ここで容量値Ｃは、回路の形状および材料の誘電率から
一義的に決まるものであるから、時間ｔr の値から抵抗
値Ｒを求めることが可能である。この時間ｔr は、ＥＢ
テスタを用いて、非接触で、一括して測定できる。
【００１７】以上説明したように、本実施例によれば、
拡散層３を介して接続された２つのコンタクト１Ａ，１
Ｂを一つのコンタクト列ＣＡ１〜ＣＡｎとして、各コン
タクト列における一方のコンタクト１Ａを端子Ｔ１に接
続されたアルミ電極配線２Ａに対してそれぞれ接続し、
各コンタクト列における他方のコンタクト１Ｂにはそれ
ぞれアルミ電極配線１Ｂを接続し、かつこれらアルミ電
極配線１Ｂの端部をそれぞれ開放端としたので、ＥＢテ
スタ等を用いることにより、大容量、一括で、各コンタ
クト列毎のコンタクト抵抗値を測定することができ、正
常、異状を確認することができる。
拡散層３を介して接続された２つのコンタクト１Ａ，１
Ｂを一つのコンタクト列ＣＡ１〜ＣＡｎとして、各コン
タクト列における一方のコンタクト１Ａを端子Ｔ１に接
続されたアルミ電極配線２Ａに対してそれぞれ接続し、
各コンタクト列における他方のコンタクト１Ｂにはそれ
ぞれアルミ電極配線１Ｂを接続し、かつこれらアルミ電
極配線１Ｂの端部をそれぞれ開放端としたので、ＥＢテ
スタ等を用いることにより、大容量、一括で、各コンタ
クト列毎のコンタクト抵抗値を測定することができ、正
常、異状を確認することができる。
【００１８】なお、本実施例においては、２つのコンタ
クトが接続されたコンタクト列をアルミ電極配線２Ａに
対して並列に接続した回路を例に説明したが、これに限
定されるものではなく、多数のコンタクト１を１個ず
つ、あるいは複数個（少数個）ずつ並列に接続する回路
であっても、上述した効果と同様の効果を得ることがで
きる。
クトが接続されたコンタクト列をアルミ電極配線２Ａに
対して並列に接続した回路を例に説明したが、これに限
定されるものではなく、多数のコンタクト１を１個ず
つ、あるいは複数個（少数個）ずつ並列に接続する回路
であっても、上述した効果と同様の効果を得ることがで
きる。
【００１９】また、本実施例では、コンタクトの他方の
端部を開放端としたが、この他方端部を、たとえば高抵
抗値の抵抗素子を介して接地しても、上述したと同様の
作用効果を得ることができる。
端部を開放端としたが、この他方端部を、たとえば高抵
抗値の抵抗素子を介して接地しても、上述したと同様の
作用効果を得ることができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
コンタクト一つ一つ、あるいは少数個ずつの抵抗値を確
実に、かつ一括的に測定することができる。
コンタクト一つ一つ、あるいは少数個ずつの抵抗値を確
実に、かつ一括的に測定することができる。
【図１】本発明に係る半導体装置のコンタクト抵抗測定
用回路の一実施例を示す等価回路図である。
用回路の一実施例を示す等価回路図である。
【図２】本発明に係るコンタクト抵抗測定用回路の製造
方法についての説明図である。
方法についての説明図である。
【図３】本発明に係るコンタクト抵抗測定用回路の製造
方法についての説明図である。
方法についての説明図である。
【図４】コンタクト列の開放端（先端）に現れるパルス
波形を模式的に示す図である。
波形を模式的に示す図である。
【図５】従来のコンタクト抵抗測定用回路の等価回路図
である。
である。
１，１Ａ，１Ｂ…コンタクト ２，２Ａ，２Ｂ…アルミ電極配線 ３…拡散層 １１…Ｐ型半導体基板 １２…素子間分離膜 １３…拡散層 １４…層間絶縁膜 １５…コンタクトホール １６…アルミ電極 １７…パシベーション膜 １７ａ…パルス入力窓
Claims (3)
- 【請求項１】 接続用のコンタクトを複数有する半導体
装置におけるコンタクト抵抗値を測定するための回路で
あって、 少なくとも一のコンタクトからなる複数のコンタクト列
の一端部が、電極配線に対して並列に接続され、当該コ
ンタクト列の他端部が実質的に電気的に開放されている
半導体装置のコンタクト抵抗測定用回路。 - 【請求項２】 上記コンタクト列の一端部が開放端であ
る請求項１記載の半導体装置のコンタクト抵抗測定用回
路。 - 【請求項３】 上記コンタクト列の一端部が抵抗素子を
介して接地されている請求項１記載の半導体装置のコン
タクト抵抗測定用回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6207804A JPH0878493A (ja) | 1994-08-31 | 1994-08-31 | 半導体装置のコンタクト抵抗測定用回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6207804A JPH0878493A (ja) | 1994-08-31 | 1994-08-31 | 半導体装置のコンタクト抵抗測定用回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878493A true JPH0878493A (ja) | 1996-03-22 |
Family
ID=16545777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6207804A Pending JPH0878493A (ja) | 1994-08-31 | 1994-08-31 | 半導体装置のコンタクト抵抗測定用回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878493A (ja) |
-
1994
- 1994-08-31 JP JP6207804A patent/JPH0878493A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4281449A (en) | Method for qualifying biased burn-in integrated circuits on a wafer level | |
| US4288911A (en) | Method for qualifying biased integrated circuits on a wafer level | |
| US5777486A (en) | Electromigration test pattern simulating semiconductor components | |
| US4038677A (en) | Composite semiconductor unit and method | |
| KR100362024B1 (ko) | 특성평가용 반도체장치 및 특성평가방법 | |
| WO1983004109A1 (en) | Pad for accelerated memory test | |
| JP2000021945A (ja) | 半導体集積回路のコンタクト抵抗測定方法及び回路 | |
| JPH0878493A (ja) | 半導体装置のコンタクト抵抗測定用回路 | |
| WO2023019655A1 (zh) | 半导体结构及其制造方法 | |
| US7119657B2 (en) | Polysilicon resistor semiconductor device | |
| JP3175717B2 (ja) | 半導体記憶装置及び半導体製造方法 | |
| DE102018102034A1 (de) | Verfahren zum Testen mehrerer Sensorvorrichtungen, Platte zur Verwendung in dem Verfahren und durch das Verfahren hergestellte Sensorkomponente | |
| JP2657315B2 (ja) | プローブカード | |
| TWI260723B (en) | Test key having a chain circuit and a Kelvin structure | |
| JPH036661B2 (ja) | ||
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63152140A (ja) | 半導体集積回路装置 | |
| JP3223516B2 (ja) | 帯電量測定用半導体装置 | |
| Hess | Strategy to optimize the development, use, and dimension of test structures to control defect appearance in backend process steps | |
| JPH0153513B2 (ja) | ||
| JPH0262947B2 (ja) | ||
| JPH04333255A (ja) | 半導体集積回路 | |
| JPS6159657B2 (ja) | ||
| JPH1154576A (ja) | 半導体装置 | |
| JP2834274B2 (ja) | 半導体集積回路 |