JPH0878396A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0878396A
JPH0878396A JP6213908A JP21390894A JPH0878396A JP H0878396 A JPH0878396 A JP H0878396A JP 6213908 A JP6213908 A JP 6213908A JP 21390894 A JP21390894 A JP 21390894A JP H0878396 A JPH0878396 A JP H0878396A
Authority
JP
Japan
Prior art keywords
gas
etching
semiconductor device
film
ruo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6213908A
Other languages
English (en)
Other versions
JP2956485B2 (ja
Inventor
Takeshi Tokashiki
健 渡嘉敷
Masayuki Satou
聖幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6213908A priority Critical patent/JP2956485B2/ja
Priority to US08/523,896 priority patent/US5624583A/en
Priority to KR1019950029096A priority patent/KR100364038B1/ko
Publication of JPH0878396A publication Critical patent/JPH0878396A/ja
Application granted granted Critical
Publication of JP2956485B2 publication Critical patent/JP2956485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

(57)【要約】 (修正有) 【目的】 Ru酸化物及びRuのドライエッチングによ
る微細加工で、高エッチ速度と高選択比のエッチングを
容易に実現でき、生産性の高い半導体装置製造法を提供
する。 【構成】 Si基板1上にスパッタリングによりRuO
膜2を形成した後、SOG膜3を塗布した上に感光材
料を塗布し露光装置を用いてレジストパターン4を形成
する。次にECRドライエッチング装置を使用し、ハロ
ゲンガス並にハロゲン水素からなるガス(例CHF
ス)を用いてSOG膜3をパターニングする。その後酸
素プラズマアッシングによりレジストパターン4を灰化
し完全に剥離して、SOG膜3のエッチングマスクを形
成し、RuO膜2を酸素と塩素の混合ガスプラズマに
より所望のパターンに加工した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にルテニウム酸化物及びルテニウムを微細加
工できる半導体装置の製造方法に関するものである。
【0002】
【従来の技術】近年、ルチル構造を有する代表的な導電
性酸化物(RuO2、IrO2、OsO2、RhO2 )を応用したマイクロ
エレクトロニクスデバイス(たとえば、ダイナミックラ
ンダムアクセスメモリ(DRAM))の研究開発が著しい進
展を見せている。このマイクロデバイスの製造には、導
電性酸化物の成膜技術やデバイスを形成するための微細
加工などプロセス技術の開発が不可欠である。
【0003】前記導電性酸化物のうち、RuO2をドライエ
ッチングを利用して微細なパターンに加工する技術(例
えば、米国特許第 5,254,217号 (Oct. 19 1993) 公報に
記載されている)や酸素にテトラフルオロメタン(CF
4 )ガスを添加した反応性イオンエッチング(例えば、
Jpn. J. Appl. Phys. vol. 31, (1992) pp. 135-138 に
記載されている)等が知られている。前記酸素プラズマ
による反応性イオンエッチングでは、圧力を45mTorr
に保ち、酸素流量を50sccm、13.56MHz の高周波
パワーを200W印加した(その時の下部電極に生じる
DCバイアスは−516V)。その結果、エッチレート
が57Å/分となった。また、前記酸素にCF4 ガスを添
加した反応性イオンエッチングでは、圧力を40mTorr
に保持、13.56MHz の高周波パワーを150W印
加、ガス総流量を30sccmとした条件において、CF4
加率0〜50%の範囲内で50〜100Å/分のエッチ
レートが得られている。
【0004】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では、RuO2に対する微細加工プロセスにおいて、
酸素プラズマによる反応性イオンエッチングを採用した
場合はもちろん、酸素にCF4 を添加した反応性イオンエ
ッチングを採用しても、高々100Å/分以下のエッチ
レートしか得られず、ルテニウム酸化物化及びルテニウ
ムを含む半導体装置の製造に際して充分な生産性が得ら
れない。当然のことながら、エッチングマスク材料(た
とえばレジストやシリコン酸化膜、シリコン窒化膜、そ
のほか金属材料等一般にハードマスクと称されるもの)
も反応性イオンエッチングまたは物理的スパッタリング
によりRuO2エッチレートと同程度かまたはそれ以上のレ
ートで侵食される。よって、RuO2とマスク材料とのエッ
チング比、すなわち選択比は1倍以下と極めて低くなる
ことが充分に予測される。
【0005】本発明の目的は、ルテニウム酸化物及びル
テニウムのドライエッチングによる微細加工において、
高エッチレート及び高選択比のエッチングを容易に実現
することができ、高い生産性のもとで半導体装置を製造
することができる、半導体装置の製造方法を提供するこ
とにある。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1及び第2態様によれば、ルテニウム酸
化物を含む半導体装置の製造方法において、フッ素ガ
ス、塩素ガス、臭素ガス、沃素ガス、そしてこれらのう
ち少なくとも一つを含むハロゲンガス、並びにハロゲン
化水素から成る群から選択される少なくとも一種類また
はそれ以上と、酸素ガスまたはオゾンガスとを含む混合
ガスを用いて、前記ルテニウム酸化物をドライエッチン
グする工程を含むことを特徴とする半導体装置の製造方
法が提供される。
【0007】また、本発明の第3態様によれば、オゾン
ガス、フッ化酸素ガス、酸化塩素ガス、酸化沃素ガスか
ら成る群から選択される少なくとも一種類またはそれ以
上のガスを用いて、前記ルテニウム酸化物をドライエッ
チングする工程を含むことも特徴とする半導体装置の製
造方法が提供される。
【0008】さらに、本発明の第4乃至第6態様によれ
ば、ルテニウムを含む半導体装置の製造方法において、
上記第1乃至第3態様に記載した前記ルテニウム酸化物
をドライエッチングする際に用いるガス系をそれぞれ用
いて、前記ルテニウムをドライエッチングする工程を含
むことを特徴とする半導体装置の製造方法が提供され
る。
【0009】
【作用】本発明の原理についてまず説明する。
【0010】酸素プラズマによる反応性イオンエッチン
グにより、RuO2は酸化されて酸化数+VIや+VIIIのRuO3
やRuO4等、飽和蒸気圧の高い反応生成物になる。例とし
て、図1に前記反応生成物RuO4の飽和蒸気圧曲線を示
す。図1より、一般的に1Torr以下に減圧されたドライ
エッチング装置において、前記反応生成物RuO4は室温で
も容易に揮発することがわかる。そして、この揮発が進
行することによりエッチングが進行する。上記の例は、
下記の数1に示す化学反応式で表される。
【0011】
【数1】RuO2+O2=RuO4 次に、酸素プラズマにハロゲンガスを添加すると、プラ
ズマ気相中またはRuO2表面上で、極めて酸化力の強い酸
化ハロゲンが生成することが予想される。たとえば、ハ
ロゲンガスがフッ素系ならばフッ化酸素、塩素系ならば
酸化塩素、臭素系ならば酸化臭素、沃素系ならば酸化沃
素となる。これらの酸化ハロゲンはRuの酸化数を+IVか
ら+VIや+VIIIまで引き上げ、RuO3やRuO4の反応生成物
を生じさせる。たとえば、ハロゲンガスとして塩素ガス
を選択すると、プラズマ気相中またはRuO2表面上で生成
すると予想される酸化塩素のひとつにClO2がある。その
ときの化学反応式は下記の数2で与えられる。
【0012】
【数2】RuO2+ClO2=RuO4+1/2Cl2 すなわち、酸化力の強いClO2はRuO2を容易に酸化してRu
O4を生じさせ、RuO4が揮発することによりエッチングが
進行する。また、塩素原子は塩素ガスとなり、エッチン
グ室外へ排気される。
【0013】数1に示したRuO2とO2の直接的な反応と、
数2に示した酸化塩素を介した反応の反応速度を比較す
る。図2は、酸素ガスに塩素ガスを添加したときの塩素
添加率に対するRuO2エッチレート特性を実験的に示した
ものである。図2により、塩素を5%添加することで、
RuO2のエッチレートが急激に増加することがわかる。そ
して添加率5〜20%の範囲内で、RuO2エッチレート
は、酸素プラズマにより得られたエッチレートの3倍以
上となっている。上記の結果は、数2に示した酸化塩素
を介する反応の速度が数1に示した酸素による直接的な
反応の速度より極めて大きいことを示している。
【0014】一般に、化学反応速度Rは、下記の数3の
式で表現することができる。
【0015】
【数3】R=Aexp (-Ea/kT) 数3中のAは頻度因子、Eaは活性化エネルギー。Kはボ
ルツマン定数、Tは絶対温度を表す。反応速度は活性化
エネルギーEaと頻度因子Aで決定される。ドライエッチ
ングにおいて、エッチング速度が化学反応速度Rと同等
なものであると解釈できる。数2に示した酸化塩素を介
した反応の活性化エネルギーは、実験的に直接求めるこ
とができる。図3は、酸素プラズマおよび酸素に塩素を
10%添加したプラズマでRuO2をエッチングした際の基
板温度依存性、すなわちアレニウス曲線を示したもので
ある。図3より得られた見かけの活性化エネルギーは酸
素プラズマで0.35eV、酸素に10%の塩素を添加し
たプラズマで0.31eVとなった。すなわち、両プラズ
マによるエッチングは、活性化エネルギーに有意な差は
ない。よって、数1と数2の反応速度の大きな違いは、
頻度因子Aの違いに起因する。頻度因子Aは、反応系の
濃度と反応確率または反応断面積に比例する。本原理に
おいて、RuO2エッチングを主に支配するのは反応断面積
であると推測される。すなわち、Ruの酸化数を+IVから
+VIや+VIIIまで引き上げる反応断面積は、酸化力に依
存している。たとえば、化学便覧基礎編II(昭和41年
に丸善(株)から発行されている)から、数1中の酸素
と数2中の酸化塩素であるClO2の標準酸化還元電位を比
較したものを表Iに示す。
【0016】
【表I】
表I中のeは電子を示す。表Iから明らかなように、酸
素より酸化塩素の方がはるかに酸化還元電位が大きい。
すなわち、酸化力が強いことを意味する。この酸化力の
大きな違いが、数1と数2の反応速度の大きな違いをも
たらす。
【0017】よって、酸化力が強いガスをドライエッチ
ングに用いるほどRuO4が多く生成され、図1に示した飽
和蒸気圧曲線に従ってRuO2表面上から揮発する。上記の
説明では、プラズマ気相中またはRuO2表面上に酸化ハロ
ゲンを得るための方法として酸素とハロゲンガスの混合
ガスプラズマを用いたが、当然のことながら酸化ハロゲ
ンガスそのものをエッチングガスとして用いることがで
きる。また、他の酸化力の強いガスとして、オゾンガス
やオゾンガスとハロゲン系ガスの混合ガスもエッチング
ガスとしての適用が可能であることは前記原理より予測
される。
【0018】以上の原理の説明は、Ruのエッチングにも
当てはまる。Ruは、酸素プラズマでドライエッチングが
可能である。これは、Ruが酸化されて、RuO3またはRuO4
となって、揮発していくものと考えられる。一方、酸素
にハロゲンガスを添加すると、前記の数2および数3で
示した反応速度の大きい化学反応がRu表面上で生ずるこ
とが期待できる。事実、図4はRuエッチレートと酸素と
塩素の混合ガス中の添加率の関係を表したものである。
前記RuO2において示した図2の結果と同様な結果が得ら
れている。すなわち、Ruにおけるドライエッチングも、
前述の原理が適用できる。
【0019】さらに、上記原理は、ルテニウム酸化物及
びルテニウム中に他の金属元素(たとえばAl、Si、Cu等
が挙げられる)を含むルテニウムの合金材料においても
充分適用できるものと推測される。なぜなら、例えば、
特開平2−74006号公報において、酸素プラズマに
より、2元系ルテニウム酸化物Ru-Si-O やRu-Al-O をド
ライエッチングしたとき、酸素原子以外の元素のRuに対
する組成比が10at%以下であれば、RuO2のエッチング
速度と同等の速度を得ているからである。
【0020】
【実施例】第1実施例: シリコン基板1上に、スパッタリングによ
りRuO2膜2を400nmの膜厚で成膜する(図5
(a))。次にスピン−オン−グラス(SOG)膜3を
塗布機により200nmの膜厚で成膜する。次にSOG膜
3上に感光材料を塗布し光露光装置を用いてレジストパ
ターン4を形成した(図5(b))。ECR(Electron
Cy- clotron Resonace)ドライエッチング装置を用い
て、SOG膜3を所望のパターンに加工する。そのとき
の条件はCHF3ガスを40sccm流し、圧力10mTorr 、マ
イクロ波パワー500W、基板に印加した2MHz の高周
波パワーを150Wとした。その後、酸素プラズマアッ
シングにより、レジストパターン4を灰化して完全に剥
離することにより、SOG膜3のエッチングマスクが形
成される(図5(c))。そして、RuO2膜2を酸素ガス
と塩素ガスの混合ガスプラズマで所望のパターンに加工
した。その条件は、ガス総流量を172sccmとし、塩素
添加率を10%に設定し、圧力を15mTorr 、マイクロ
波パワーを220W、基板に印加した2MHz の高周波パ
ワーを150W、基板温度を20℃とした。その結果、
RuO2膜2とSOG膜3のエッチング選択比は、5倍程度
となった。また、得られたRuO2膜2のエッチレートは1
50nm/分で、そのエッチング形状は異方的なものとな
った(図5(d))。第2実施例: 実施例1と同様の膜構造を持つ試料を用
い、且つ同様の装置及び同様の条件で、ガス総流量のみ
を90、130、172、220sccmと変化させたとき
のRuO2膜2とSOG膜3のエッチング選択比の変化を図
6に示す。ガス総流量の増加と共に、RuO2膜エッチレー
ト及び前記選択比は向上することがわかる。また、その
エッチング形状は、いずれのガス流量を用いても異方的
なものとなった。第3実施例: 実施例1と同様の膜構造を持つ試料を用
い、且つ同様の装置で、酸素ガスに臭化水素ガスを添加
したときのRuO2膜2のエッチレートと臭化水素ガス添加
率の関係を図7に示す。その際の条件は、ガス総流量を
80sccmとし、圧力を5mTorr、マイクロ波パワーを2
20W、基板に印加した2MHz の高周波パワーを50
W、基板温度を20℃とした。図7より、臭化水素ガス
の添加率が15%から50%の範囲内でRuO2膜2のエッ
チレートは100nm/分以上となる。そして添加率25
%付近で最大のエッチレート147nm/分が得られた。
また、そのエッチング形状は異方的なものとなった。第4実施例: シリコン基板11上に、スパッタリングに
よりRu膜12を200nmの膜厚で成膜する(図8
(A))。次にスピン−オン−グラス(SOG)膜13
を塗布機により200nmの膜厚で成膜する。次にSOG
膜13上に感光材料を塗布し光露光装置を用いてレジス
トパターンを形成した(図8(B))。ECR(Electr
onCyclotron Resonace)ドライエッチング装置を用い
て、SOG膜13を所望のパターンに加工する。その時
の条件は実施例1と同様のものを用いた。その後、酸素
プラズマアッシングにより、レジストパターン14を灰
化して完全に剥離することにより、SOG膜13のエッ
チングマスクが形成される(図8(C))。そして、Ru
O2膜12を酸素ガスと塩素ガスの混合ガスプラズマで所
望のパターンに加工した。その条件は、ガス総流量を1
72sccmとし、塩素添加率を10%に設定し、圧力を1
5mTorr 、マイクロ波パワーを220W、基板に印加し
た2MHzの高周波パワーを150Wに、基板温度を20
℃とした。その結果、Ru膜12とSOG膜13とのエッ
チング選択比は2倍程度となった。そして、得られたRu
膜12のエッチレートは53nm/分で、そのエッチング
形状は異方的なものとなった(図8(D))。
【0021】なお、上記各実施例においては、ハロゲン
ガスとして塩素ガスまたは臭化水素ガスを用いた例につ
いて述べたが、フッ素ガス、臭素ガス、沃素ガス、並び
にこれらのうちの少なくともひとつを含むハロゲンガス
並びに他のハロゲン化水素ガスから成る群から選択され
る少なくとも一種類またはそれ以上のハロゲンガスが用
いられ得、またこれらのハロゲンガスと混合される酸素
ガスの代わりにオゾンガスが混合されても良い。
【0022】更に、オゾンガス、フッ化酸素ガス、酸化
塩素ガス、酸化沃素ガスから成る群から選択される一種
類またはそれ以上のガスも同様に好適に用いられ得る。
【0023】上記各実施例の構成は単なる例示であり、
本発明の半導体装置の製造方法は、上記実施例の構成か
ら様々の修正及び変更を加えた半導体装置の製造方法を
含むことは当然である。
【0024】
【発明の効果】以上説明したように、本発明を用いれ
ば、ルテニウム酸化物及びルテニウムのドライエッチン
グによる微細加工において、高エッチレート及び高選択
比のエッチングを容易に実現することができ、高い生産
性のもとで半導体装置を製造することができる。
【図面の簡単な説明】
【図1】RuO4の飽和蒸気圧曲線を示すグラフである。
【図2】酸素ガスに塩素を添加した時の塩素添加率に対
するRuO2エッチレートの特性を示すグラフである。
【図3】酸素ガスに塩素を10%添加した場合と酸素ガ
スのみの場合の基板温度に対するRuO2エッチレートの特
性及びその活性化エネルギー値を示すグラフである。
【図4】酸素ガスに塩素を添加したときの塩素添加率に
対するRuエッチレートの特性を示すグラフである。
【図5】本発明の第1実施例の工程段階を半導体装置の
断面図(a)〜(d)で順次に示すプロセスチャートで
ある。
【図6】本発明の第2実施例におけるガス総流量に対す
るRuO2エッチレートの特性を示すグラフである。
【図7】本発明の第3実施例における酸素ガスに臭化水
素ガスを添加したときの臭化水素添加率に対するRuO2
ッチレートの特性を示すグラフである。
【図8】本発明の第4実施例の工程段階を半導体装置の
断面図(A)〜(D)で順次に示すプロセスチャートで
ある。
【符号の説明】
1,11 シリコン基板 2 RuO2膜 3,13 SOG膜 4,14 レジストパターン 12 Ru膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8242

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ルテニウム酸化物を含む半導体装置の製
    造方法において、フッ素ガス、塩素ガス、臭素ガス、沃
    素ガス、そしてこれらのうち少なくとも一つを含むハロ
    ゲンガス、並びにハロゲン化水素ガスから成る群から選
    択される少なくとも一種類またはそれ以上と、酸素ガス
    とを含む混合ガスを用いて、前記ルテニウム酸化物をド
    ライエッチングする工程を含むことを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 ルテニウム酸化物を含む半導体装置の製
    造方法において、フッ素ガス、塩素ガス、臭素ガス、沃
    素ガス、そしてこれらのうち少なくとも一つを含むハロ
    ゲンガス、並びにハロゲン化水素ガスから成る群から選
    択される少なくとも一種類またはそれ以上と、オゾンガ
    スとを含む混合ガスを用いて、前記ルテニウム酸化物を
    ドライエッチングする工程を含むことを特徴とする半導
    体装置の製造方法。
  3. 【請求項3】 ルテニウム酸化物を含む半導体装置の製
    造方法において、オゾンガス、フッ化酸素ガス、酸化塩
    素ガス、酸化沃素ガスから成る群から選択される少なく
    とも一種類またはそれ以上のガスを用いて、前記ルテニ
    ウム酸化物をドライエッチングする工程を含むことを特
    徴とする半導体装置の製造方法。
  4. 【請求項4】 ルテニウムを含む半導体装置の製造方法
    において、請求項1に記載のガス系を用いて、前記ルテ
    ニウムをドライエッチングする工程を含むことを特徴と
    する半導体装置の製造方法。
  5. 【請求項5】 ルテニウムを含む半導体装置の製造方法
    において、請求項2に記載のガス系を用いて、前記ルテ
    ニウムをドライエッチングする工程を含むことを特徴と
    する半導体装置の製造方法。
  6. 【請求項6】 ルテニウムを含む半導体装置の製造方法
    において、請求項3に記載のガス系を用いて、前記ルテ
    ニウムをドライエッチングする工程を含むことを特徴と
    する半導体装置の製造方法。
JP6213908A 1994-09-07 1994-09-07 半導体装置の製造方法 Expired - Fee Related JP2956485B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6213908A JP2956485B2 (ja) 1994-09-07 1994-09-07 半導体装置の製造方法
US08/523,896 US5624583A (en) 1994-09-07 1995-09-06 Method of manufacturing semiconductor device
KR1019950029096A KR100364038B1 (ko) 1994-09-07 1995-09-06 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6213908A JP2956485B2 (ja) 1994-09-07 1994-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0878396A true JPH0878396A (ja) 1996-03-22
JP2956485B2 JP2956485B2 (ja) 1999-10-04

Family

ID=16647025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6213908A Expired - Fee Related JP2956485B2 (ja) 1994-09-07 1994-09-07 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5624583A (ja)
JP (1) JP2956485B2 (ja)
KR (1) KR100364038B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537461B1 (en) 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
US6576481B2 (en) 2000-12-13 2003-06-10 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor devices
US6607988B2 (en) 1999-12-28 2003-08-19 Hitachi, Ltd. Manufacturing method of semiconductor integrated circuit device
US6664184B2 (en) 2001-06-18 2003-12-16 Hitachi, Ltd. Method for manufacturing semiconductor device having an etching treatment
KR20040035280A (ko) * 2002-10-19 2004-04-29 주성엔지니어링(주) 증착 챔버의 인시튜 세정방법
JP2004356159A (ja) * 2003-05-27 2004-12-16 Ricoh Co Ltd 半導体装置及びその製造方法
KR100467474B1 (ko) * 1997-10-06 2005-05-17 주식회사 하이닉스반도체 루테늄산화막식각방법
KR100550348B1 (ko) * 1998-07-22 2006-05-17 삼성전자주식회사 반도체소자의 식각방법
JP2009081271A (ja) * 2007-09-26 2009-04-16 Hitachi High-Technologies Corp Al2O3膜のドライエッチング方法
US20120231561A1 (en) * 2011-03-09 2012-09-13 Micron Technology, Inc. Removal of metal
KR20190111807A (ko) 2018-03-23 2019-10-02 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20190116933A (ko) 2018-04-05 2019-10-15 도쿄엘렉트론가부시키가이샤 피가공물의 처리 방법
KR20230164162A (ko) 2021-04-15 2023-12-01 도쿄엘렉트론가부시키가이샤 에칭 방법 및 처리 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE19856082C1 (de) * 1998-12-04 2000-07-27 Siemens Ag Verfahren zum Strukturieren einer metallhaltigen Schicht
JP2002280360A (ja) 2001-03-16 2002-09-27 Nec Corp 半導体装置の製造方法
JP3990881B2 (ja) * 2001-07-23 2007-10-17 株式会社日立製作所 半導体製造装置及びそのクリーニング方法
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
DE10255841A1 (de) 2002-11-29 2004-06-17 Infineon Technologies Ag Kondensator mit ruthenhaltigen Elektroden
US20070295357A1 (en) * 2006-06-27 2007-12-27 Lovejoy Michael L Removing metal using an oxidizing chemistry
JP5599355B2 (ja) * 2011-03-31 2014-10-01 富士フイルム株式会社 モールドの製造方法
TW201441345A (zh) * 2013-04-16 2014-11-01 Polychem Uv Eb Internat Corp 一種含有強氧化物前驅物的水性蝕刻劑組成及其構造與導電線路圖案化製程
US11322364B2 (en) 2020-04-01 2022-05-03 Tokyo Electron Limited Method of patterning a metal film with improved sidewall roughness

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697121A (ja) * 1992-07-27 1994-04-08 Motorola Inc 半導体装置を製造する方法
JPH06151383A (ja) * 1992-11-12 1994-05-31 Mitsubishi Electric Corp 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法、薄膜キャパシタ素子の製造方法およびその方法を実施するためのプラズマ処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236550A (en) * 1992-04-24 1993-08-17 National Semiconductor Corporation Method for plasma etch of ruthenium
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5496437A (en) * 1993-06-10 1996-03-05 Ceram Incorporated Reactive ion etching of lead zirconate titanate and ruthenium oxide thin films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697121A (ja) * 1992-07-27 1994-04-08 Motorola Inc 半導体装置を製造する方法
JPH06151383A (ja) * 1992-11-12 1994-05-31 Mitsubishi Electric Corp 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法、薄膜キャパシタ素子の製造方法およびその方法を実施するためのプラズマ処理装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467474B1 (ko) * 1997-10-06 2005-05-17 주식회사 하이닉스반도체 루테늄산화막식각방법
KR100550348B1 (ko) * 1998-07-22 2006-05-17 삼성전자주식회사 반도체소자의 식각방법
US6613242B2 (en) 1998-10-26 2003-09-02 Hitachi Ltd Process for treating solid surface and substrate surface
US6607988B2 (en) 1999-12-28 2003-08-19 Hitachi, Ltd. Manufacturing method of semiconductor integrated circuit device
US6537461B1 (en) 2000-04-24 2003-03-25 Hitachi, Ltd. Process for treating solid surface and substrate surface
US7264677B2 (en) 2000-04-24 2007-09-04 Renesas Technology Corp. Process for treating solid surface and substrate surface
US7025896B2 (en) 2000-04-24 2006-04-11 Renesas Technology Corp. Process for treating solid surface and substrate surface
US6576481B2 (en) 2000-12-13 2003-06-10 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor devices
US6664184B2 (en) 2001-06-18 2003-12-16 Hitachi, Ltd. Method for manufacturing semiconductor device having an etching treatment
KR20040035280A (ko) * 2002-10-19 2004-04-29 주성엔지니어링(주) 증착 챔버의 인시튜 세정방법
JP2004356159A (ja) * 2003-05-27 2004-12-16 Ricoh Co Ltd 半導体装置及びその製造方法
JP2009081271A (ja) * 2007-09-26 2009-04-16 Hitachi High-Technologies Corp Al2O3膜のドライエッチング方法
US20120231561A1 (en) * 2011-03-09 2012-09-13 Micron Technology, Inc. Removal of metal
US9293319B2 (en) * 2011-03-09 2016-03-22 Micron Technology, Inc. Removal of metal
US9887077B2 (en) 2011-03-09 2018-02-06 Micron Technology, Inc. Removal of metal
US10453673B2 (en) 2011-03-09 2019-10-22 Micron Technology, Inc. Removal of metal
KR20190111807A (ko) 2018-03-23 2019-10-02 도쿄엘렉트론가부시키가이샤 에칭 방법
US10770308B2 (en) 2018-03-23 2020-09-08 Tokyo Electron Limited Etching method
US11404283B2 (en) 2018-03-23 2022-08-02 Tokyo Electron Limited Etching method
KR20190116933A (ko) 2018-04-05 2019-10-15 도쿄엘렉트론가부시키가이샤 피가공물의 처리 방법
US11049730B2 (en) 2018-04-05 2021-06-29 Tokyo Electron Limited Workpiece processing method
KR20230164162A (ko) 2021-04-15 2023-12-01 도쿄엘렉트론가부시키가이샤 에칭 방법 및 처리 장치

Also Published As

Publication number Publication date
KR960012336A (ko) 1996-04-20
US5624583A (en) 1997-04-29
JP2956485B2 (ja) 1999-10-04
KR100364038B1 (ko) 2003-02-19

Similar Documents

Publication Publication Date Title
JP2956485B2 (ja) 半導体装置の製造方法
US6194323B1 (en) Deep sub-micron metal etch with in-situ hard mask etch
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
US5925577A (en) Method for forming via contact hole in a semiconductor device
JP3300632B2 (ja) 半導体装置のエッチング方法
US4094732A (en) Silicon etching process
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
JP2009278142A (ja) エッチングすべき構造物の幅の臨界寸法増大を抑制する方法
US5167762A (en) Anisotropic etch method
US6605230B1 (en) Solutions and processes for removal of sidewall residue after dry etching
JP2002280360A (ja) 半導体装置の製造方法
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
JPH0945633A (ja) 半導体集積回路装置の微細ホールの形成方法
JP3894747B2 (ja) 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法
US6958295B1 (en) Method for using a hard mask for critical dimension growth containment
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH08181086A (ja) 半導体装置の製造方法
KR20010088057A (ko) 이리듐(Ir) 전극의 건식 식각방법
JP2681058B2 (ja) ドライエッチング方法
JPH0496223A (ja) 半導体装置の製造方法
JP2762972B2 (ja) 半導体装置の製造方法
JP2746494B2 (ja) レジスト除去方法
KR20010112086A (ko) 반도체 장치의 제조 방법
KR100461743B1 (ko) 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법
JPH09246245A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees