JPH0876742A - グラフィック表示制御装置 - Google Patents

グラフィック表示制御装置

Info

Publication number
JPH0876742A
JPH0876742A JP6211149A JP21114994A JPH0876742A JP H0876742 A JPH0876742 A JP H0876742A JP 6211149 A JP6211149 A JP 6211149A JP 21114994 A JP21114994 A JP 21114994A JP H0876742 A JPH0876742 A JP H0876742A
Authority
JP
Japan
Prior art keywords
pixel value
bit operation
bit
mask
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6211149A
Other languages
English (en)
Inventor
Toshiyuki Yoshitake
敏幸 吉武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6211149A priority Critical patent/JPH0876742A/ja
Publication of JPH0876742A publication Critical patent/JPH0876742A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 ビットオペレーションを伴ったコントロール
プレーンの設定及び画素描画にフレームバッファの内容
を反映させる。 【構成】 コントロールプレーン10及び描画プレーン
12が設けられたフレームバッファ14、多ビットの画
素値をホスト16から入力する画素値入力部18、ビッ
トオペレーションの対象とならないビット部分をビット
オペレーションのマスクで特定してホスト入力の画素値
から抽出する非ビットオペレーション対象抽出部22、
ビットオペレーションに必要な画素値をフレームバッフ
ァ14から読み込む画素値読込部24、並びにホスト入
力の画素値をビットオペレーションのマスクでマスクし
てフレームバッファ読込の画素値とビットオペレーショ
ンするビットオペレーション部26を備え、抽出のビッ
ト部分及びビットオペレーションの結果で画素値を組み
立ててからフレームバッファ14に書き込む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ホストの出力に従って
グラフィック表示の制御を行なう装置に関する。
【0002】Xウィンドシステムを代表とするGUIシ
ステムにおいては画面表示が画素単位で行なわれること
から、ホストのCPU自身が描画を直接的に行なうと、
画面の表示速度が著しく低下する。
【0003】そこで、フレームバッファの側に描画機能
が設けられ、ホストのCPUに代わりフレームバッファ
の側で実際の描画処理が実行される。この種の装置に関
しては、特開昭61―75387,特開平2―3248
4などの提案が行なわれている。
【0004】
【従来の技術】ホストのCPUよりフレームバッファ側
の開始位置書込レジスタに開始点(0,0)が、終了位
置書込レジスタに終了点(10,10)が、描画画素値
レジスタに画素値0が各々書き込まれることにより、左
上端が(0,0)で右下端が(10,10)の方形領域
が画素値0で塗り潰される。
【0005】また、ホストCPUから書込画素値とフレ
ームバッファの画素値とのビットオペレーションが指定
されると、ビットオペレーションの結果がフレームバッ
ファへ再び書き込まれる。
【0006】そのときにアンドのビットオペレーション
が指定されると、ホスト書込の画素値とフレームバッフ
ァの画素値との論理和が求められ、論理和の演算結果が
フレームバッファに書き込まれる。コピーのビットオペ
レーションが指定されたときには、ホスト書込の画素値
がそのままフレームバッファに書き込まれる。
【0007】このフレームバッファは複数のプレーン
(コントロールプレーン及びカラーの描画プレーン)と
カラーマップを備えており、ディスプレイの各表示画素
はコントロールプレーンの値C(1バイト)とカラー値
R,G,B(各1バイト)との合成値(計4バイト)で
表現される。
【0008】コントロールプレーンの値Cは表示すべき
描画プレーンとその表示の際に使用されるカラーマップ
を指定する。例えば、コントロールプレーンに値0が書
き込まれると第1の描画プレーンが第1のカラーマップ
を用いて表示され、コントロールプレーンに値1が書き
込まれると第1の描画プレーンが第2のカラーマップを
用いて表示され、コントロールプレーンに値3が書き込
まれると第2の描画プレーンが第1のカラーマップを用
いて表示される。
【0009】したがってホストのCPUは、コントロー
ルプレーンの値Cとカラー値R,G,Bとの合成値を出
力する1回のアクセスで、コントロールプレーンの設定
と画素のカラー描画とを同時に行なえる。
【0010】図2ではコントロールプレーンの設定と画
素のカラー描画にビットオペレーションを組み合わせた
ときの作用が説明されており、ホストのCPUはコント
ロールプレーン値Cとカラー値R,G,Bとが合成され
た多ビット値のソースデータ(画素値)を出力し、ビッ
トオペレーションのマスクデータを設定する。
【0011】これにより、ソースデータは設定のデータ
でマスクされてからディスティネイションのデータとビ
ットオペレーションされ、ビットオペレーションの結果
にディスティネーションのデータが更新される。
【0012】ただし、ビットオペレーションがコントロ
ールプレーンのビットにも及ぶので、ホストのCPUは
コントロールプレーンのビット部分がビットオペレーシ
ョンされないようにマスクデータを設定する。
【0013】
【発明が解決しようとする課題】コントロールプレーン
の設定とビットオペレーションを必要とする画素のカラ
ー描画が組み合わされた場合、ビットオペレーションで
得られた画素値へフレームバッファの内容がそのまま更
新され、コントロールプレーンの設定は別に行う必要が
ある。
【0014】したがって従来においては、ホスト入力の
内容やビットオペレーション前のフレームバッファ内容
の一部をビットオペレーション後のものにそのまま反映
させる複雑な制御が必要なときにホストアクセスが繰り
返され、このためグラフィック表示の速度が低下する。
【0015】本発明は上記従来の事情に鑑みてなされた
ものであり、ビットオペレーションを伴うコントロール
プレーンの設定及び画素描画にホスト入力の内容やそれ
までのフレームバッファ内容の一部がそのままが反映さ
れる複雑な制御がホストの繰り返しアクセスを招くこと
なく行なえる装置の提供を目的とする。
【0016】
【課題を解決するための手段】
第1発明:図1において、コントロールプレーン10及
び描画プレーン12が設けられたフレームバッファ14
と、コントロールプレーン10に対する書込値と描画プ
レーン12に対する書込値とにより形成された多ビット
の画素値をホスト16から入力する画素値入力部18
と、ビットオペレーションのマスクをホスト16から入
力するマスク入力部20と、ビットオペレーションの対
象とならないビット部分をビットオペレーションのマス
クで特定してホスト入力の画素値から抽出する非ビット
オペレーション対象抽出部22と、ビットオペレーショ
ンに必要な画素値をフレームバッファ14から読み込む
画素値読込部24と、ホスト入力の画素値をビットオペ
レーションのマスクでマスクしてフレームバッファ読込
の画素値とビットオペレーションするビットオペレーシ
ョン部26と、抽出のビット部分とビットオペレーショ
ンの結果で画素値を組み立ててからフレームバッファ1
4に書き込む画素値書込部28と、を有する。
【0017】第2発明:図1において、コントロールプ
レーン10及び描画プレーン12が設けられたフレーム
バッファ14と、コントロールプレーン10に対する書
込値と描画プレーン12に対する書込値とにより形成さ
れた多ビットの画素値をホスト16から入力する画素値
入力部18と、ビットオペレーションのマスクと画素値
書込のマスクとをホスト16から入力するマスク入力部
20と、ビットオペレーションに必要な画素値をフレー
ムバッファ14から読み込む画素値読込部24と、ホス
ト入力の画素値をビットオペレーションのマスクでマス
クしてフレームバッファ読込の画素値とビットオペレー
ションするビットオペレーション部26と、ビットオペ
レーションの結果を画素値書込のマスクでマスクしてか
らフレームバッファ14に書き込む画素値書込部28
と、を有する。
【0018】
【作用】
第1発明:画素値とビットオペレーションのマスクとを
ホスト16から入力し、ビットオペレーションの対象と
ならないビット部分をビットオペレーションのマスクで
特定してホスト入力の画素値から抽出し、抽出のビット
部分とビットオペレーションの結果で画素値を組み立て
てフレームバッファ14に書き込む。
【0019】第2発明:画素値とビットオペレーション
のマスクと画素値書込のマスクとをホスト16から入力
し、ビットオペレーションの結果を画素値書込のマスク
でマスクしてフレームバッファ14に書き込む。
【0020】
【実施例】図1において、フレームバッファ14はコン
トロールプレーン10及び描画プレーン12を備えてい
る。
【0021】同図の画素値入力部18は、コントロール
プレーン10に対する書込値と描画プレーン12に対す
る書込値とにより形成された多ビットの画素値をホスト
CPU16から入力する。
【0022】マスク入力部20はビットオペレーション
マスクのみまたはこれと画素値書込マスクの双方をホス
トCPU16から入力する。
【0023】非ビットオペレーション対象抽出部22
は、ビットオペレーションマスクのみがホストCPU1
6から入力された場合、ビットオペレーションの対象と
ならないビット部分をそのビットオペレーションマスク
で特定してホスト入力の画素値から抽出する。
【0024】さらに画素値読込部24は、AND,O
R,INVERTなどのビットオペレーションが行なわ
れる場合、これに必要な画素値をフレームバッファ14
から読み込む。COPY,CLEAR,SETなどのビ
ットオペレーションが行なわれる場合には、画素値の読
込が不要であることから、これを行なわない。
【0025】ビットオペレーション部26はホストCP
U16から入力された画素値をビットオペレーションマ
スクでマスクしてフレームバッファ読込の画素値とビッ
トオペレーションする。
【0026】画素値書込部28は、ビットオペレーショ
ンマスクのみがホストCPU16から入力された場合、
抽出されたビット部分とビットオペレーションの結果で
画素値を組み立て、フレームバッファ14に書き込む。
【0027】また、ビットオペレーションマスクと画素
値書込マスクの双方がホストCPU16から入力された
場合には、ビットオペレーションの結果を画素値書込の
マスクでマスクしてからフレームバッファ14に書き込
む。
【0028】図3では画素値入力部18がホストCPU
16から入力するソースの画素値が説明されており、同
図のソースはコントロールプレーン10に対する書込値
C,描画プレーン12に対する書込値で形成されてい
る。
【0029】なお、コントロールプレーン10に対する
書込値C及び描画プレーン12に対する書込値の赤色成
分R,緑色成分G及び青色成分Bは各々8ビットとされ
ている。
【0030】図4ではビットオペレーションマスクが説
明されており、同図においては、赤色成分R,青色成分
Bのビット部分がビットオペレーションの対象となる。
また図5では画素値書込マスクが説明されており、同図
において、青色成分Bの一部がマスクされる。
【0031】図6では非ビットオペレーション対象抽出
部22の作用が説明されており、非ビットオペレーショ
ン対象抽出部22は、ビットオペレーションマスクと画
素値書込マスクのうちビットオペレーションマスクだけ
がホストCPU16から与えられたときに、ビットオペ
レーションの対象とならないビット部分をビットオペレ
ーションマスクによりホスト入力の画素値から抽出す
る。
【0032】図3の画素値がホストCPU16から入力
された場合で、図4のビットオペレーションマスクだけ
がホストCPU16から与えられたときには、ビットオ
ペレーションの対象とならないビット部分C,G(図6
参照)を図3の画素値から抽出する。
【0033】画素値読込部24はAND,OR,INV
ERTなどのビットオペレーションが指定された場合
は、フレームバッファ14から画素値を読み込む。図7
にその画素値の一例を示す。
【0034】ビットオペレーション部26は、図3の画
素値と図4のビットオペレーションマスクがホストCP
U16から与えられた場合で図7の画素値がフレームバ
ッファ14から読み込まれたときに、図3の画素値を図
4のビットオペレーションマスクでマスクして図7の画
素値とビットオペレーションし、図8のビットオペレー
ション結果を画素値書込部28へ出力する。
【0035】その際に画素値書込部28は、図4のビッ
トオペレーションマスクだけがホストCPU16から与
えられていた場合、図6の抽出部分C,Gをビットオペ
レーションの結果に上書きして図9の画素値を生成し、
フレームバッファ14へ書き込む。
【0036】また、図4のビットオペレーションマスク
と図5の画素値書込マスクの双方がホストCPU16か
ら与えられていた場合、画素値書込部28はビットオペ
レーションの結果を図5の画素値書込マスクでマスクし
た図10の画素値をフレームバッファ14へ書き込む。
【0037】図10において、コントロールプレーン1
0に対する書込値C,緑色成分GはホストCPU16か
ら入力したもの,赤色成分R及び青色成分の一部はビッ
トオペレーションで得られたもの,青色成分Bの残り部
分はフレームバッファ14から読み込んだものとなって
いる。
【0038】以上のように、複雑なカラー表現を自在に
行なえ、しかも、その際にホストCPU16が本装置を
繰り返しアクセスする必要はなく、このため、その複雑
なグラフィック表示を従来に比して高速に行なうことが
可能となる。
【0039】なお、書込値C,赤色成分R,緑色成分
G,青色成分Bの境界位置となるビットに限らず、任意
のビットをビットオペレーションマスクの端位置とする
ことも可能である。
【0040】また、ビットオペレーションの対象となら
なかったビット部分に対して別のビットオペレーション
を行なっても良い。
【0041】
【発明の効果】以上説明したように本発明によれば、ビ
ットオペレーションを伴ってコントロールプレーンの設
定及び画素描画が行なわれるときに、フレームバッファ
の内容も反映させることが可能となるので、その複雑な
カラー表示が著しく高速化される。
【図面の簡単な説明】
【図1】実施例の構成説明図である。
【図2】従来技術の説明図である。
【図3】ソース画素値の構成説明図である。
【図4】ビットオペレーションマスクの説明図である。
【図5】画素値書込マスクの説明図である。
【図6】抽出されたビット部分の説明図である。
【図7】ディスティネイション画素値の説明図である。
【図8】ビットオペレーション結果の説明図である。
【図9】フレームバッファへ書き込まれる画素値の説明
図である。
【図10】フレームバッファへ書き込まれる画素値の説
明図である。
【符号の説明】
10 コントロールプレーン 12 描画プレーン 14 フレームバッファ 16 ホストCPU 18 画素値入力部 20 マスク入力部 22 非ビットオペレーション対象抽出部 24 画素値読込部 26 ビットオペレーション部 28 画素値書込部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 コントロールプレーン及び描画プレーン
    が設けられたフレームバッファと、 コントロールプレーンに対する書込値と描画プレーンに
    対する書込値とにより形成された多ビットの画素値をホ
    ストから入力する画素値入力部と、 ビットオペレーションのマスクをホストから入力するマ
    スク入力部と、 ビットオペレーションの対象とならないビット部分をビ
    ットオペレーションのマスクで特定してホスト入力の画
    素値から抽出する非ビットオペレーション対象抽出部
    と、 ビットオペレーションに必要な画素値をフレームバッフ
    ァから読み込む画素値読込部と、 ホスト入力の画素値をビットオペレーションのマスクで
    マスクしてフレームバッファ読込の画素値とビットオペ
    レーションするビットオペレーション部と、 抽出のビット部分とビットオペレーションの結果で画素
    値を組み立ててからフレームバッファに書き込む画素値
    書込部と、 を有する、 ことを特徴としたグラフィック表示制御装置。
  2. 【請求項2】 コントロールプレーン及び描画プレーン
    が設けられたフレームバッファと、 コントロールプレーンに対する書込値と描画プレーンに
    対する書込値とにより形成された多ビットの画素値をホ
    ストから入力する画素値入力部と、 ビットオペレーションのマスクと画素値書込のマスクと
    をホストから入力するマスク入力部と、 ビットオペレーションに必要な画素値をフレームバッフ
    ァから読み込む画素値読込部と、 ホスト入力の画素値をビットオペレーションのマスクで
    マスクしてフレームバッファ読込の画素値とビットオペ
    レーションするビットオペレーション部と、 ビットオペレーションの結果を画素値書込のマスクでマ
    スクしてからフレームバッファに書き込む画素値書込部
    と、 を有する、 ことを特徴としたグラフィック表示制御装置。
JP6211149A 1994-09-05 1994-09-05 グラフィック表示制御装置 Withdrawn JPH0876742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6211149A JPH0876742A (ja) 1994-09-05 1994-09-05 グラフィック表示制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6211149A JPH0876742A (ja) 1994-09-05 1994-09-05 グラフィック表示制御装置

Publications (1)

Publication Number Publication Date
JPH0876742A true JPH0876742A (ja) 1996-03-22

Family

ID=16601196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6211149A Withdrawn JPH0876742A (ja) 1994-09-05 1994-09-05 グラフィック表示制御装置

Country Status (1)

Country Link
JP (1) JPH0876742A (ja)

Similar Documents

Publication Publication Date Title
JPH0876742A (ja) グラフィック表示制御装置
JPH0695279B2 (ja) 表示情報処理装置
JP2633517B2 (ja) 表示情報処理装置
JPH05189581A (ja) 図形データの書込装置
JP2003281554A (ja) 描画装置及び方法
JPH0261719A (ja) 記憶装置
JPH0695278B2 (ja) 表示情報処理装置
JP2735666B2 (ja) 画像データ書き込み処理装置
JP2595884B2 (ja) ラバーバンド枠表示装置
JPH0336675A (ja) グラフィックディスプレイ装置とその表示方法
JPS638951A (ja) 情報記憶装置
JPH0550782B2 (ja)
JP2000098996A (ja) 画像表示装置
EP0927387A2 (en) Method and apparatus for efficient memory-read operations with a vga-compliant video display adaptor
JPS63106078A (ja) 図形処理装置の文字列エコ−表示方法
JPH0546470A (ja) 画像メモリ制御方式
JPS60176179A (ja) 図形編集方式
JPS617769A (ja) イメ−ジメモリ書き込み制御方式
JP2001092982A (ja) 画像描画装置および画像描画方法ならびに情報記録媒体
JPH0711775B2 (ja) カラ−表示装置のハ−ドコピ−方式
JPH06325168A (ja) 画像処理装置
JPS6132133A (ja) 表示情報処理装置
JPS63226743A (ja) 画面情報表示方式
JPH05290139A (ja) グラフィックの描画方式
JPS62198893A (ja) グラフイツク表示方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106