JPH0865065A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0865065A JPH0865065A JP6221077A JP22107794A JPH0865065A JP H0865065 A JPH0865065 A JP H0865065A JP 6221077 A JP6221077 A JP 6221077A JP 22107794 A JP22107794 A JP 22107794A JP H0865065 A JPH0865065 A JP H0865065A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- differential pair
- gain
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】本発明は、差動増幅回路において、出力信号の
利得の分流比に対する直線性を向上させ得るようにす
る。 【構成】第１の差動対（Ｑ３１及びＱ３２）と、入力信
号（Ｓ１）を入力する第２の差動対（Ｑ３４及びＱ３
５）とに設定する第１及び第２の分流比（１−Ｋ2 及び
Ｋ2 ）、又は第２のトランジスタ（Ｑ３２）で駆動する
第３の差動対（Ｑ３７及びＱ３８）と、第４のトランジ
スタ（Ｑ３５）で駆動する第４の差動対（Ｑ３９及びＱ
４０）とに設定する第３及び第４の分流比（１−Ｋ1 及
びＫ1 ）を零以外に設定する。これにより電流が零とな
るトランジスタ同士の掛算が発生せず、出力信号（Ｓ
２）の利得（ＧAC2 ）の第４及び第２分流比（Ｋ1 及び
Ｋ2 ）に対する直線性を従来に比して少なくとも半分向
上させ得る。
利得の分流比に対する直線性を向上させ得るようにす
る。 【構成】第１の差動対（Ｑ３１及びＱ３２）と、入力信
号（Ｓ１）を入力する第２の差動対（Ｑ３４及びＱ３
５）とに設定する第１及び第２の分流比（１−Ｋ2 及び
Ｋ2 ）、又は第２のトランジスタ（Ｑ３２）で駆動する
第３の差動対（Ｑ３７及びＱ３８）と、第４のトランジ
スタ（Ｑ３５）で駆動する第４の差動対（Ｑ３９及びＱ
４０）とに設定する第３及び第４の分流比（１−Ｋ1 及
びＫ1 ）を零以外に設定する。これにより電流が零とな
るトランジスタ同士の掛算が発生せず、出力信号（Ｓ
２）の利得（ＧAC2 ）の第４及び第２分流比（Ｋ1 及び
Ｋ2 ）に対する直線性を従来に比して少なくとも半分向
上させ得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図７及び図８） 発明が解決しようとする課題（図７及び図８） 課題を解決するための手段（図１） 作用（図１） 実施例（図１〜図６） 発明の効果
【０００２】
【産業上の利用分野】本発明は差動増幅回路に関し、例
えば、陰極線管を使用したコンピユータ用表示装置に送
出する映像信号の利得を可変するものに適用し得る。
えば、陰極線管を使用したコンピユータ用表示装置に送
出する映像信号の利得を可変するものに適用し得る。
【０００３】
【従来の技術】従来、陰極線管を使用したコンピユータ
用表示装置では、赤、緑及び青の３原色の映像信号を同
一の大きさで与えても、製造誤差により、表示面上のそ
れぞれの映像信号の輝度が不揃いになる。このため３原
色の映像信号の大きさを相対的に調節して表示面上のホ
ワイトバランスをとる必要がある。また表示面の全体の
輝度は、設置場所の明るさ等、使用状態に応じて調節さ
れる。この際、例えば図７に示す利得調節増幅回路を３
つ用いて、３原色の映像信号の大きさを相対的及び全体
的に調節していた。
用表示装置では、赤、緑及び青の３原色の映像信号を同
一の大きさで与えても、製造誤差により、表示面上のそ
れぞれの映像信号の輝度が不揃いになる。このため３原
色の映像信号の大きさを相対的に調節して表示面上のホ
ワイトバランスをとる必要がある。また表示面の全体の
輝度は、設置場所の明るさ等、使用状態に応じて調節さ
れる。この際、例えば図７に示す利得調節増幅回路を３
つ用いて、３原色の映像信号の大きさを相対的及び全体
的に調節していた。
【０００４】すなわち利得調節増幅回路１は、３原色の
うち１つの映像信号Ｓ１を利得可変増幅段１Ａに入力
し、メイン調節段１Ｂで設定した分流比Ｋと、サブ調節
段１Ｃで設定した分流比Ｌとの積に応じて映像信号Ｓ１
の利得を最大値から逓減した映像信号Ｓ２を出力する。
うち１つの映像信号Ｓ１を利得可変増幅段１Ａに入力
し、メイン調節段１Ｂで設定した分流比Ｋと、サブ調節
段１Ｃで設定した分流比Ｌとの積に応じて映像信号Ｓ１
の利得を最大値から逓減した映像信号Ｓ２を出力する。
【０００５】メイン調節段１Ｂは、電流Ｉ1 を流す定電
流源２で差動対のトランジスタＱ１及びＱ２を駆動す
る。トランジスタＱ１に流れる電流Ｉ2 は、次式、
流源２で差動対のトランジスタＱ１及びＱ２を駆動す
る。トランジスタＱ１に流れる電流Ｉ2 は、次式、
【数１】 となる。トランジスタＱ２に流れる電流Ｉ3 は、次式、
【数２】 となる。
【０００６】サブ調節段１Ｃは、電流Ｉ4 を流す定電流
源３で差動対のトランジスタＱ３及びＱ４を駆動する。
トランジスタＱ３に流れる電流Ｉ5 は、次式、
源３で差動対のトランジスタＱ３及びＱ４を駆動する。
トランジスタＱ３に流れる電流Ｉ5 は、次式、
【数３】 となる。トランジスタＱ４に流れる電流Ｉ6 は、次式、
【数４】 となる。
【０００７】利得可変増幅段１Ａは、メイン調節段１Ｂ
の差動出力を差動対のトランジスタＱ５及びＱ６のベー
スと、差動対のトランジスタＱ７及びＱ８のベースとに
それぞれ与える。トランジスタＱ５及びＱ６は、エミツ
タが定電流源４に共通に接続されて定電流Ｉ7 ／ｎで駆
動される。トランジスタＱ７及びＱ８はエミツタが定電
流源５に共通に接続されて定電流Ｉ7 ／ｎで駆動され
る。これによりトランジスタＱ５及びＱ７にそれぞれ流
れる電流Ｉ8 は、次式、
の差動出力を差動対のトランジスタＱ５及びＱ６のベー
スと、差動対のトランジスタＱ７及びＱ８のベースとに
それぞれ与える。トランジスタＱ５及びＱ６は、エミツ
タが定電流源４に共通に接続されて定電流Ｉ7 ／ｎで駆
動される。トランジスタＱ７及びＱ８はエミツタが定電
流源５に共通に接続されて定電流Ｉ7 ／ｎで駆動され
る。これによりトランジスタＱ５及びＱ７にそれぞれ流
れる電流Ｉ8 は、次式、
【数５】 となる。
【０００８】また利得可変増幅段１Ａは、メイン調節段
１Ｂの差動出力を差動対のトランジスタＱ９及びＱ１０
のベースに与える。トランジスタＱ９及びＱ１０はエミ
ツタが定電流源５に共通に接続されて定電流Ｉ7 で駆動
される。これによりトランジスタＱ９に流れる電流Ｉ9
は、次式、
１Ｂの差動出力を差動対のトランジスタＱ９及びＱ１０
のベースに与える。トランジスタＱ９及びＱ１０はエミ
ツタが定電流源５に共通に接続されて定電流Ｉ7 で駆動
される。これによりトランジスタＱ９に流れる電流Ｉ9
は、次式、
【数６】 となる。トランジスタＱ１０に流れる電流Ｉ11は、次
式、
式、
【数７】 となる。
【０００９】利得可変増幅段１Ａは、サブ調節段１Ｃの
差動出力を差動対のトランジスタＱ１１及びＱ１２のベ
ースと、差動対のトランジスタＱ１３及びＱ１４のベー
スとにそれぞれ与える。トランジスタＱ１１及びＱ１２
のエミツタはトランジスタＱ５のコレクタに共通に接続
されている。またトランジスタＱ１３及びＱ１４のエミ
ツタはトランジスタＱ７のコレクタに共通に接続されて
いる。これによりトランジスタＱ１１及びＱ１３に流れ
る電流Ｉ12は、次式、
差動出力を差動対のトランジスタＱ１１及びＱ１２のベ
ースと、差動対のトランジスタＱ１３及びＱ１４のベー
スとにそれぞれ与える。トランジスタＱ１１及びＱ１２
のエミツタはトランジスタＱ５のコレクタに共通に接続
されている。またトランジスタＱ１３及びＱ１４のエミ
ツタはトランジスタＱ７のコレクタに共通に接続されて
いる。これによりトランジスタＱ１１及びＱ１３に流れ
る電流Ｉ12は、次式、
【数８】 となり、分流比Ｋ及びＬの積に比例した電流Ｉ12が得ら
れる。
れる。
【００１０】トランジスタＱ１１の電流Ｉ12は、カレン
トミラーのトランジスタＱ１５及びＱ１６で折り返さ
れ、トランジスタＱ９及びＱ１０の負荷トランジスタＱ
１７及びＱ１８を介してトランジスタＱ１３の電流Ｉ12
として与えられる。これによりトランジスタＱ１８に流
れる電流Ｉ15は、（７）式及び（８）式より、次式
トミラーのトランジスタＱ１５及びＱ１６で折り返さ
れ、トランジスタＱ９及びＱ１０の負荷トランジスタＱ
１７及びＱ１８を介してトランジスタＱ１３の電流Ｉ12
として与えられる。これによりトランジスタＱ１８に流
れる電流Ｉ15は、（７）式及び（８）式より、次式
【数９】 となる。
【００１１】トランジスタＱ９及びＱ１０の差動出力は
コレクタよりそれぞれ差動対のトランジスタＱ１９及び
Ｑ２０のベースと、差動対のトランジスタＱ２１及びＱ
２２のベースとにそれぞれ与えられる。トランジスタＱ
２１及びＱ２２のエミツタと定電流Ｉ16を流す定電流源
７との接続中点には、抵抗Ｒ1 及び増幅器８を介して、
信号源ＶINより映像信号Ｓ１が入力される。トランジス
タＱ１９及びＱ２０は、定電流Ｉ16を流す定電流源９に
接続されている。
コレクタよりそれぞれ差動対のトランジスタＱ１９及び
Ｑ２０のベースと、差動対のトランジスタＱ２１及びＱ
２２のベースとにそれぞれ与えられる。トランジスタＱ
２１及びＱ２２のエミツタと定電流Ｉ16を流す定電流源
７との接続中点には、抵抗Ｒ1 及び増幅器８を介して、
信号源ＶINより映像信号Ｓ１が入力される。トランジス
タＱ１９及びＱ２０は、定電流Ｉ16を流す定電流源９に
接続されている。
【００１２】これにより抵抗Ｒ2 を介して電源ＶCCに共
通に接続されたトランジスタＱ２０及びＱ２２のコレク
タに発生する出力電圧Ｖ1 は、映像信号Ｓ１により抵抗
Ｒ1に流れる電流をΔＩ16とすると、次式
通に接続されたトランジスタＱ２０及びＱ２２のコレク
タに発生する出力電圧Ｖ1 は、映像信号Ｓ１により抵抗
Ｒ1に流れる電流をΔＩ16とすると、次式
【数１０】 となる。このときの全体の利得ＧT1は、次式、
【数１１】 となる。また交流成分のみの利得ＧAC1 は、（11）式よ
り、次式、
り、次式、
【数１２】 となる。従つて図８に示すように、利得ＧAC1 は、（１
２）式でＫ＝１、Ｌ＝０のとき最大Ｒ2 ／Ｒ1 となる。
またホワイトバランスをとる際、Ｋ＝１のままＬを調節
して（すなわち１に近接させて）ドライブ調節すると、
利得ＧAC1 は、Ｒ2 ／Ｒ1 から低下する。
２）式でＫ＝１、Ｌ＝０のとき最大Ｒ2 ／Ｒ1 となる。
またホワイトバランスをとる際、Ｋ＝１のままＬを調節
して（すなわち１に近接させて）ドライブ調節すると、
利得ＧAC1 は、Ｒ2 ／Ｒ1 から低下する。
【００１３】
【発明が解決しようとする課題】ところが、上述の利得
調節増幅回路１では、Ｋ＝０及びＬ＝０、Ｋ＝０及びＬ
＝１、Ｋ＝１及びＬ＝０、Ｋ＝１及びＬ＝１の４モード
において、電流が０になつたトランジスタ同士で掛け算
する等の組み合わせが発生する。このため利得ＧAC1 の
直線性は、この４モードを中心として低下して、利得Ｇ
AC1 の特性は実際上、図８に示す直線状とならず、波打
つ曲線状となる。従つて製造段階でホワイトバランスを
とつても、表示面の全体の輝度を調節するためＫの値が
変更されると、ホワイトバランスがくずれるという問題
があつた。
調節増幅回路１では、Ｋ＝０及びＬ＝０、Ｋ＝０及びＬ
＝１、Ｋ＝１及びＬ＝０、Ｋ＝１及びＬ＝１の４モード
において、電流が０になつたトランジスタ同士で掛け算
する等の組み合わせが発生する。このため利得ＧAC1 の
直線性は、この４モードを中心として低下して、利得Ｇ
AC1 の特性は実際上、図８に示す直線状とならず、波打
つ曲線状となる。従つて製造段階でホワイトバランスを
とつても、表示面の全体の輝度を調節するためＫの値が
変更されると、ホワイトバランスがくずれるという問題
があつた。
【００１４】すなわち利得ＧAC1 の特性は、トランジス
タＱ２２の電流を制御するトランジスタＱ１０の出力の
特性で決まる。トランジスタＱ１０の出力の特性は、ト
ランジスタＱ１０の電流Ｉ11の特性と、トランジスタＱ
５及びＱ１１の電流Ｉ8 及びＩ12の特性とに影響され
る。Ｋ＝０、Ｌ＝０のとき、電流Ｉ8 及びＩ12は、
（５）式及び（８）式より、それぞれ０となり、トラン
ジスタＱ５及びＱ１１の電流の直線性は最も低下する。
一方、Ｋ＝１やＬ＝１のときトランジスタＱ５及びＱ１
１の電流は飽和して、トランジスタの電流の直線性は低
下する。このため例えばトランジスタＱ５及びＱ１１の
掛け算の出力の直線性は低下する。
タＱ２２の電流を制御するトランジスタＱ１０の出力の
特性で決まる。トランジスタＱ１０の出力の特性は、ト
ランジスタＱ１０の電流Ｉ11の特性と、トランジスタＱ
５及びＱ１１の電流Ｉ8 及びＩ12の特性とに影響され
る。Ｋ＝０、Ｌ＝０のとき、電流Ｉ8 及びＩ12は、
（５）式及び（８）式より、それぞれ０となり、トラン
ジスタＱ５及びＱ１１の電流の直線性は最も低下する。
一方、Ｋ＝１やＬ＝１のときトランジスタＱ５及びＱ１
１の電流は飽和して、トランジスタの電流の直線性は低
下する。このため例えばトランジスタＱ５及びＱ１１の
掛け算の出力の直線性は低下する。
【００１５】またトランジスタＱ１１の電流Ｉ12を折り
返すカレントミラーのトランジスタＱ１５及びＱ１６
は、電流Ｉ12の値が０に近接するに従つて正しい値で折
り返すことが困難になる。さらにＫ＝０及び１のとき、
トランジスタＱ１０の電流Ｉ11は、飽和及び０となり、
その直線性は低下する。このようにして上述の４モード
において、利得ＧAC1 の直線性は最も低下する。
返すカレントミラーのトランジスタＱ１５及びＱ１６
は、電流Ｉ12の値が０に近接するに従つて正しい値で折
り返すことが困難になる。さらにＫ＝０及び１のとき、
トランジスタＱ１０の電流Ｉ11は、飽和及び０となり、
その直線性は低下する。このようにして上述の４モード
において、利得ＧAC1 の直線性は最も低下する。
【００１６】本発明は以上の点を考慮してなされたもの
で、出力信号の利得の分流比に対する直線性を向上させ
得る差動増幅回路を提案しようとするものである。
で、出力信号の利得の分流比に対する直線性を向上させ
得る差動増幅回路を提案しようとするものである。
【００１７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１及び第２のトランジスタ（Ｑ
３１及びＱ３２）でなり、第１のプリアンプ（１０Ｃ）
で第１の分流比（１−Ｋ2 ）を第１のトランジスタ（Ｑ
３１）に設定すると共に、第２の分流比（Ｋ2）を第２
のトランジスタ（Ｑ３２）に設定する第１の差動対（Ｑ
３１及びＱ３２）と、第３及び第４のトランジスタ（Ｑ
３４及びＱ３５）でなり、第１のプリアンプ（１０Ｃ）
で第１の分流比（１−Ｋ2 ）を第３のトランジスタ（Ｑ
３４）に設定すると共に、第２の分流比（Ｋ2 ）を第４
のトランジスタ（Ｑ３５）に設定する第２の差動対（Ｑ
３４及びＱ３５）と、第５及び第６のトランジスタ（Ｑ
３７及びＱ３８）でなり、第２のプリアンプ（１０Ｂ）
で第３の分流比（１−Ｋ1）を第５のトランジスタ（Ｑ
３７）に設定すると共に、第４の分流比（Ｋ1 ）を第６
のトランジスタ（Ｑ３８）に設定して、第２のトランジ
スタ（Ｑ３２）で駆動する第３の差動対（Ｑ３７及びＱ
３８）と、第７及び第８のトランジスタ（Ｑ３９及びＱ
４０）でなり、第２のプリアンプ（１０Ｂ）で第３の分
流比（１−Ｋ1 ）を第７のトランジスタ（Ｑ３９）に設
定すると共に、第４の分流比（Ｋ1 ）を第８のトランジ
スタ（Ｑ４０）に設定して、第４のトランジスタ（Ｑ３
５）で駆動する第４の差動対（Ｑ３９及びＱ４０）とを
設け、入力信号Ｓ１が第２の差動対（Ｑ３４及びＱ３
５）の共通エミツタ側に与えられ、出力信号Ｓ２を第
１、第５及び第８のトランジスタ（Ｑ３１、Ｑ３７及び
Ｑ４０）の共通コレクタ又は第３、第６及び第７のトラ
ンジスタ（Ｑ３４、Ｑ３８及びＱ３９）の共通コレクタ
より出力する。
め本発明においては、第１及び第２のトランジスタ（Ｑ
３１及びＱ３２）でなり、第１のプリアンプ（１０Ｃ）
で第１の分流比（１−Ｋ2 ）を第１のトランジスタ（Ｑ
３１）に設定すると共に、第２の分流比（Ｋ2）を第２
のトランジスタ（Ｑ３２）に設定する第１の差動対（Ｑ
３１及びＱ３２）と、第３及び第４のトランジスタ（Ｑ
３４及びＱ３５）でなり、第１のプリアンプ（１０Ｃ）
で第１の分流比（１−Ｋ2 ）を第３のトランジスタ（Ｑ
３４）に設定すると共に、第２の分流比（Ｋ2 ）を第４
のトランジスタ（Ｑ３５）に設定する第２の差動対（Ｑ
３４及びＱ３５）と、第５及び第６のトランジスタ（Ｑ
３７及びＱ３８）でなり、第２のプリアンプ（１０Ｂ）
で第３の分流比（１−Ｋ1）を第５のトランジスタ（Ｑ
３７）に設定すると共に、第４の分流比（Ｋ1 ）を第６
のトランジスタ（Ｑ３８）に設定して、第２のトランジ
スタ（Ｑ３２）で駆動する第３の差動対（Ｑ３７及びＱ
３８）と、第７及び第８のトランジスタ（Ｑ３９及びＱ
４０）でなり、第２のプリアンプ（１０Ｂ）で第３の分
流比（１−Ｋ1 ）を第７のトランジスタ（Ｑ３９）に設
定すると共に、第４の分流比（Ｋ1 ）を第８のトランジ
スタ（Ｑ４０）に設定して、第４のトランジスタ（Ｑ３
５）で駆動する第４の差動対（Ｑ３９及びＱ４０）とを
設け、入力信号Ｓ１が第２の差動対（Ｑ３４及びＱ３
５）の共通エミツタ側に与えられ、出力信号Ｓ２を第
１、第５及び第８のトランジスタ（Ｑ３１、Ｑ３７及び
Ｑ４０）の共通コレクタ又は第３、第６及び第７のトラ
ンジスタ（Ｑ３４、Ｑ３８及びＱ３９）の共通コレクタ
より出力する。
【００１８】
【作用】第１の差動対（Ｑ３１及びＱ３２）と、入力信
号（Ｓ１）を入力する第２の差動対（Ｑ３４及びＱ３
５）とに設定する第１及び第２の分流比（１−Ｋ2 及び
Ｋ2 ）、又は第２のトランジスタ（Ｑ３２）で駆動する
第３の差動対（Ｑ３７及びＱ３８）と、第４のトランジ
スタ（Ｑ３５）で駆動する第４の差動対（Ｑ３９及びＱ
４０）とに設定する第３及び第４の分流比（１−Ｋ1 及
びＫ1 ）を零以外に設定することにより、電流が零とな
るトランジスタ同士の掛算が発生せず、出力信号（Ｓ
２）の利得（ＧAC2 ）の第４及び第２分流比（Ｋ1 及び
Ｋ2 ）に対する直線性を従来に比して少なくとも半分向
上させ得る。
号（Ｓ１）を入力する第２の差動対（Ｑ３４及びＱ３
５）とに設定する第１及び第２の分流比（１−Ｋ2 及び
Ｋ2 ）、又は第２のトランジスタ（Ｑ３２）で駆動する
第３の差動対（Ｑ３７及びＱ３８）と、第４のトランジ
スタ（Ｑ３５）で駆動する第４の差動対（Ｑ３９及びＱ
４０）とに設定する第３及び第４の分流比（１−Ｋ1 及
びＫ1 ）を零以外に設定することにより、電流が零とな
るトランジスタ同士の掛算が発生せず、出力信号（Ｓ
２）の利得（ＧAC2 ）の第４及び第２分流比（Ｋ1 及び
Ｋ2 ）に対する直線性を従来に比して少なくとも半分向
上させ得る。
【００１９】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００２０】図１において、１０は全体として陰極線管
を使用したコンピユータ用表示装置に与える映像信号の
大きさを調節する利得調節増幅回路を示し、３原色の映
像信号のそれぞれに使用されて、３原色の映像信号の大
きさを相対的及び全体的に調節する。利得調節増幅回路
１０は、３原色の映像信号のうち１つの映像信号Ｓ１を
利得可変増幅段１０Ａに入力し、メイン調節段１０Ｂで
設定した分流比Ｋ1 と、サブ調節段１０Ｃで設定した分
流比Ｋ2 との積に応じて利得を最大値から逓減して増幅
した映像信号Ｓ２を出力する。
を使用したコンピユータ用表示装置に与える映像信号の
大きさを調節する利得調節増幅回路を示し、３原色の映
像信号のそれぞれに使用されて、３原色の映像信号の大
きさを相対的及び全体的に調節する。利得調節増幅回路
１０は、３原色の映像信号のうち１つの映像信号Ｓ１を
利得可変増幅段１０Ａに入力し、メイン調節段１０Ｂで
設定した分流比Ｋ1 と、サブ調節段１０Ｃで設定した分
流比Ｋ2 との積に応じて利得を最大値から逓減して増幅
した映像信号Ｓ２を出力する。
【００２１】メイン調節段１０Ｂは、差動対のトランジ
スタＱ２７及びＱ２８のそれぞれのエミツタをレンジ拡
大用抵抗Ｒ８を介して接続している。トランジスタＱ２
８のエミツタと抵抗Ｒ８との接続中点は、電流Ｉ17を流
す定電流源１１に接続されている。トランジスタＱ２７
に流れる電流Ｉ18は、次式、
スタＱ２７及びＱ２８のそれぞれのエミツタをレンジ拡
大用抵抗Ｒ８を介して接続している。トランジスタＱ２
８のエミツタと抵抗Ｒ８との接続中点は、電流Ｉ17を流
す定電流源１１に接続されている。トランジスタＱ２７
に流れる電流Ｉ18は、次式、
【数１３】 となる。トランジスタＱ２８に流れる電流Ｉ19は、次
式、
式、
【数１４】 となる。トランジスタＱ２７のベースは増幅器１２を介
してメイン制御電圧ＶCONT1 に接続されている。トラン
ジスタＱ２８のベースはバイアス電源ＶZ8に接続されて
いる。これにより図２に示すように、メイン制御電圧Ｖ
CONT1 が例えば０〔Ｖ〕から５〔Ｖ〕に増加するに従つ
て、分流比Ｋ1 は０から１に直線的に増加する。
してメイン制御電圧ＶCONT1 に接続されている。トラン
ジスタＱ２８のベースはバイアス電源ＶZ8に接続されて
いる。これにより図２に示すように、メイン制御電圧Ｖ
CONT1 が例えば０〔Ｖ〕から５〔Ｖ〕に増加するに従つ
て、分流比Ｋ1 は０から１に直線的に増加する。
【００２２】サブ調節段１０Ｃは、差動対のトランジス
タＱ２９及びＱ３０のそれぞれのエミツタをレンジ拡大
用抵抗Ｒ９を介して接続している。トランジスタＱ３０
のエミツタと抵抗Ｒ９との接続中点は、電流Ｉ20を流す
定電流源１３に接続されている。トランジスタＱ２９に
流れる電流Ｉ21は、次式、
タＱ２９及びＱ３０のそれぞれのエミツタをレンジ拡大
用抵抗Ｒ９を介して接続している。トランジスタＱ３０
のエミツタと抵抗Ｒ９との接続中点は、電流Ｉ20を流す
定電流源１３に接続されている。トランジスタＱ２９に
流れる電流Ｉ21は、次式、
【数１５】 となる。トランジスタＱ３０に流れる電流Ｉ22は、次
式、
式、
【数１６】 となる。トランジスタＱ２９のベースは増幅器１４を介
してサブ制御電圧ＶCONT2 に接続されている。トランジ
スタＱ３０のベースはバイアス電源ＶZ9に接続されてい
る。これにより図３に示すように、サブ制御電圧Ｖ
CONT2 が例えば０〔Ｖ〕から５〔Ｖ〕に増加するに従つ
て、分流比Ｋ1 は零とならないαから１に直線的に増加
する。
してサブ制御電圧ＶCONT2 に接続されている。トランジ
スタＱ３０のベースはバイアス電源ＶZ9に接続されてい
る。これにより図３に示すように、サブ制御電圧Ｖ
CONT2 が例えば０〔Ｖ〕から５〔Ｖ〕に増加するに従つ
て、分流比Ｋ1 は零とならないαから１に直線的に増加
する。
【００２３】利得可変増幅段１０Ａは、サブ調節段１０
Ｃの差動出力を差動対のトランジスタＱ３１及びＱ３２
のベースに与える。トランジスタＱ３１及びＱ３２は、
エミツタが負荷用トランジスタＱ３３を介して定電流源
１５に共通に接続されて定電流Ｉ23で駆動される。これ
によりトランジスタＱ３１に流れる電流Ｉ24は、次式、
Ｃの差動出力を差動対のトランジスタＱ３１及びＱ３２
のベースに与える。トランジスタＱ３１及びＱ３２は、
エミツタが負荷用トランジスタＱ３３を介して定電流源
１５に共通に接続されて定電流Ｉ23で駆動される。これ
によりトランジスタＱ３１に流れる電流Ｉ24は、次式、
【数１７】 となる。トランジスタＱ３２に流れる電流Ｉ25は、次
式、
式、
【数１８】 となる。
【００２４】また利得可変増幅段１０Ａは、サブ調節段
１０Ｃの差動出力を差動対のトランジスタＱ３４及びＱ
３５のベースに与える。トランジスタＱ３４及びＱ３５
は、エミツタが負荷用トランジスタＱ３６を介して定電
流源１６に共通に接続されて定電流Ｉ23で駆動される。
トランジスタＱ３６と定電流源１６との接続中点には、
抵抗ＲINを介して信号源ＶINより映像信号Ｓ１が入力さ
れる。
１０Ｃの差動出力を差動対のトランジスタＱ３４及びＱ
３５のベースに与える。トランジスタＱ３４及びＱ３５
は、エミツタが負荷用トランジスタＱ３６を介して定電
流源１６に共通に接続されて定電流Ｉ23で駆動される。
トランジスタＱ３６と定電流源１６との接続中点には、
抵抗ＲINを介して信号源ＶINより映像信号Ｓ１が入力さ
れる。
【００２５】これによりトランジスタＱ３４に流れる電
流Ｉ26は、映像信号Ｓ１により抵抗ＲINに流れる電流を
ΔＩ23とすると、次式、
流Ｉ26は、映像信号Ｓ１により抵抗ＲINに流れる電流を
ΔＩ23とすると、次式、
【数１９】 となる。トランジスタＱ３５に流れる電流Ｉ27は、次
式、
式、
【数２０】 となる。
【００２６】さらに利得可変増幅段１０Ａは、メイン調
節段１０Ｂの差動出力を差動対のトランジスタＱ３７及
びＱ３８のベースに与える。トランジスタＱ３７及びＱ
３８のエミツタは共通にトランジスタＱ３２のコレクタ
に接続されている。これによりトランジスタＱ３７に流
れる電流Ｉ28は、次式、
節段１０Ｂの差動出力を差動対のトランジスタＱ３７及
びＱ３８のベースに与える。トランジスタＱ３７及びＱ
３８のエミツタは共通にトランジスタＱ３２のコレクタ
に接続されている。これによりトランジスタＱ３７に流
れる電流Ｉ28は、次式、
【数２１】 となる。トランジスタＱ３８に流れる電流Ｉ29は、次
式、
式、
【数２２】 となる。
【００２７】また利得可変増幅段１０Ａは、メイン調節
段１０Ｂの差動出力を差動対のトランジスタＱ３９及び
Ｑ４０のベースに与える。トランジスタＱ３９及びＱ４
０のエミツタは共通にトランジスタＱ３５のコレクタに
接続されている。これによりトランジスタＱ３９に流れ
る電流Ｉ30は、次式、
段１０Ｂの差動出力を差動対のトランジスタＱ３９及び
Ｑ４０のベースに与える。トランジスタＱ３９及びＱ４
０のエミツタは共通にトランジスタＱ３５のコレクタに
接続されている。これによりトランジスタＱ３９に流れ
る電流Ｉ30は、次式、
【数２３】 となる。トランジスタＱ４０に流れる電流Ｉ31は、次
式、
式、
【数２４】 となる。
【００２８】トランジスタＱ３１、Ｑ３７及びＱ４０
は、コレクタが共通に接続され抵抗ＲL1を介して電源Ｖ
CCに接続されている。これによりこのコレクタに発生す
る出力電圧Ｖ2 は、次式、
は、コレクタが共通に接続され抵抗ＲL1を介して電源Ｖ
CCに接続されている。これによりこのコレクタに発生す
る出力電圧Ｖ2 は、次式、
【数２５】 となる。このときの全体の利得ＧT2は、次式、
【数２６】 となる。また交流成分のみの利得ＧAC2 は、（26）式よ
り、次式、
り、次式、
【数２７】 となる。
【００２９】因みに、抵抗ＲL1は抵抗ＲINの約５倍に設
定されている。トランジスタＱ３３及びＱ３６のベース
はバイアス電源ＶZ10 に接続されている。トランジスタ
Ｑ３４、Ｑ３８及びＱ３９は、コレクタが共通に接続さ
れ抵抗ＲL2を介して電源ＶCCに接続されている。
定されている。トランジスタＱ３３及びＱ３６のベース
はバイアス電源ＶZ10 に接続されている。トランジスタ
Ｑ３４、Ｑ３８及びＱ３９は、コレクタが共通に接続さ
れ抵抗ＲL2を介して電源ＶCCに接続されている。
【００３０】以上の構成において、図２及び図３に示す
特性を得る際、例えば定電流源１１及び１３の電流Ｉ17
及びＩ20はそれぞれ２Ｉ23に等しく設定され、増幅器１
２及び１４は、図４に示すように構成されているものと
して考える。
特性を得る際、例えば定電流源１１及び１３の電流Ｉ17
及びＩ20はそれぞれ２Ｉ23に等しく設定され、増幅器１
２及び１４は、図４に示すように構成されているものと
して考える。
【００３１】すなわちメイン制御電圧ＶCONT1 （ここで
は０〔Ｖ〕〜５〔Ｖ〕）は、ユーザによつて任意の値に
調節されて、増幅器１２Ａを介してアツテネータＲ10に
入力される。アツテネータＲ10の出力は、メイン制御電
圧ＶCONT1 を５〔Ｖ〕としたときの出力が２Ｒ8 Ｉ23と
なるタツプ位置から取り出されている。アツテネータＲ
10の出力はバイアス電源ＶZ8の負極側に与えられ、バイ
アス電源ＶZ8の正極側からトランジスタＱ２７のベース
に与えられる。これによりメイン制御電圧ＶCONT1 を０
〔Ｖ〕から５〔Ｖ〕に増加して、トランジスタＱ２７の
入力電圧をＶZ8からＶZ8＋２Ｒ8 Ｉ23に増加すると、図
５に示すように、分流比Ｋ1 は０から１まで直線的に増
加する。
は０〔Ｖ〕〜５〔Ｖ〕）は、ユーザによつて任意の値に
調節されて、増幅器１２Ａを介してアツテネータＲ10に
入力される。アツテネータＲ10の出力は、メイン制御電
圧ＶCONT1 を５〔Ｖ〕としたときの出力が２Ｒ8 Ｉ23と
なるタツプ位置から取り出されている。アツテネータＲ
10の出力はバイアス電源ＶZ8の負極側に与えられ、バイ
アス電源ＶZ8の正極側からトランジスタＱ２７のベース
に与えられる。これによりメイン制御電圧ＶCONT1 を０
〔Ｖ〕から５〔Ｖ〕に増加して、トランジスタＱ２７の
入力電圧をＶZ8からＶZ8＋２Ｒ8 Ｉ23に増加すると、図
５に示すように、分流比Ｋ1 は０から１まで直線的に増
加する。
【００３２】図４に示すように、サブ制御電圧ＶCONT2
（ここでは０〔Ｖ〕〜５〔Ｖ〕）は、製造工程において
ホワイトバランスをとるため任意の値に調節されて、増
幅器１４Ａを介してアツテネータＲ11に入力される。ア
ツテネータＲ11の出力は、サブ制御電圧ＶCONT2 を５
〔Ｖ〕としたときの出力が２Ｒ9 Ｉ23となるタツプ位置
から取り出されている。アツテネータＲ11の出力はバイ
アス電源ＶZ8の負極側に与えられ、バイアス電源ＶZ8の
正極側からトランジスタＱ２９のベースに与えられる。
抵抗Ｒ9 は抵抗Ｒ8 に比して例えば数倍に設定され、バ
イアス電源ＶZ9は、次式、
（ここでは０〔Ｖ〕〜５〔Ｖ〕）は、製造工程において
ホワイトバランスをとるため任意の値に調節されて、増
幅器１４Ａを介してアツテネータＲ11に入力される。ア
ツテネータＲ11の出力は、サブ制御電圧ＶCONT2 を５
〔Ｖ〕としたときの出力が２Ｒ9 Ｉ23となるタツプ位置
から取り出されている。アツテネータＲ11の出力はバイ
アス電源ＶZ8の負極側に与えられ、バイアス電源ＶZ8の
正極側からトランジスタＱ２９のベースに与えられる。
抵抗Ｒ9 は抵抗Ｒ8 に比して例えば数倍に設定され、バ
イアス電源ＶZ9は、次式、
【数２８】 に示すようにバイアス電源ＶZ8に比して小さく設定され
る。
る。
【００３３】これによりサブ制御電圧ＶCONT2 を０
〔Ｖ〕から５〔Ｖ〕に増加して、トランジスタＱ２９の
入力電圧をＶZ8からＶZ9＋２Ｒ9 Ｉ23に増加すると、図
５に示すように、分流比Ｋ2 はαから１まで直線的に増
加する。このときのαは、次式、
〔Ｖ〕から５〔Ｖ〕に増加して、トランジスタＱ２９の
入力電圧をＶZ8からＶZ9＋２Ｒ9 Ｉ23に増加すると、図
５に示すように、分流比Ｋ2 はαから１まで直線的に増
加する。このときのαは、次式、
【数２９】 により求められる。
【００３４】分流比Ｋ1 及びＫ2 が図５に示す特性を有
することにより、図６に示すように、分流比Ｋ2 がＫ2
＝１に設定されると、利得可変増幅段１０Ａの利得Ｇ
AC2 は、分流比Ｋ1 が０から１まで増加するに従つて、
０からＲL1／ＲINまで増加する。一方、分流比Ｋ2 がＫ
2 ＝αに設定されると、利得ＧAC2 は、分流比Ｋ1 が０
から１まで増加するに従つて、０から（ＲL1／ＲIN）α
まで増加する。分流比Ｋ2 がα＜Ｋ2 ＜１に設定される
と、利得ＧAC2 は、Ｋ2 に応じた傾きを有する直線とな
る。
することにより、図６に示すように、分流比Ｋ2 がＫ2
＝１に設定されると、利得可変増幅段１０Ａの利得Ｇ
AC2 は、分流比Ｋ1 が０から１まで増加するに従つて、
０からＲL1／ＲINまで増加する。一方、分流比Ｋ2 がＫ
2 ＝αに設定されると、利得ＧAC2 は、分流比Ｋ1 が０
から１まで増加するに従つて、０から（ＲL1／ＲIN）α
まで増加する。分流比Ｋ2 がα＜Ｋ2 ＜１に設定される
と、利得ＧAC2 は、Ｋ2 に応じた傾きを有する直線とな
る。
【００３５】抵抗Ｒ9 が抵抗Ｒ8 に比して大きく設定さ
れて、分流比Ｋ2 の最小値αは零にならず、トランジス
タＱ３２及びＱ３５のそれぞれの電流Ｉ25及びＩ27は零
にならない。これにより、電流が零となるトランジスタ
同士で掛け算する組み合わせは発生しないことになる。
従つて利得ＧAC2 の直線性は従来に比して少なくとも半
分向上することになる。また分流比の積を折り返すカレ
ントミラーが無いことにより、利得ＧAC2 の直線性は一
段と向上する。
れて、分流比Ｋ2 の最小値αは零にならず、トランジス
タＱ３２及びＱ３５のそれぞれの電流Ｉ25及びＩ27は零
にならない。これにより、電流が零となるトランジスタ
同士で掛け算する組み合わせは発生しないことになる。
従つて利得ＧAC2 の直線性は従来に比して少なくとも半
分向上することになる。また分流比の積を折り返すカレ
ントミラーが無いことにより、利得ＧAC2 の直線性は一
段と向上する。
【００３６】以上の構成によれば、差動対Ｑ３１及びＱ
３２と、映像信号Ｓ１を入力する差動対Ｑ３４及びＱ３
５とに設定する分流比（１−Ｋ2 ）及びＫ2 、又はトラ
ンジスタＱ３２で駆動する差動対Ｑ３７及びＱ３８と、
トランジスタＱ３５で駆動する差動対Ｑ３９及びＱ４０
とに設定する分流比（１−Ｋ1 ）及びＫ1 のうち、分流
比（１−Ｋ2 ）及びＫ2 を零以外に設定することによ
り、電流が零となるトランジスタ同士の掛算が発生せ
ず、映像信号Ｓ２の利得ＧAC2 の分流比Ｋ1 及びＫ2 に
対する直線性を従来に比して少なくとも半分向上させる
ことができる。
３２と、映像信号Ｓ１を入力する差動対Ｑ３４及びＱ３
５とに設定する分流比（１−Ｋ2 ）及びＫ2 、又はトラ
ンジスタＱ３２で駆動する差動対Ｑ３７及びＱ３８と、
トランジスタＱ３５で駆動する差動対Ｑ３９及びＱ４０
とに設定する分流比（１−Ｋ1 ）及びＫ1 のうち、分流
比（１−Ｋ2 ）及びＫ2 を零以外に設定することによ
り、電流が零となるトランジスタ同士の掛算が発生せ
ず、映像信号Ｓ２の利得ＧAC2 の分流比Ｋ1 及びＫ2 に
対する直線性を従来に比して少なくとも半分向上させる
ことができる。
【００３７】また利得ＧAC2 をメイン調節段１０Ｂ及び
サブ調節段１０Ｃでそれぞれ独立して制御できることに
より、特に広帯域増幅回路のように消費電力が大きい集
積回路には最適である。
サブ調節段１０Ｃでそれぞれ独立して制御できることに
より、特に広帯域増幅回路のように消費電力が大きい集
積回路には最適である。
【００３８】さらに利得可変増幅段１０Ａの素子数が従
来に比して約半分で済むことにより、全体を一段と小さ
く構成することができる。
来に比して約半分で済むことにより、全体を一段と小さ
く構成することができる。
【００３９】なお上述の実施例においては、利得ＧAC2
がＫ1 Ｋ2 に比例する交流成分をトランジスタＱ３１、
Ｑ３７及びＱ４０のそれぞれの出力の合計から得て、こ
の利得ＧAC2 を調節する場合について述べたが、本発明
はこれに限らず、利得が１−Ｋ1 Ｋ2 に比例する交流成
分をトランジスタＱ３４、Ｑ３８及びＱ３９のそれぞれ
の出力の合計から得て、この交流成分の利得を調節する
場合にも適用できる。この場合にも上述と同様の効果を
得ることができる。
がＫ1 Ｋ2 に比例する交流成分をトランジスタＱ３１、
Ｑ３７及びＱ４０のそれぞれの出力の合計から得て、こ
の利得ＧAC2 を調節する場合について述べたが、本発明
はこれに限らず、利得が１−Ｋ1 Ｋ2 に比例する交流成
分をトランジスタＱ３４、Ｑ３８及びＱ３９のそれぞれ
の出力の合計から得て、この交流成分の利得を調節する
場合にも適用できる。この場合にも上述と同様の効果を
得ることができる。
【００４０】また上述の実施例においては、電流が零と
なるトランジスタ同士で掛け算する組み合わせを発生さ
せないため、分流比Ｋ2 の最低値αを零とならないよう
に設定する場合について述べたが、本発明はこれに限ら
ず、電流が零となるトランジスタ同士で掛け算する組み
合わせを発生させないため、分流比Ｋ1 の最低値を零と
ならないように設定する場合にも適用できる。
なるトランジスタ同士で掛け算する組み合わせを発生さ
せないため、分流比Ｋ2 の最低値αを零とならないよう
に設定する場合について述べたが、本発明はこれに限ら
ず、電流が零となるトランジスタ同士で掛け算する組み
合わせを発生させないため、分流比Ｋ1 の最低値を零と
ならないように設定する場合にも適用できる。
【００４１】さらに上述の実施例においては、利得可変
増幅段１０Ａの分流比をメイン調節段１０Ｂとサブ調節
段１０Ｃとによつて設定する場合について述べたが、本
発明はこれに限らず、利得可変増幅段１０Ａの分流比を
設定する２つの回路のうち一方の回路が分流比の最低値
を零とならないように設定するものであれば任意の構成
のものを使用して良い。
増幅段１０Ａの分流比をメイン調節段１０Ｂとサブ調節
段１０Ｃとによつて設定する場合について述べたが、本
発明はこれに限らず、利得可変増幅段１０Ａの分流比を
設定する２つの回路のうち一方の回路が分流比の最低値
を零とならないように設定するものであれば任意の構成
のものを使用して良い。
【００４２】さらに上述の実施例においては、陰極線管
を使用したコンピユータ用表示装置に与える映像信号の
利得を調節する場合について述べたが、本発明はこれに
限らず、陰極線管以外の表示装置、例えば液晶表示装置
やプラズマ表示装置に与える映像信号の利得を調節する
場合にも適用できる。
を使用したコンピユータ用表示装置に与える映像信号の
利得を調節する場合について述べたが、本発明はこれに
限らず、陰極線管以外の表示装置、例えば液晶表示装置
やプラズマ表示装置に与える映像信号の利得を調節する
場合にも適用できる。
【００４３】
【発明の効果】上述のように本発明によれば、第１の差
動対と、入力信号を入力する第２の差動対とに設定する
第１及び第２の分流比、又は第２のトランジスタで駆動
する第３の差動対と、第４のトランジスタで駆動する第
４の差動対とに設定する第３及び第４の分流比を零以外
に設定することにより、電流が零となるトランジスタ同
士の掛算が発生せず、出力信号の利得の第４及び第２分
流比に対する直線性を従来に比して少なくとも半分向上
させ得る差動増幅回路を実現できる。
動対と、入力信号を入力する第２の差動対とに設定する
第１及び第２の分流比、又は第２のトランジスタで駆動
する第３の差動対と、第４のトランジスタで駆動する第
４の差動対とに設定する第３及び第４の分流比を零以外
に設定することにより、電流が零となるトランジスタ同
士の掛算が発生せず、出力信号の利得の第４及び第２分
流比に対する直線性を従来に比して少なくとも半分向上
させ得る差動増幅回路を実現できる。
【図１】本発明による差動増幅回路の一実施例による利
得調節増幅回路を示す接続図である。
得調節増幅回路を示す接続図である。
【図２】メイン調節段の分流比の特性を示す直線図であ
る。
る。
【図３】サブ調節段の分流比の特性を示す直線図であ
る。
る。
【図４】メイン制御電圧用増幅器と、サブ制御電圧用増
幅器の詳細な構成を示す接続図である。
幅器の詳細な構成を示す接続図である。
【図５】分流比の設定方法の説明に供する直線図であ
る。
る。
【図６】積算した分流比による利得制御特性を示す直線
図である。
図である。
【図７】従来の利得調節増幅回路の説明に供する接続図
である。
である。
【図８】従来の利得制御特性の説明に供する直線図であ
る。
る。
１、１０……利得調節増幅回路、１Ａ、１０Ａ……利得
可変増幅段、１Ｂ、１０Ｂ……メイン調節段、１Ｃ、１
０Ｃ……サブ調節段、２〜７、９、１１、１３、１５、
１６……定電流源、８、１２、１２Ａ、１４、１４Ａ…
…増幅器。
可変増幅段、１Ｂ、１０Ｂ……メイン調節段、１Ｃ、１
０Ｃ……サブ調節段、２〜７、９、１１、１３、１５、
１６……定電流源、８、１２、１２Ａ、１４、１４Ａ…
…増幅器。
Claims (2)
- 【請求項１】第１及び第２のトランジスタでなり、第１
のプリアンプで第１の分流比を当該第１のトランジスタ
に設定すると共に、第２の分流比を当該第２のトランジ
スタに設定する第１の差動対と、 第３及び第４のトランジスタでなり、上記第１のプリア
ンプで上記第１の分流比を当該第３のトランジスタに設
定すると共に、上記第２の分流比を当該第４のトランジ
スタに設定する第２の差動対と、 第５及び第６のトランジスタでなり、第２のプリアンプ
で第３の分流比を当該第５のトランジスタに設定すると
共に、第４の分流比を当該第６のトランジスタに設定し
て、上記第２のトランジスタで駆動する第３の差動対
と、 第７及び第８のトランジスタでなり、上記第２のプリア
ンプで上記第３の分流比を当該第７のトランジスタに設
定すると共に、上記第４の分流比を当該第８のトランジ
スタに設定して、上記第４のトランジスタで駆動する第
４の差動対とを具え、入力信号が上記第２の差動対の共
通エミツタ側に与えられて、出力信号を上記第１、第５
及び第８のトランジスタの共通コレクタ、又は上記第
３、第６及び第７のトランジスタの共通コレクタより出
力することを特徴とする差動増幅回路。 - 【請求項２】上記第１及び第２の分流比、又は上記第３
及び第４の分流比はそれぞれ零とならないように設定さ
れることを特徴とする請求項１に記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22107794A JP3318697B2 (ja) | 1994-08-23 | 1994-08-23 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22107794A JP3318697B2 (ja) | 1994-08-23 | 1994-08-23 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865065A true JPH0865065A (ja) | 1996-03-08 |
| JP3318697B2 JP3318697B2 (ja) | 2002-08-26 |
Family
ID=16761131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22107794A Expired - Fee Related JP3318697B2 (ja) | 1994-08-23 | 1994-08-23 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318697B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258888A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | 増幅回路 |
-
1994
- 1994-08-23 JP JP22107794A patent/JP3318697B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258888A (ja) * | 2006-03-22 | 2007-10-04 | Toshiba Corp | 増幅回路 |
| JP4719044B2 (ja) * | 2006-03-22 | 2011-07-06 | 株式会社東芝 | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3318697B2 (ja) | 2002-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0229169A (ja) | 広帯域ａｂ級ｃｒｔ陰極ドライブ回路 | |
| US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
| EP0086958B1 (en) | A gamma correction circuit | |
| JPH0865065A (ja) | 差動増幅回路 | |
| US5113146A (en) | Amplifier arrangement | |
| JPH027552B2 (ja) | ||
| JP2000022988A (ja) | ガンマ補正回路 | |
| JP3363001B2 (ja) | 差動増幅回路及び画像処理装置 | |
| US4027272A (en) | Amplifier | |
| US5374898A (en) | Complementary gain control circuit | |
| KR100244668B1 (ko) | 컬러 텔레비젼 장치에서의 색차신호 매트릭스 및 버퍼회로 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP3235745B2 (ja) | 利得制御型増幅回路及び原色信号増幅装置 | |
| JPH0478044B2 (ja) | ||
| JP3068903B2 (ja) | ゲイン制御回路 | |
| JP3674242B2 (ja) | 極性反転装置及び液晶表示駆動装置 | |
| JPH06253175A (ja) | リニアリティ制御回路 | |
| JPS6175677A (ja) | 信号処理回路 | |
| JPH04227109A (ja) | 可変利得増幅回路 | |
| JPH03124170A (ja) | 画質調整回路 | |
| JPH0514078A (ja) | 電圧制御増幅器 | |
| KR930011742A (ko) | 텔레비젼의 자동 화이트 발란스 보상회로 | |
| JPH05243870A (ja) | 差動増幅器 | |
| JPS63178609A (ja) | 出力回路 | |
| JPH0614338A (ja) | Ｃｒｔ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |