JPH0863136A - 画像データ転送制御装置 - Google Patents

Abstract

(57)【要約】 【構成】 ユーザにより水平ブランキング転送を行う外
部機器のスルーレートが設定されると、ＣＰＵ２が上記
スルーレートと転送する総画像データ量に基づいて、水
平ブランク幅をブランク幅設定レジスタ３に設定すると
ともに、１回の水平ブランキング期間で転送する画像デ
ータ量を１ブランク内転送数設定レジスタ４に設定す
る。そして、水平ブランキング信号発生回路６が上記設
定されたブランク幅に水平ブランキング期間を可変制御
し、制御データ発生回路１０が、この水平ブランキング
期間に上記設定されたデータ量の画像データが挿入され
転送されるようなメモリの制御データを出力する。 【効果】 水平ブランキング転送を可能として外部機器
からの転送要求の応答性を良くすることができる。ま
た、時間軸調整のためのバッファメモリを軽減或いは削
減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばプリンタ装置や
ストレージデバイス等の外部機器からの画像データの転
送要求に応じた画像データの転送制御を行う画像データ
転送制御装置に関する。特には、ＤＲＡＭ（Dynamic Ｒ
ＡＭ）等の汎用メモリを用い、一度に異なる外部機器に
別々に画像データを転送する場合、他方の外部機器への
画像データの転送はブランキング期間に行う。この際、
転送する画像データ量、及び、上記他方の外部機器のス
ルーレートに基づいて水平ブランキング期間を可変制御
し、この可変制御した水平ブランキング期間に上記画像
データを分割し挿入して転送するような水平ブランキン
グ転送制御を行うことにより、転送要求に対する応答性
の向上，外部機器からの転送要求を記憶するためのバッ
ファメモリの削減等を図った画像データ転送制御装置に
関する。

【０００２】

【従来の技術】従来、中央演算回路（ＣＰＵ）を介さず
に、直接メインメモリと外部機器との間でデータのやり
取りを行うダイレクト・メモリ・アクセス・コントロー
ラ（ＤＭＡＣ）が知られている。このＤＭＡＣは、デュ
アルポートメモリやトライポートメモリ等のビデオＲＡ
Ｍを有するものと、汎用ＤＲＡＭ（ダイナミックＲＡ
Ｍ）で構成されたフレームメモリを有するものとの２つ
に大別することができる。

【０００３】上記ビデオＲＡＭは、高価ではあるが、複
数のポートを有しているため、ランダムリードライトが
可能となっている。このため、上記ビデオＲＡＭを有す
るＤＭＡＣは、例えば該ビデオＲＡＭに書き込まれた画
像データをモニタ装置に供給している最中に、プリンタ
装置から画像データの転送要求があった場合、上記モニ
タ装置の表示画像に影響を与えることなく、また、応答
性よく、上記プリンタ装置に画像データを転送すること
ができる。

【０００４】一方、上記汎用ＤＲＡＭは、安価ではある
が、上記ビデオＲＡＭのようにランダムリードライトを
行うことができない。このため、上記汎用ＤＲＡＭを有
するＤＭＡＣは、例えば該汎用ＤＲＡＭに書き込まれた
画像データをモニタ装置に供給している最中に、プリン
タ装置から画像データの転送要求があった場合、この転
送要求に応えて垂直ブランキング期間に画像データを挿
入し、該プリンタ装置に供給するようなブランキング転
送制御を行う。これにより、安価な汎用ＤＲＡＭを用い
ているにも関わらず、上記ランダムリードライトと同様
の動作を行うことができる。

【０００５】

【発明が解決しようとする課題】しかし、上記ビデオＲ
ＡＭを用いたＤＭＡＣは、上記ランダムリードライトが
可能なことはよいが、上述のようにビデオＲＡＭ自体が
高価である。このため、今日のプリンタ装置のように、
大容量化の進んだ外部機器に対応するためには、必然的
に高価なビデオＲＡＭを多数設ける必要がある。従っ
て、コスト的な問題が大きく、上記ビデオＲＡＭは利用
し難い。

【０００６】一方、汎用ＤＲＡＭを用いたＤＭＡＣは、
汎用ＤＭＡＣ自体が安価であるため、コスト的には問題
はなく、また、上記垂直ブランキング期間を利用したブ
ランキング転送制御により、ランダムリードライトと同
様の動作を行うことができる。

【０００７】しかし、上記垂直ブランキング期間は、我
が国の標準テレビジョン方式であるＮＴＳＣ方式では１
６．７ｍｓｅｃ周期で形成され、また、ヨーロッパ諸国
等の標準テレビジョン方式であるＰＡＬ方式では２０ｍ
ｓｅｃ周期で形成される。このため、上記プリンタ装置
等の外部機器からの転送要求の周期が、上記垂直ブラン
キング期間の周期よりも短い場合、上記転送要求を記憶
するためのバッファメモリを必要とする。

【０００８】例えば、今日のプリンタ装置には高速化が
望まれていることから、転送要求の周期が短いものが多
く、上記垂直ブランキング期間を用いたブランキング転
送制御を行っていては、プリンタ装置へのデータ転送が
間に合わない。また、上記転送要求を記憶するための相
当量のバッファメモリを必要とし、コスト高となる。ま
た、外部機器の処理速度が上がるとハードウェアの再設
計が必要となる。

【０００９】なお、上記垂直ブランキング期間の代わり
に、例えば１０μｓｅｃ周期で形成される水平ブランキ
ング期間を用いて高速な転送要求に対応することも考え
られるが、該水平ブランキング期間は上記垂直ブランキ
ング期間に対して期間が短いため、転送できる画像デー
タ量が少なくなり、利用し難い問題がある。

【００１０】本発明は上述の問題点に鑑みてなされたも
のであり、安価な汎用ＤＲＡＭを用いブランキング転送
制御を行うにも関わらず、転送要求の周期が短い外部機
器に対してもバッファメモリを用いずに対応することが
できるうえ、外部機器の処理速度が上がってもハードウ
ェアの再設計をすることなくこれに対応することができ
るような画像データ転送制御装置の提供を目的とする。

【００１１】

【課題を解決するための手段】本発明に係る画像データ
転送制御装置は、汎用メモリに書き込まれた画像データ
を読み出して、一方の外部機器に対しては有効画像期間
に画像データを転送し、他方の外部機器に対してブラン
キング期間で画像データの転送を行うようなブランキン
グ転送を行う画像データ転送制御装置であり、上記ブラ
ンキング転送を行う外部機器のスルーレートを設定する
スルーレート設定手段を有する。

【００１２】また、上記スルーレート設定手段により選
定されたスルーレート、及び、ブランキング転送を行う
画像データの総データ量に基づいて、水平ブランキング
期間を可変制御する水平ブランキング期間可変手段を有
する。

【００１３】また、上記スルーレート設定手段により選
定されたスルーレート、及び、上記水平ブランキング期
間可変手段により可変された水平ブランキング期間に基
づいて、１回の水平ブランキング期間に転送する画像デ
ータのデータ量を算出する転送データ量算出手段と、上
記水平ブランキング期間可変手段により可変制御された
水平ブランキング期間に、上記転送データ量算出手段に
より算出されたデータ量の画像データが転送されるよう
に、上記汎用メモリを読み出し制御する読み出し制御手
段とを有する。

【００１４】

【作用】本発明に係る画像データ転送制御装置は、汎用
メモリに書き込まれた画像データを読み出して、一方の
外部機器に対しては有効画像期間に画像データを転送
し、他方の外部機器に対してブランキング期間で画像デ
ータの転送を行うようなブランキング転送を行う画像デ
ータ転送制御装置であり、水平ブランキング期間を用い
たブランキング転送を行うようになっている。

【００１５】すなわち、このブランキング転送を行う場
合、該ブランキング転送を行う外部機器のスルーレート
をスルーレート設定手段を用いて設定する。

【００１６】水平ブランキング期間可変手段は、上記ス
ルーレートが設定されると、この設定されたスルーレー
トと、ブランキング転送を行う画像データの総データ量
に基づいて、水平ブランキング期間を可変制御する。ま
た、転送データ量算出手段は、上記選定されたスルーレ
ートと、上記水平ブランキング期間可変手段により可変
された水平ブランキング期間に基づいて、１回の水平ブ
ランキング期間に転送する画像データのデータ量を算出
する。

【００１７】そして、読み出し制御手段が、上記水平ブ
ランキング期間可変手段により可変制御された水平ブラ
ンキング期間に、上記転送データ量算出手段により算出
されたデータ量の画像データが転送されるように、上記
汎用メモリを読み出し制御する。

【００１８】ここで、テレビジョン受像機の表示画像
は、いわゆるオーバースキャンの関係上、有効画像期間
の全ての画像が表示されるわけではないため、この表示
画像の上下及び左右には表示されない画像が存在するこ
ととなる。このため、当該画像データ転送制御装置で
は、最大、上記表示画像に影響を与えない程度に有効画
像期間まで水平ブランキング期間を拡げ、ここに画像デ
ータを挿入して転送するようにしている。

【００１９】なお、上記外部機器のスルーレートに応じ
たブランク幅となるように水平ブランキング期間を可変
制御してもよい。この場合、転送データ量が多くなると
きは、上記表示画像を多少浸食する虞れがあるが、１回
の水平ブランキング転送で転送できるデータ量を多くす
ることができるため、高速に転送要求を出力する外部機
器に対応可能とすることができる。

【００２０】上記水平ブランキング期間は、垂直ブラン
キング期間よりも短い期間ではあるが、このように転送
するデータ量と外部機器のスルーレートに基づいて該水
平ブランキング期間を可変制御することにより、ブラン
キング転送する画像データのデータ量を増やすことがで
き、水平ブランキング期間を用いて充分画像データの転
送を行うことができる。

【００２１】また、ＮＴＳＣ方式の場合、垂直ブランキ
ング期間が１６．７ｍｓｅｃ周期で形成されるのに対
し、水平ブランキング期間は１０μｓｅｃ周期で形成さ
れるため、この水平ブランキング転送により外部機器の
転送要求に対する応答性を良くすることができる。この
ため、転送要求の周期が短い外部機器に対しても対応可
能とすることができる。

【００２２】また、このような水平ブランキング転送
は、ソフトウェアのプログラムにより簡単に調整するこ
とができる。このため、将来的に外部機器の処理速度が
向上しても、ハードウェアを変更することなく、上記プ
ログラムの変更により簡単に対応することができる。

【００２３】

【実施例】以下、本発明に係る画像データ転送制御装置
の好ましい実施例について図面を参照しながら詳細に説
明する。

【００２４】本発明に係る実施例の画像データ転送制御
装置は、フレームメモリに書き込まれた画像データを一
方の外部機器に供給している最中に、他方の外部機器か
ら画像データの転送要求があった場合、この他方の外部
機器に対しては水平ブランキング期間を利用して画像デ
ータの転送を行うように、上記フレームメモリを水平ブ
ランキング転送制御するものであり、その構成は、図１
に示すようになっている。

【００２５】上記図１において、本実施例の画像データ
転送制御装置１は、例えばユーザによりマニュアル設定
された水平ブランキング転送を行う外部機器のスルーレ
ート及び水平ブランキング転送を行う画像データの総デ
ータ量に基づいて、水平ブランキング期間のブランク
幅，１回の水平ブランキング期間で転送する画像データ
量，水平ブランキング転送を行う画像データの総データ
量を設定する中央演算回路（ＣＰＵ）２を有している。

【００２６】また、上記画像データ転送制御装置１は、
上記ＣＰＵ２により上記ブランク幅が設定されるブラン
ク幅設定レジスタ３と、上記ＣＰＵ２により上記１回の
水平ブランキング期間で転送する画像データ量が設定さ
れる１ブランク内転送数設定レジスタ４と、上記ＣＰＵ
２により水平ブランキング転送を行う画像データの総デ
ータ量が設定されるＤＭＡバイトカウント設定レジスタ
５とを有している。

【００２７】また、上記画像データ転送制御装置１は、
上記ブランク幅設定レジスタ３に設定されたブランク幅
に水平ブランキング期間を可変して出力する水平ブラン
キング信号発生回路６と、上記水平ブランキング信号発
生回路６により可変された水平ブランキング期間の前半
に所定回数のフレームメモリのリフレッシュを行うリフ
レッシュコントローラ７と、１回の水平ブランキング期
間に転送した画像データのデータ量をカウントする１ブ
ランク内ＤＭＡバイトカウンタ８とを有している。

【００２８】また、上記画像データ転送制御装置１は、
上記ＤＭＡバイトカウント設定レジスタ５により設定さ
れた転送する画像データの総データ量となるまで、上記
１回の水平ブランキング期間で転送されるデータ量をカ
ウントするＤＭＡ総転送数カウンタ９と、上記水平ブラ
ンキング信号発生回路６により可変制御された水平ブラ
ンキング期間内に、上記１ブランク内転送数設定レジス
タ４に設定されたデータ量の画像データが挿入されて転
送されるようにフレームメモリを読み出し制御するため
の制御データを出力する制御データ発生回路１０とを有
している。

【００２９】このような構成を有する本実施例の画像デ
ータ転送制御装置１は、図２に示すような静止画記録再
生システムに、ダイレクト・メモリ・コントローラ（Ｄ
ＭＡＣ）１として適用することができる。

【００３０】この図２に示す静止画記録再生システム
は、フレームメモリ２６と、該フレームメモリ２６への
画像データの書き込み及び読み出しを制御する本実施例
に係る画像データ転送制御装置であるＤＭＡＣ１と、当
該静止画記録再生システム全体の動作を制御するＣＰＵ
２と、拡大処理，縮小処理等の画像処理を指定するキー
や上記水平ブランキング転送を行う外部機器のスルーレ
ートを設定するためのキー等が設けられている操作部２
８とを有している。

【００３１】また、上記静止画記録再生システムは、上
記フレームメモリ２６から読み出された画像データに上
記画像処理を施す画像処理回路２７と、例えばネガフィ
ルム，写真等から画像の取り込みを行うスキャナ部２０
と、カメラ装置やビデオテープレコーダ装置等からの画
像データの取り込みを行うビデオ入力部２１と、取り込
まれた画像を表示するモニタ装置２３と、取り込まれた
画像をプリントするプリンタ部２４と、取り込まれた画
像を光ディスク４１に記録し再生するストレージ部２５
とを有している。

【００３２】上記フレームメモリ２６及び画像処理回路
２７からなる画像処理ブロック２２は、図３に示すよう
に上記ＤＭＡＣ１からの書き込み制御データ及び読み出
し制御データに基づいて、上記フレームメモリ２６の各
記憶領域毎に、後に説明する整数部と小数部で形成され
た書き込みアドレス及び読み出しアドレスを形成し、該
整数部の書き込みアドレス及び読み出しアドレスを上記
フレームメモリ２６に供給するアドレス発生回路４３
と、上記アドレス発生回路４３から供給される上記小数
部の書き込みアドレス，読み出しアドレス、及び、上記
フレームメモリ２６から読み出された画像データに基づ
いて、上記画像処理の演算を行う演算回路４４とを有し
ている。

【００３３】また、上記画像処理ブロック２２は、上記
演算回路４４により画像処理された画像データに、色調
変換の処理を施すカラー調整回路４５と、複数の外部デ
バイスから供給される画像データを選択して上記演算回
路４４に供給する第１のバスセレクタ４６と、上記カラ
ー調整回路４５からの画像データを供給する外部デハイ
スを選択して出力する第２のバスセレクタ４７とを有し
ている。

【００３４】上記フレームメモリ２６は、赤色（Ｒ）の
画像データが読み書きされるＲ用フレームメモリ，緑色
（Ｇ）の画像データが読み書きされるＧ用フレームメモ
リ及び青色（Ｂ）の画像データが読み書きされるＢ用フ
レームメモリで構成されている。

【００３５】すなわち、上記各色用フレームメモリは、
論理的には、例えば縦×横×深さが１０２４画素×１０
２４画素×４ビットで計４Ｍビットの記憶領域を有する
４つのＤＲＡＭ（Dynamic ＲＡＭ）を、それぞれ正方形
状を形成するように並べるとともに、この正方形状に並
べられた４つのＤＲＡＭを深さ方向に２段積層すること
により、計８つのＤＲＡＭから２０４８×２０４８×８
ビットの記憶領域を有するようにそれぞれ構成されてい
る。

【００３６】そして、上記フレームメモリ２６は、論理
的には、上記２０４８×２０４８×８ビットの記憶領域
を有する各色用のフレームメモリを、それぞれ深さ方向
に例えばＲＧＢの順で積層して構成されている。従っ
て、上記フレームメモリ２６は、２０４８×２０４８×
２４ビットの記憶領域を有することとなる。

【００３７】次に、このような構成を有する静止画記録
再生システムの動作とともに、本実施例に係る画像デー
タ転送制御装置である上記ＤＭＡＣ１の動作説明をす
る。

【００３８】まず、所望の画像データを上記ストレージ
部２５の光ディスク４１に記録する場合、ユーザは、上
記操作部２８を操作して画像データの取り込み先（スキ
ャナ部２０或いはビデオ入力部２１）を指定するととも
に、取り込んだ画像データの出力先を上記ストレージ部
２５に設定する。

【００３９】これにより、上記ＣＰＵ２が、スキャナ部
２０或いはビデオ入力部２１を動作状態に制御するとと
もに、上記ストレージ部２５に画像データが出力される
ように画像処理ブロック２２及びインターフェースブロ
ック２９を制御する。

【００４０】上記スキャナ部２０は、反射原稿，透過原
稿の両方の画像が読み取り可能となっている。具体的に
は、例えば上記反射原稿として、例えばＥサイズの写
真，Ｌサイズの写真，Ａ６サイズの写真の読み取りが可
能となっており、また、上記透過原稿として、例えば３
５ｍｍ，ブローニサイズのネガフィルムの読み取りが可
能となっている。なお、上記反射原稿として、上記３５
ｍｍ，ブローニサイズのネガフィルムをそのままのサイ
ズでプリントした原稿の読み取りも可能となっている。

【００４１】上記スキャナ部２０は、上記フィルム，写
真等が原稿読み取り台に装着されると、この原稿をＣＣ
Ｄラインセンサ２０ａにより読み取る。上記ＣＣＤライ
ンセンサ２０ａは、上記読み取った画像に対応する静止
画像信号を形成し、これをＡ／Ｄ変換器２０ｂに供給す
る。上記Ａ／Ｄ変換器２０ｂは、上記ＣＣＤラインセン
サ２０ａから供給される静止画像信号をデジタル化する
ことにより画像データを形成し、これを補正系２０ｃに
供給する。上記補正系２０ｃは、例えば上記３５ｍｍフ
ィルムから画像の読み取りを行った場合、この画像デー
タを縦×横のサイズが１２００画素×１７００画素のサ
イズの画像データに補正して出力する。また、読み取り
原稿がブローニサイズのフィルム，Ｅサイズの写真，Ｌ
サイズの写真，Ａ６サイズの写真の場合、それぞれ１２
９８画素×９７５〜１８７５画素，１０５０×１４５０
画素，１１２０画素×１５７５画素，１３２５画素×１
８２５画素のサイズの画像データに補正して出力する。

【００４２】上記ビデオ入力部２１は、例えばビデオテ
ープレコーダ装置等からのコンポジットビデオ信号，Ｙ
（輝度）／Ｃ（クロマ）セパレートのフォーマットで供
給されるビデオ信号，ＲＧＢのフォーマットで供給され
るビデオ信号の３つのフォーマットのビデオ信号の入力
が可能となっており、これらのビデオ信号は、それぞれ
入力端子２１ａ〜２１ｃを介してビデオ処理系２１ｄに
供給される。

【００４３】上記ビデオ処理系２１ｄは、上記各フォー
マットのビデオ信号の画素を正方格子の画素とするとと
もに、画像サイズを４８０画素×６４０画素とし、これ
をＡ／Ｄ変換器２１ｅに供給する。上記Ａ／Ｄ変換器２
１ｅは、上記ビデオ信号をデジタル化することにより上
記各フォーマットのビデオ信号に対応した画像データを
形成して出力する。

【００４４】上記スキャナ部２０或いはビデオ入力部２
１により形成された画像データは、それぞれ画像処理ブ
ロック２２に供給される。

【００４５】上記画像処理ブロック２２は、後に説明す
る拡大処理，縮小処理，回転処理，ディゾルブ処理等の
画像処理が指定されている場合は、上記画像データにこ
のような画像処理を施し、この画像データに上記画像処
理に関する画像処理情報を付加して出力する。この画像
データ（及び画像処理情報）は、Ｄ／Ａ変換器３０に供
給されるとともに、インターフェースブロック２９を介
してストレージ部２５のインターフェース回路３１に供
給される。

【００４６】上記Ｄ／Ａ変換器３０は、上記画像データ
をアナログ化することにより画像信号を形成し、これを
モニタ装置２３に供給する。これにより、モニタ装置２
３に、上記フィルムや写真等から取り込んだ画像データ
に応じた静止画像が表示される。

【００４７】一方、ユーザは、上記モニタ装置２３に表
示される静止画像を見て、所望の静止画像を選択し、こ
の選択した画像が表示されたときに、上記操作部２８を
操作して現在表示中の画像データの出力を指定するとと
もに、ストレージ部２５の操作部３７を操作してその静
止画像の記録を指定する。

【００４８】これにより、上記ＣＰＵ２は、上記拡大処
理或いは縮小処理等の画像処理に対応する画像加工情報
（画像処理情報）等とともに、上記画像データが出力さ
れるように上記ＤＭＡＣ１を介してフレームメモリ２６
を読み出し制御する。このフレームメモリ２６から読み
出された上記画像データは、インターフェースブロック
２９を介してストレージ部２５のインターフェース回路
３１に供給される。

【００４９】また、上記ストレージ部２５のシステムコ
ントローラ３５は、上記フレームメモリ２６から読み出
された画像データを取り込むように、上記インターフェ
ース回路３１を制御する。

【００５０】上記インターフェース回路３１を介して取
り込まれる画像データには、上述のように該画像データ
の他に、上記画像処理ブロック２２で施された画像処理
に関する画像処理情報等が付加されている。このため、
上記インターフェース回路３１は、上記画像データ及び
画像処理情報を分離し、該画像データをバッファ回路３
２に供給するとともに、上記画像処理情報等をストレー
ジ部２５のシステムコントローラ３５に供給する。

【００５１】上記バッファ回路３２は、上記画像データ
を所定の利得で増幅し、これをラスタ−ブロック変換回
路３３及び非圧縮回路３６に供給する。上記非圧縮回路
３６は、上記画像データに圧縮処理を施すことなく、こ
の画像データを高解像度用の画像データとしてそのまま
セレクタ３９に供給する。また、上記ラスタ−ブロック
変換回路３３は、上記画像データに基づいて、圧縮処理
の１単位である所定画素数からなる圧縮ブロックを形成
し、これを圧縮伸長回路３４に供給する。上記圧縮伸長
回路３４は、上記圧縮ブロック毎に、例えばそれぞれ解
像度の異なる２種類の圧縮処理を施すことにより、中間
解像度の画像データ及び低解像度の画像データを形成
し、これらをセレクタ３８に供給する。

【００５２】上記セレクタ３８は、システムコントロー
ラ３５により切り換え制御されるようになっており、該
セレクタ３８を介した上記高解像度，中間解像度及び低
解像度の各画像データは、それぞれいわゆるＥＦＭ回路
（８−１４変調回路）３９に供給され記録に適したフォ
ーマットに変換されディスク記録再生部４０に供給され
る。

【００５３】上記ディスク記録再生部４０は、上記各解
像度の画像データに、該各画像データに関する情報（画
像処理情報，プリンタ制御情報等）を付加し、これを光
ディスク４１に記録する。

【００５４】具体的には、上記光ディスク４１は、例え
ば直径６４ｍｍの光磁気ディスクとなっており、上記デ
ィスク記録再生部４０は、上記低解像度の画像データを
内周側に記録し、高解像度の画像データを外周側に記録
し、中間解像度の画像データを上記内周側と上記外周側
との中間領域に分けて光磁気記録する。

【００５５】この光ディスク４１には、例えば２００枚
分の画像データが記録可能となっている。そして、上記
２００枚分の画像データは、５０枚分の画像データを１
つのアルバムとして、計４つのアルバムに分割されて管
理されるようになっている。従って、ユーザは、この画
像データの記録を行う場合、操作部３７を用いてその画
像データを記録するアルバムを選択する。これにより、
上記システムコントローラ３５は、上記ユーザにより選
択されたアルバムに供給された画像データを取り込み順
に記録するように上記ディスク記録再生部４０を制御す
る。なお、この際、上記低解像度の画像データは、アル
バムに記録されている静止画像を１画面に複数表示する
ためのインデックス用として記録され、上記中間解像度
の画像データは、アルバムに記録されている所望の１つ
の静止画像を表示するための表示用として記録され、上
記高解像度の画像データは、プリント用としてそれぞれ
記録されるようになっている。

【００５６】次に、このように光ディスク４１に記録さ
れた画像データを再生して上記モニタ装置２３に表示す
る場合における当該静止画記録再生システムの動作説明
をする。

【００５７】この場合、ユーザは、まず、上記４つのア
ルバムの中から所望の静止画像が記録されているアルバ
ムを指定する。これにより、上記システムコントローラ
３５は、上記指定されたアルバムの低解像度用の画像デ
ータを再生するように上記ディスク記録再生部４０を読
み出し制御する。

【００５８】上述のように、１つのアルバムは５０枚分
の画像データで構成されており、この５０枚の静止画像
を一度に表示画面に表示してもよいが、必然的に一枚分
の表示領域が狭くなり、ユーザによる所望の静止画像の
選択が困難となる虞れがある。このため、上記システム
コントローラ３５は、一度の指定で２５枚分の低解像度
用の画像データを読み出すように上記ディスク記録再生
部４０を読み出し制御する。これにより、上記ディスク
記録再生部４０は、まず、上記２５枚分の低解像度用の
画像データを上記光ディスク４１の内周側から読み出
し、これをＥＦＭ回路３９及びセレクタ３８を介して圧
縮伸長回路３４に供給する。

【００５９】上記圧縮伸長回路３４は、上記画像データ
に低解像度用の伸長処理を施し、これをラスタ−ブロッ
ク変換回路３３，バッファ回路３２及びインターフェー
ス回路３１を介して上記インターフェースブロック２９
に供給する。

【００６０】上記ＣＰＵ２は、上記インターフェースブ
ロック２９に上記低解像度用の画像データが供給される
と、これを画像処理ブロック２７を介してＤ／Ａ変換器
３０に供給する。上記Ｄ／Ａ変換器３０は、上記低解像
度用の画像データをアナログ化することにより、低解像
度用の静止画像信号を形成し、これをモニタ装置２３に
供給する。これにより、上記モニタ装置２３の表示画面
に２５枚分の静止画像がインデックスとして表示され
る。

【００６１】また、ユーザは、残る２５枚の静止画像を
表示したい場合、上記操作部３７を操作して該残る２５
枚の静止画像の表示を指定する。これにより、システム
コントローラ３５は、上記残る２５枚の低解像度用の画
像データを再生するようにディスク記録再生装置４０を
制御する。これにより、上記残る２５枚の低解像度用の
画像データは、上述の経路でデータ処理されモニタ装置
２３に供給され、該残る２５枚の静止画像が上記モニタ
装置２３に表示される。

【００６２】次にユーザは、上記インデックス用として
２５枚ずつ表示された静止画像の中から所望の静止画像
を選択するように上記操作部３７を操作する。上記シス
テムコントローラ３５は、上記選択された静止画像に対
応する中間解像度の画像データを読み出すように上記デ
ィスク記録再生部４０を読み出し制御する。これによ
り、上記ディスク記録再生部４０は、光ディスク４１の
中間領域に記録されている表示用の中間解像度を有する
画像データを読み出しこれをＥＦＭ回路３９及びセレク
タ３８を介して圧縮伸長回路３４に供給する。

【００６３】上記圧縮伸長回路３４は、上記画像データ
に、中間解像度用の伸長処理を施し、これをラスタ−ブ
ロック変換回路３３，バッファ回路３２及びインターフ
ェース回路３１を介して上記インターフェースブロック
２９に供給する。

【００６４】上記ＣＰＵ２は、上記インターフェースブ
ロック２９に上記中間解像度用の画像データが供給され
ると、これを画像処理ブロック２２を介してＤ／Ａ変換
器３０に供給する。上記Ｄ／Ａ変換器３０は、上記中間
解像度用の画像データをアナログ化することにより、中
間解像度用の静止画像信号を形成し、これをモニタ装置
２３に供給する。これにより、上記モニタ装置２３の表
示画面に、ユーザにより選択された静止画像が表示され
る。

【００６５】次に、上記スキャナ部２０或いはビデオ入
力部２１を介して取り込んだ静止画像、或いは、上記光
ディスク４１に記録した静止画像をプリントする場合に
おける当該静止画記録再生システムの動作説明をする。

【００６６】まず、上記スキャナ部２０或いはビデオ入
力部２１を介して取り込んだ静止画像をプリントする場
合、ユーザは、操作部２８を操作して上述と同様にして
該スキャナ部２０或いはビデオ入力部２１を介して画像
データの取り込みを行うとともに、該取り込んだ画像デ
ータの出力先としてプリンタ部２４を指定する。

【００６７】上記ＣＰＵ２は、上記フレームメモリ２６
に、上記スキャナ部２０，ビデオ入力部２１或いはスト
レージ部２５を介してプリントする画像の画像データの
取り込みが行われると、該取り込んだ画像データを読み
出すようにＤＭＡＣ１を介してフレームメモリ２６を読
み出し制御する。上記フレームメモリ２６から読み出さ
れた画像データは、上記Ｄ／Ａ変換器３０を介してモニ
タ装置２３に供給される。

【００６８】ユーザは、上記モニタ装置２３に表示され
る画像を認識することにより、プリントを行う画像の確
認を行うと、上記操作部２８を操作してプリントの開始
を指定する。

【００６９】上記ＣＰＵ２は、上記プリントが指定され
ると、上記フレームメモリ２６に記憶されている画像デ
ータの中から、上記プリンタ部２４の画像データサイズ
に対応する画像データが読み出されるように、上記ＤＭ
ＡＣ１を介して該フレームメモリ２６を読み出し制御す
る。上記フレームメモリ２６から読み出された画像デー
タは、プリンタ部２４のデータ変換回路２４ａに供給さ
れる。

【００７０】上記データ変換回路２４ａは、上記フレー
ムメモリ２６から読み出された画像データにプリントに
適したデータ変換処理を施す。すなわち、上記画像デー
タが、Ｒ，Ｇ，Ｂ或いはＹ，Ｃｒ，Ｃｂのかたちで供給
されると、これをＹ（イエロー），Ｍ（マゼンタ），Ｃ
（シアン）のかたちに色座標変換することによりプリン
ト用の画像データを形成し、これをサーマルヘッド２４
ｂに供給する。

【００７１】上記サーマルヘッド２４ｂは、上記画像デ
ータに応じた静止画像を、例えばＡ６サイズのプリント
用紙２４ｃに、約３００ＤＰＩでプリントする。これに
より、上記スキャナ部２０，ビデオ入力部２１或いはス
トレージ部２５から取り込んだ画像データに応じた静止
画像をプリントすることができる。

【００７２】次に、上記光ディスク４１に記録した静止
画像をプリントする場合、ユーザは、画像データの出力
先として上記プリンタ部２４を指定するとともに、光デ
ィスク４１に記録されているインデックス用の静止画像
を上述の操作でモニタ装置２３に表示する。そして、こ
のインデックス用の静止画像の中から所望の静止画像を
選択し、上記操作部２８を操作してその静止画像のプリ
ントを指定する。

【００７３】これにより、ＣＰＵ２は、現在モニタ装置
に表示されている静止画像のプリント用の画像データの
読み出しを指定するプリント制御データを形成して出力
する。このプリント制御データは、画像処理ブロック２
２及びインターフェースブロック２９を介してストレー
ジ部２５のインターフェース回路３１に供給され、該イ
ンターフェース回路３１を介してシステムコントローラ
３５に供給される。

【００７４】上述のように、上記光ディスク４１には、
インデックス用の低解像度の画像データ，モニタ表示用
の中間解像度の画像データ及びプリント用の高解像度の
画像データの３種類の画像データがそれぞれ記憶されて
いる。

【００７５】上記システムコントローラ３５は、上記プ
リント制御データが供給されると、そのプリント制御デ
ータで指定される上記プリント用の高解像度の画像デー
タを読み出すようにディスク記録再生部４０を制御す
る。これにより、上記モニタ装置２３に表示されている
静止画像に対応する高解像度の画像データが上記光ディ
スク４１から読み出される。この高解像度の画像データ
は、記録の際に圧縮処理が施されていないため、非圧縮
回路３６を介してバッファ回路３２に供給され、インタ
ーフェース回路３１，インターフェースブロック２９を
介して画像処理ブロック２２に供給される。

【００７６】上記ＣＰＵ２は、上記光ディスク４１から
読み出された高解像度の画像データが画像処理ブロック
２２に供給されると、これを一旦記憶するようにＤＭＡ
Ｃ１を介してフレームメモリ２６を書き込み制御する。
そして、上記フレームメモリ２６に記憶された画像デー
タを読み出し、これをプリンタ部２４のデータ変換回路
２４ａに供給する。

【００７７】上記データ変換回路２４ａは、上記フレー
ムメモリ２６から読み出された高解像度の画像データに
対して上述の色座標変換処理等を施し、これをサーマル
ヘッド２４ｂに供給する。これにより、上記プリント用
紙２４ｃに、上記光ディスク４１から読み出された画像
データに応じた静止画像がプリントされる。

【００７８】次に、上記画像処理ブロック２２におけ
る、上記スキャナ部２０，ビデオ入力部２１或いはスト
レージ部２５から取り込んだ画像データの拡大処理，縮
小処理，回転処理，ディゾルブ処理等の画像処理の動作
説明をする。

【００７９】まず、上述のように上記スキャナ部２０，
ビデオ入力部２１或いはストレージ部２５からの画像デ
ータは、図３に示す第１のバスセレクタ４６に供給され
る。

【００８０】上記ＣＰＵ２は、ユーザが操作部２８を操
作することにより画像データの取り込みを行うデバイス
（上記スキャナ部２０，ビデオ入力部２１或いはストレ
ージ部２５）を指定するとこれを検出し、該指定された
デバイスの入力を選択するように上記第１のバスセレク
タ４６を切り換え制御する。上記第１のバスセレクタ４
６を介した画像データは、演算回路４４を介してフレー
ムメモリ２６に供給される。

【００８１】上述のように、上記フレームメモリ２６
は、その内部が図４（ｂ）に示すように第１〜第４の記
憶領域ＡＲ１〜ＡＲ４に分割されている。上記ＣＰＵ２
は、例えば図４（ａ）に○で示す画素を有する画像デー
タが供給されると、これを同図（ｂ）に示すように隣接
する画素が異なる記憶領域に記憶されるようにＤＭＡＣ
１を介して上記フレームメモリ２６を書き込み制御す
る。

【００８２】なお、図４（ａ）中、００，０１，０２・
・・はその画素のアドレスを示しており、最初の数値が
横列（行）を、また、次の数値が縦列（列）をそれぞれ
示している。従って、“００”は０行，０列の画素のア
ドレスを示し、“１１”は１行，１列の画素であること
を示し、“１２”は１行，２列の画素であることを示す
こととなる。

【００８３】具体的には、上記フレームメモリ２６に供
給された画像データは、図４（ｂ）に示すように上記第
１の記憶領域ＡＲ１に上記アドレス００，０２，２０，
２２・・・の各画素の画像データが書き込まれ、上記第
２の記憶領域ＡＲ２に、アドレス０１，０３，２１，２
３・・・の各画素の画像データが書き込まれる。また、
上記第３の記憶領域ＡＲ３に上記アドレス１０，１２，
３０，３２・・・の各画素の画像データが書き込まれ、
上記第４の記憶領域ＡＲ４に上記アドレス１１，１３，
３１，３３・・・の各画素の画像データが書き込まれ
る。

【００８４】なお、後に説明するが、上記各記憶領域Ａ
Ｒ１〜ＡＲ４に書き込まれた画像データは、該各記憶領
域ＡＲ１〜ＡＲ４毎に別々に読み出されるようになって
おり、該各記憶領域ＡＲ１〜ＡＲ４の物理アドレスは図
４（ｃ）に示すようにそれぞれ独立している。このた
め、上述のように隣接する画素が異なる記憶領域となる
ように書き込み制御されても、読み出し時には各記憶領
域ＡＲ１〜ＡＲ４毎にアドレス００から順に読み出され
ることとなる。

【００８５】このように、上記フレームメモリ２６に所
望の画像データの取り込みが行われると、該画像データ
の画像処理が可能となる。

【００８６】まず、上記画像データに拡大処理及び縮小
処理を施す電子ズームを行う場合、ユーザは、上記操作
部２８に設けられているプラスキー（＋）或いはマイナ
スキー（−）をオン操作する。この電子ズームは、例え
ば上記プラスキー或いはマイナスキーがオン操作され続
ける時間に対応して徐々に倍率が上がり或いは倍率が下
がるようになっている。このため、上記ＣＰＵ２は、上
記プラスキー或いはマイナスキーがオン操作され続けた
時間を検出し、該プラスキー或いはマイナスキーがオン
操作され続けた時間に基づいて、静止画像の拡大倍率或
いは縮小倍率を算出する。

【００８７】具体的には、上記ＣＰＵ２は、例えば１．
１倍の拡大処理が指定された場合（Δ１．１）、図５
（ｄ）に示す等倍（Δ１）の読み出しアドレスを基準と
し、このΔ１の読み出しアドレスを同図（ｅ）に示すよ
うに１．１倍拡げた場合における増分値を示すアドレス
データ（デルタアドレス）を形成し、これを上記ＤＭＡ
Ｃ１を介して図３に示すアドレス発生回路４３に供給す
る。また、同じく上記ＣＰＵ２は、１．５倍の拡大処理
が指定された場合（Δ１．５）、上記等倍の読み出しア
ドレスを図５（ｆ）に示すように１．５倍拡げた場合に
おける増分値であるデルタアドレスを形成し、これを上
記ＤＭＡＣ１を介して図３に示すアドレス発生回路４３
に供給する。

【００８８】また、上記ＣＰＵ２は、０．４倍の縮小処
理が指定された場合（Δ０．４）、上記等倍の読み出し
アドレスを図５（ａ）に示すように０．４倍に縮めた場
合における減少値を示すデルタアドレスを形成し、０．
５倍の縮小処理が指定された場合（Δ０．５）、上記等
倍の読み出しアドレスを同図（ｂ）に示すように０．５
倍に縮めた場合における減少値を示すデルタアドレスを
形成し、０．７５倍の縮小処理が指定された場合（Δ
０．７５）、上記等倍の読み出しアドレスを同図（ｃ）
に示すように０．７５倍に縮めた場合における減少値を
示すデルタアドレスを形成し、これらを上記ＤＭＡＣ１
を介して図３に示すアドレス発生回路４３に供給する。

【００８９】上記デルタアドレスは、拡大処理或いは縮
小処理を行う場合の論理的なアドレスの変化を示すもの
であり、図５（ｇ）に示すような物理アドレスから読み
出した画像データを上記論理的なアドレスに基づいてデ
ータ処理して該論理的なアドレスに対応した画像データ
を形成するようになっている。

【００９０】すなわち、上記ＣＰＵ２は、拡大倍率或い
は縮小倍率に応じてデルタアドレスを形成するととも
に、静止画像の拡大処理或いは縮小処理を行う部分の読
み出し開始アドレスを示すスタートアドレスを形成し、
これを上記ＤＭＡＣ１を介して図３に示すアドレス発生
回路４３に供給する。

【００９１】上記アドレス発生回路４３の、上記記憶領
域ＡＲ１，ＡＲ２用の横方向（行）の読み出しアドレス
の形成部は、図６に示すような構成を有しており、上記
ＣＰＵ２から供給されたスタートアドレスはスタートア
ドレスレジスタ５１に、また、デルタアドレスは、デル
タアドレスレジスタ５２に一旦記憶される。

【００９２】なお、上記記憶領域ＡＲ３，ＡＲ４用の横
方向（行）の読み出しアドレス成形部も上記記憶領域Ａ
Ｒ１，ＡＲ２用の横方向の読み出しアドレスの形成部と
同じ構成を有している。また、上記記憶領域ＡＲ１，Ａ
Ｒ２用の縦方向（列）の読み出しアドレスの形成部及び
上記記憶領域ＡＲ３，ＡＲ４用の縦方向（列）の読み出
しアドレスの形成部もそれぞれ上記記憶領域ＡＲ１，Ａ
Ｒ２用の横方向の読み出しアドレスの形成部と同じ構成
を有している。

【００９３】上記スタートアドレスレジスタ５１に記憶
されたスタートアドレスは、整数加算部５３に供給され
るとともに、イニシャライズセレクタ３７に供給され
る。また、上記デルタアドレスレジスタ５２に供給され
たデルタアドレスは、加算器５４及び加算器５５に供給
される。

【００９４】ここで、拡大処理或いは縮小処理を行う際
に、図４（ａ）に×で示す注目画素Ｐ１を形成する場
合、後述する演算回路４４において、該注目画素Ｐ１に
隣接する４つの画素を用いて算出するようになってい
る。

【００９５】一方、上記注目画素Ｐ１に隣接する画素
は、それぞれ上記フレームメモリ２６の異なる記憶領域
ＡＲ１〜ＡＲ４に記憶されている。また、このように注
目画素を算出するためには、上記演算回路４４における
演算の都合上、各記憶領域ＡＲ１〜ＡＲ４毎から読み出
される各画素に、時間的な前後関係を必要とする。この
ため、アドレス発生回路４３においては、時間的に前に
相当する読み出しアドレスが所定分先に出力されるよう
に制御している。

【００９６】すなわち、上記整数加算部５３は、上記ス
タートアドレスに“１”を加算し、これをイニシャライ
ズセレクタ５６に供給する。これにより、例えば上記ス
タートアドレスとして“０”が設定されたとすると、上
記イニシャライズセレクタ３６には、図７（ａ）に示す
ように１，２，３・・・の順でアドレスが供給され、上
記イニシャライズセレクタ３７には、同図（ｂ）に示す
ように０，１，２・・・の順でアドレスが供給されるこ
ととなる。

【００９７】上記各イニシャライズセレクタ５６，５７
には、入力端子５８を介して図７（ｃ）に示すように、
上記各イニシャライズセレクタ５６，５７に新たなアド
レスが供給されるタイミングで反転する共通の選択制御
データが供給されている。

【００９８】上記イニシャライズセレクタ５６は、ハイ
レベルの選択制御データが供給されたときにのみアドレ
スをフリップフロップ５９に供給する。また、この逆
に、上記イニシャライズセレクタ５７は、ローレベルの
選択制御データが供給されたときにのみアドレスをフリ
ップフロップ６０に供給する。

【００９９】上記各フリップフロップ５９，６０は、入
力端子６１を介して供給されるクロックに基づいて上記
アドレスをラッチするようになっている。上記フリップ
フロップ５９は、図７（ｄ）に示すように選択制御デー
タ（同図（ｃ））のパルスの立ち上がりから次の立ち上
がりまでの間、上記ラッチしたアドレスを出力する。ま
た、上記フリップフロップ６０は、図７（ｅ）に示すよ
うに選択制御データのパルスの立ち下がりから次の立ち
下がりまでの間、上記ラッチしたアドレスを出力する。
これにより、上記図７（ｄ），（ｅ）に示すように時間
的に前に相当する読み出しアドレスが所定分先に出力さ
れるようにすることができる。

【０１００】上記フリップフロップ５９から出力された
アドレスは加算器５４に帰還され、上記フリップフロッ
プ６０から出力されたアドレスは加算器５５に帰還され
る。

【０１０１】上記加算器５４は、上記拡大倍率或いは縮
小倍率に応じて設定されるを増分値或いは減少値を示す
デルタアドレスに、上記フリップフロップ５９から帰還
されるアドレスを加算することにより、上記拡大倍率或
いは縮小倍率に応じた上記記憶領域ＡＲ１用の読み出し
アドレスを形成し、これをイニシャライズセレクタ５６
及びフリップフロップ５９を介して出力する。

【０１０２】同じく、上記加算器５５は、上記デルタア
ドレスに、上記フリップフロップ６０から帰還されるア
ドレスを加算することにより、上記拡大倍率或いは縮小
倍率に応じた上記記憶領域ＡＲ２用の読み出しアドレス
を形成し、これをイニシャライズセレクタ５７及びフリ
ップフロップ６０を介して出力する。

【０１０３】従って、このような動作を繰り返すこと
に、上記各フリップフロップ５９，６０からは、上記デ
ルタアドレスの加算された読み出しアドレスが次々と出
力されることとなる。この読み出しアドレスは、例えば
図８に示すように第０ビット〜第７ビットの計８ビット
が上記拡大倍率或いは縮小倍率に対応するアドレスの増
分値或いは減少値を示す小数部データ、第８ビット目が
記憶領域ＡＲ１〜ＡＲ４を選択するためのメモリセレク
トデータ、第９ビット〜第２１ビットの計１３ビットが
実在する画素のアドレスを示すメモリアドレスとなって
いる、計２２ビットのデータとして出力されるようにな
っている。

【０１０４】また、上記小数部データは、そのアドレス
に対する水平方向の増分値或いは減少値を示す水平方向
係数（ＫＨ）及びそのアドレスに対する垂直方向の増分
値或いは減少値を示す垂直方向係数（ＫＶ）で構成され
ている。

【０１０５】上記メモリアドレスは、図３に示すよう
に、上記メモリセレクトデータにより示されたフレーム
メモリ２６の記憶領域（ＡＲ１〜ＡＲ４）に供給され、
上記小数部データ（ＫＨ，ＫＶ）は演算回路４４に供給
される。

【０１０６】例えば、図４（ａ）において、上記注目画
素Ｐ１を算出するためには、アドレス００，０１，１
０，１１の画素の画像データを読み出す必要がある。こ
のアドレス００，０１，１０，１１の画素の画像データ
は、図４（ｂ）に示すように各記憶領域ＡＲ１〜ＡＲ４
のアドレス００に全て記憶されている。

【０１０７】このため、この場合は、上記アドレス発生
回路４３において、上記各記憶領域ＡＲ１〜ＡＲ４毎に
アドレス００の上記メモリアドレスが形成され、上記フ
レームメモリ２６の各記憶領域ＡＲ１〜ＡＲ４に供給さ
れることとなる。

【０１０８】同じく、図４（ａ）に×で示す注目画素Ｐ
２を算出するためには、アドレス０１，０２，１１，１
２の画素の画像データを読み出す必要がある。上記アド
レス０１の画素の画像データは、図４（ｂ）に示すよう
に記憶領域ＡＲ２のアドレス００に、上記アドレス０２
の画素の画像データは記憶領域ＡＲ１のアドレス０１
に、上記アドレス１１の画素の画像データは記憶領域Ａ
Ｒ４のアドレス００に、上記アドレス１２の画素の画像
データは記憶領域ＡＲ３のアドレス０１にそれぞれ記憶
されている。

【０１０９】このため、この場合は、上記アドレス発生
回路４３において、上記各記憶領域ＡＲ１〜ＡＲ４用の
アドレス０１，００，０１，００のメモリアドレスが形
成され、上記フレームメモリ２６の各記憶領域ＡＲ１〜
ＡＲ４に供給されることとなる。

【０１１０】同じく、図４（ａ）に×で示す注目画素Ｐ
３を算出するためには、アドレス１１，１２，２１，２
２の画素の画像データを読み出す必要がある。上記アド
レス１１の画素の画像データは、図４（ｂ）に示すよう
に記憶領域ＡＲ４のアドレス００に、上記アドレス１２
の画素の画像データは記憶領域ＡＲ３のアドレス０１
に、上記アドレス２１の画素の画像データは記憶領域Ａ
Ｒ２のアドレス１０に、上記アドレス２２の画素の画像
データは記憶領域ＡＲ１のアドレス１１にそれぞれ記憶
されている。

【０１１１】このため、この場合は、上記アドレス発生
回路４３において、上記各記憶領域ＡＲ１〜ＡＲ４用の
アドレス１１，１０，０１，００のメモリアドレスが形
成され、上記フレームメモリ２６の各記憶領域ＡＲ１〜
ＡＲ４に供給されることとなる。

【０１１２】このようにフレームメモリ２６にメモリア
ドレスが供給されると、各記憶領域ＡＲ１〜ＡＲ４の上
記メモリアドレスで指定されたアドレスから画像データ
が読み出され、上記演算回路４４に供給される。

【０１１３】上記演算回路４４は、上記フレームメモリ
２６の各記憶領域ＡＲ１〜ＡＲ４から読み出される、例
えば図９（ａ）に○で示す画素からなる静止画像の画像
データ、及び、上記拡大倍率或いは縮小倍率に応じて形
成されたアドレスの増分値或いは減少値を示す小数部デ
ータ（ＫＨ，ＫＶ）に基づいて、同図（ａ）中×で示す
各画素からなる静止画像の画像データを算出する。

【０１１４】すなわち、例えば図９（ａ）に示す、拡大
処理或いは縮小処理に係る仮想的な画素の一つである
“Ｚ”の画素の画像データを算出する場合、上記演算回
路４４は、同図（ｂ）に示すように該“Ｚ”の画素の回
りの４画素Ａ〜Ｄを検出する。そして、図９（ｂ）に示
すように、上記水平方向のアドレスの増分値或いは減少
値を示す水平方向係数（ＫＨ）に基づいて、Ａ画素とＢ
画素の補間を行いＸ１画素を検出し、該水平方向係数
（ＫＨ）に基づいて、Ｃ画素とＤ画素の補間を行いＸ２
画素を検出するとともに、垂直方向係数（ＫＶ）に基づ
いて、上記Ｘ１画素とＸ２画素の補間を行い上記“Ｚ”
の画素の画像データを算出する。

【０１１５】このような演算処理は、以下の演算式に基
づいて行われる。

【０１１６】 Ｘ１＝Ａ（１−ＫＨ）＋ＫＨＢ ＝Ａ＋ＫＨ（Ｂ−Ａ）・・・第１式 Ｘ２＝Ｃ（１−ＫＨ）＋ＫＨＤ ＝Ｃ＋ＫＨ（Ｄ−Ｃ）・・・第２式 Ｚ＝Ｘ１（１−ＫＶ）＋ＫＶＸ２ ＝Ｘ１＋ＫＶ（Ｘ２−Ｘ１）・・・第３式 従って、上記演算回路４４は、上述の演算処理を行う構
成となっており、図１０に示すように上記第１式の演算
を行う第１の演算部６５と、上記第２式の演算を行う第
２の演算部６６と、上記第３式の演算を行う第３の演算
部６７とで構成されている。

【０１１７】上記各演算部６５〜６７は、それぞれ同じ
構成を有しており、セレクタ６８，加算器６９，減算器
７０及び乗算器７１とで構成されている。

【０１１８】上記図１０において、上記フレームメモリ
２６の第１の記憶領域ＡＲ１及び第２の記憶領域ＡＲ２
からそれぞれ上記Ａ画素及びＢ画素の画像データが読み
出されたとすると、該Ａ画素及びＢ画素の画像データ
は、上記第１の演算部６５のセレクタ６８に供給され
る。上記セレクタ６８は、上記Ａ画素の画像データを加
算器６９及び減算器７０に供給する。また、上記Ｂ画素
の画像データを減算器７０に供給する。

【０１１９】上記減算器７０は、上記Ｂ画素の画像デー
タからＡ画素の画像データを減算処理し（Ｂ−Ａ）、こ
れを乗算器７１に供給する。上記乗算器７１には、入力
端子７２を介して上記水平方向係数（ＫＨ）が供給され
ている。上記乗算器７１は、上記減算器７０からの減算
データに上記水平方向係数（ＫＨ）を乗算処理し（ＫＨ
（Ｂ−Ａ））、これを加算器６９に供給する。上記加算
器６９は、上記セレクタ６８からのＡ画素の画像データ
に、上記乗算器７１からの乗算データを加算処理し（Ａ
＋ＫＨ（Ｂ−Ａ）・・・第１式）、これを上記Ｘ１画素
の画像データとして第３の演算部６７のセレクタ６８に
供給する。

【０１２０】一方、上記フレームメモリ２６の第３の記
憶領域ＡＲ３及び第４の記憶領域ＡＲ４からそれぞれ上
記Ｃ画素及びＤ画素の画像データが読み出されたとする
と、該Ｃ画素及びＤ画素の画像データは、上記第２の演
算部６６のセレクタ６８に供給される。上記セレクタ６
８は、上記Ｃ画素の画像データを加算器６９及び減算器
７０に供給する。また、上記Ｄ画素の画像データを減算
器７０に供給する。

【０１２１】上記減算器７０は、上記Ｄ画素の画像デー
タからＣ画素の画像データを減算処理し（Ｄ−Ｃ）、こ
れを乗算器７１に供給する。上記乗算器７１には、入力
端子７３を介して上記水平方向係数（ＫＨ）が供給され
ている。上記乗算器７１は、上記減算器７０からの減算
データに上記水平方向係数（ＫＨ）を乗算処理し（ＫＨ
（Ｄ−Ｃ））、これを加算器６９に供給する。上記加算
器６９は、上記セレクタ６８からのＣ画素の画像データ
に、上記乗算器７１からの乗算データを加算処理し（Ｃ
＋ＫＨ（Ｄ−Ｃ）・・・第２式）、これを上記Ｘ２画素
の画像データとして第３の演算部６７のセレクタ６８に
供給する。

【０１２２】上記第３の演算部６７のセレクタ６８は、
上記Ｘ１画素の画像データを加算器６９及び減算器７０
に供給する。また、上記Ｘ２画素の画像データを減算器
７０に供給する。

【０１２３】上記減算器７０は、上記Ｘ２画素の画像デ
ータからＸ１画素の画像データを減算処理し（Ｘ２−Ｘ
１）、これを乗算器７１に供給する。上記乗算器７１に
は、入力端子７３を介して上記垂直方向係数（ＫＶ）が
供給されている。上記乗算器７１は、上記減算器７０か
らの減算データに上記垂直方向係数（ＫＶ）を乗算処理
し（ＫＶ（Ｘ２−Ｘ１））、これを上記加算器６９に供
給する。上記加算器６９は、上記セレクタ６８からのＸ
１画素の画像データに、上記乗算器７１からの乗算デー
タを加算処理し（Ｘ１＋ＫＶ（Ｘ２−Ｘ１）・・・第２
式）、これを上記拡大処理或いは縮小処理に応じたＺ画
素の画像データとして出力端子７４を介して出力する。

【０１２４】このように演算処理されて形成された画像
データは、例えば２４ビットの画像データとしてカラー
調整回路４５に供給される。

【０１２５】上記カラー調整回路４５は、例えばマトリ
クス演算部と、ＳＲＡＭにより構成されるカラーパレッ
ト部とで構成されており、上記演算回路４４からの画像
データに色調の変換処理を施し、これを第２のバスセレ
クタ４７に供給する。

【０１２６】上記第２のバスセレクタ４７は、ユーザに
より選択されたデバイスに応じてＣＰＵ２により切り換
え制御されるようになっている。このため、例えばユー
ザにより、拡大処理或いは縮小処理された画像データの
出力先として上記モニタ装置２３が選択された場合、上
記ＣＰＵ２は、上記モニタ装置２３に画像データが供給
されるように上記第２のバスセレクタ４７を切り換え制
御する。これにより、上記モニタ装置２３に拡大処理或
いは縮小処理した静止画像を表示することができる。

【０１２７】或いは、ユーザにより、拡大処理或いは縮
小処理された画像データの出力先として上記ストレージ
部２５が選択された場合、上記ＣＰＵ２は、上記ストレ
ージ部２５に画像データが供給されるように上記第２の
バスセレクタ４７を切り換え制御する。これにより、上
記ストレージ部２５において、拡大処理或いは縮小処理
した静止画像に応じた画像データを記録することができ
る。

【０１２８】或いは、ユーザにより、拡大処理或いは縮
小処理された画像データの出力先として上記プリンタ部
２４が選択された場合、上記ＣＰＵ２は、上記プリンタ
部２４に画像データが供給されるように上記第２のバス
セレクタ４７を切り換え制御する。これにより、上記プ
リンタ部２４において、拡大処理或いは縮小処理した静
止画像をプリント用紙２４ｃにプリントすることができ
る。

【０１２９】このように、当該静止画記録再生システム
は、単一のフレームメモリ２６の記憶領域を４つの記憶
領域ＡＲ１〜ＡＲ４に分割し、隣接する画素が異なる記
憶領域に記憶されるように書き込み制御する。そして、
拡大倍率或いは縮小倍率に応じて形成しようとする画素
に隣接する４つの画素を上記各記憶領域ＡＲ１〜ＡＲ４
から読み出し、この読み出した４つの画素と、該拡大倍
率或いは縮小倍率によるアドレスの増分値或いは縮小値
とに基づいて、該拡大倍率或いは縮小倍率に応じた画素
を形成するようにしている。

【０１３０】従って、拡大処理或いは縮小処理は、上記
フレームメモリ２６から読み出した画像データに基づい
て行っているため、もとの画像はフレームメモリ２６に
保存されている。このため、もとの静止画像の表示等を
指定されたときには、即座に元の静止画像を表示するこ
とができる。

【０１３１】また、上記フレームメモリ２６の上記各記
憶領域ＡＲ１〜ＡＲ４に記憶された画像データを、該各
記憶領域ＡＲ１〜ＡＲ４から同時に読み出して画像処理
を施すようにしているため、単一のしかもＤＲＡＭとい
う安価なメモリを用いているにも関わらず、ビデオレー
トでのリアルタイム処理を可能とすることができる。

【０１３２】そして、安価なＤＲＡＭを用いることがで
きるため、当該静止画記録再生システムのローコスト化
を図ることができる。

【０１３３】なお、上記フレームメモリ２６の記憶領域
は４つに分割されていることとしたが、これは、例えば
９分割，１６分割等のように任意の数に分割するように
してもよい。この場合、上記４つに分割したときよりも
さらに高速な画像処理を可能とすることができ、また、
９点補間或いは１６点補間により補間精度を向上させる
ことができる。

【０１３４】次に、上記モニタ装置２３に表示された静
止画像を所定分回転させて表示する回転処理の説明をす
る。

【０１３５】この場合、ユーザは、上述のように操作部
２８を操作して、スキャナ部２０，ビデオ入力部２１或
いはストレージ部２５から取り込んだ静止画像を上記モ
ニタ装置２３に表示する。そして、上記操作部２８に設
けられている回転指定キーをオン操作する。上記ＣＰＵ
２は、上記回転指定キーがオン操作される回数を検出
し、該回転指定キーがオン操作される毎に表示画像を９
０度，１８０度，２７０度，３６０度の順で回転表示す
るように上記フレームメモリ２６に記憶されている画像
データを書き換え又読み出し制御する。

【０１３６】すなわち、上記画像処理ブロック１２は、
図１１に示すようにフレームメモリ２６から読み出され
た画像データを一旦記憶する第１，第２のレジスタ７
５，７６を有している。上記ＣＰＵ２は、上記回転指定
キーが一回オン操作されたことを検出すると、まず、図
１２（ａ）に示すようにフレームメモリ２６に記憶され
ている画像データを、対角線Ｔを境にして入れ換えるよ
うな書き換え制御を行う。この対角線Ｔを境にした書き
換え制御は、図１３のフローチャートに基づいて行われ
る。

【０１３７】上記図１３において、上記フレームメモリ
２６がＮ画素×Ｎ画素の記憶領域を有しているとする
と、上記ＣＰＵ２は、上記対角線Ｔを境にした書き換え
制御を行う場合、まず、ステップＳ１においてロウアド
レスカウンタに１をセットしてステップＳ２に進む。上
記ステップＳ２では、上記ＣＰＵ２が、カラムアドレス
カウンタにＮをセットしてステップＳ３に進む。上記ス
テップＳ３では、上記ＣＰＵ２が、上記セットされたロ
ウアドレス及びカラムアドレスに基づいて図１１に示す
フレームメモリ２６から画像データを読み出し、これを
第１のレジスタ７５に書き込み制御してステップＳ４に
進む。

【０１３８】上記ステップＳ４では、上記ＣＰＵ２が、
上記セットしたロウアドレスとカラムアドレスとを入れ
換えてステップＳ５に進む。上記ステップＳ５では、上
記入れ換えたロウアドレスとカラムアドレスに基づいて
図１１に示すフレームメモリ２６から画像データを読み
出し、これを第２のレジスタ７６に書き込み制御してス
テップＳ６に進む。

【０１３９】上記ステップＳ６では、上記ＣＰＵ２が、
上記第１のレジスタ７５に書き込まれた画像データを上
記フレームメモリ２６に書き込み制御してステップＳ７
に進む。上記ステップＳ７では、上記ＣＰＵ２が、上記
ロウアドレスとカラムアドレスとを再び入れ換え（元に
戻し）ステップＳ８に進む。

【０１４０】上記ステップＳ８では、上記ＣＰＵ２が、
上記第２のレジスタ７６に書き込まれた画像データを上
記フレームメモリ２６に書き込み制御してステップＳ９
に進む。上記ステップＳ９では、上記ＣＰＵ２が、上記
カラムアドレスをデクリメントしてステップＳ１０に進
む。

【０１４１】上記ステップＳ１０では、上記ＣＰＵ２
が、カラムアドレスの値がロウアドレスの値よりも大き
くなったか否かを判別し、ＹＥＳの場合は上記ステップ
Ｓ３に戻って上述のルーチンを繰り返し、ＮＯの場合
は、ステップＳ１１に進む。

【０１４２】上記ステップＳ１１では、上記ＣＰＵ２
が、ロウアドレスをインクリメントしてステップＳ１２
に進む。

【０１４３】上記ステップＳ１２では、ロウアドレスが
Ｎよりも小さいか否かを判別し、ＹＥＳの場合は上記ス
テップＳ２に戻って上述のルーチンを繰り返し、ＮＯの
場合はそのままこの対角線Ｔを境にした画像データの入
れ換えのルーチンを終了する。

【０１４４】このような入れ換え動作を行うと、図１４
に示すように上記フレームメモリ２６に記憶されている
画像データが、対角線Ｔを境にして書き換えられること
となる。このため、上記図１２（ａ）に示すような静止
画像は、同図（ｂ）に示すように２７０度回転した静止
画像となる。

【０１４５】次に、上記ＣＰＵ２は、このように対角線
Ｔを境にした書き換えを行った後に、図１２（ｂ）に示
すように通常の読み出し方向に対して反対方向から画像
データの読み出しを行うように上記フレームメモリ２６
を読み出し制御し、この逆読み出しを行った順に画像デ
ータを書き換えるようにフレームメモリ２６を書き換え
制御する。これにより、上記フレームメモリ２６には、
図１１（ｃ）に示すように、同図（ａ）に示す元の静止
画像に対して９０度回転した画像データが記憶されるこ
ととなる。そして、上記ＣＰＵ２は、この画像データを
読み出して上記モニタ装置２３に供給する。

【０１４６】これにより、上記モニタ装置２３に９０度
回転した静止画像を表示することができる。

【０１４７】次に、上記ＣＰＵ２は、上記回転指定キー
が二回オン操作されたことを検出すると、図１２（ｃ）
に示す静止画像に対して、対角線Ｔを境にした上述の書
き換え制御を行い、該書き換えた画像データを上記モニ
タ装置２３に供給する。これにより、上記フレームメモ
リ２６に記憶されている上記図１２（ｃ）に示すような
静止画像は、上記対角線Ｔを境にして書き換えられるた
め、同図（ｄ）に示すように元の静止画像に対して１８
０度回転した静止画像となる。従って、上記モニタ装置
２３に、上記１８０度回転した静止画像を表示すること
ができる。

【０１４８】次に、上記ＣＰＵ２は、上記回転指定キー
が三回オン操作されたことを検出すると、図１２（ｄ）
に示す静止画像に対して、対角線Ｔを境にした上述の書
き換え制御を行う。これにより、上記フレームメモリ２
６には、図１２（ｅ）に示すような、元の静止画像に対
して９０度回転した静止画像が書き込まれることとな
る。そして、上記ＣＰＵ２は、このような書き換え制御
を行った後に、通常の読み出し方向とは逆の読み出し方
向から画像データを読み出すように、上記フレームメモ
リ２６を読み出し制御し、この逆読み出しを行った順に
画像データを書き換えるようにフレームメモリ２６を書
き換え制御する。これにより、上記フレームメモリ２６
には、図１２（ｆ）に示すように、同図（ａ）に示す元
の静止画像に対して２７０度回転した画像データが記憶
されることとなる。そして、上記ＣＰＵ２は、この画像
データを読み出して上記モニタ装置２３に供給する。

【０１４９】これにより、上記モニタ装置２３に２７０
度回転した静止画像を表示することができる。

【０１５０】次に、上記ＣＰＵ２は、上記回転指定キー
が四回オン操作されたことを検出すると、図１２（ｆ）
に示す静止画像に対して、対角線Ｔを境にした上述の書
き換え制御を行う。これにより、上記フレームメモリ２
６に記憶されている画像データは、図１２（ｇ）に示す
ように元に戻る（３６０度回転したことを意味す
る。）。上記ＣＰＵ２は、この画像データを読み出して
上記モニタ装置２３に供給する。

【０１５１】これにより、上記モニタ装置２３に３６０
度回転した静止画像、すなわち、元の静止画像を表示す
ることができる。

【０１５２】ここで、当該静止画記録再生システムにお
いては、この回転処理を行う場合、上述の書き換え制御
を上記フレームメモリ２６の４つの記憶領域ＡＲ１〜Ａ
Ｒ４に対してそれぞれ単独的かつ一度に行っている。

【０１５３】具体的には、上記記憶領域ＡＲ１の画像デ
ータの書き換えは、例えば論理アドレス０２と論理アド
レス２０とが書き換わる等のように該記憶領域ＡＲ１内
で行われる。同様に、記憶領域ＡＲ４の画像データの書
き換えは、例えば論理アドレス１３と論理アドレス３１
とが書き換わる等のように該記憶領域ＡＲ４内で行われ
る。

【０１５４】また、例えば図４（ｂ）に示すように論理
アドレス０３の画像データは記憶領域ＡＲ２に記憶され
ており、論理アドレス３０の画像データは記憶領域ＡＲ
３に記憶されている。このように、目的とする画像デー
タが、それぞれ異なる記憶領域に記憶されている場合、
上記画像データの書き換えは該異なる記憶領域にわたっ
て行われる。具体的には、上記記憶領域ＡＲ２の画像デ
ータは、記憶領域ＡＲ３の画像データとの間で書き換え
が行われる。

【０１５５】このようなことから、上記記憶領域ＡＲ１
及び記憶領域ＡＲ４に設けられているレジスタの入力バ
ス及び出力バスは、それぞれ同一の記憶領域ＡＲ１及び
記憶領域ＡＲ４に接続されているのに対し、上記記憶領
域ＡＲ２及び記憶領域ＡＲ３に設けられているレジスタ
の入力バス及び出力バスは、それぞれ相手のメモリバス
に接続されている。

【０１５６】従って、一度に４つの画像データの書き換
えを可能とすることができ、安価なＤＲＡＭを用いてい
るにも関わらず、高速な回転処理を可能とすることがで
きる。

【０１５７】次に、上記モニタ装置２３に表示されたあ
る静止画像から所望の静止画像へ表示変換するディゾル
ブ処理の説明をする。

【０１５８】この場合、ユーザは、上述のように操作部
２８を操作してディゾルブ処理を指定する。そして、上
記ディゾルブ処理を指定した後に、スキャナ部２０，ビ
デオ入力部２１或いはストレージ部２５から、複数の静
止画像の取り込みを行う。

【０１５９】上記ＣＰＵ２は、上記ディゾルブ処理が指
定されるとこれを検出し、上記スキャナ部２０，ビデオ
入力部２１或いはストレージ部２５から取り込まれる、
例えば４枚の静止画像を、図１５に示すようにそれぞれ
フレームメモリ２６の各記憶領域ＡＲ１〜ＡＲ４に記憶
するように該フレームメモリ２６を書き込み制御する。

【０１６０】このような状態において、上記記憶領域Ａ
Ｒ１に記憶された静止画像を上記モニタ装置２３に表示
する場合、ユーザは、上記操作部２８を操作してこの指
定を行う。上記各記憶領域ＡＲ１〜ＡＲ４に記憶される
静止画像データは、１枚分の静止画像データを該各記憶
領域ＡＲ１〜ＡＲ４に記憶した場合と比較して１／４と
なる。このため、上記ＣＰＵ２は、上記記憶領域ＡＲ１
に記憶された静止画像の表示が指定されると、読み出し
時における論理アドレスである縦のデルタアドレスを０
２．００に設定し、横のデルタアドレスを０２．００に
設定するとともに、縦のスタートアドレスを００．００
に設定し、横のスタートアドレスを００．００に設定し
て静止画像データの読み出しを行う。これにより、上記
記憶領域ＡＲ１に記憶されている静止画像データが読み
出され、上記演算回路４４に供給される。

【０１６１】上記演算回路４４は、上記デルタアドレス
に基づいて上記静止画像データに４倍の拡大処理を施し
て（上記デルタアドレスによる拡大：縦×横＝２×２）
上記モニタ装置２３に供給する。これにより、上記記憶
領域ＡＲ１に記憶された静止画像データに応じた静止画
像が、通常表示の大きさで上記モニタ装置２３に表示さ
れる。

【０１６２】次に、ユーザは、上記記憶領域ＡＲ１に記
憶されている静止画像から上記記憶領域ＡＲ２に記憶さ
れている静止画像へのディゾルブ処理を行う場合、上記
操作部２８を操作してこれを指定する。これにより、上
記ＣＰＵ２は、上述の表示画像の拡大処理を行うため
に、縦のデルタアドレスを０２．００に設定し、横のデ
ルタアドレスを０２．００に設定するとともに、縦のス
タートアドレスを００．００に設定し、横のスタートア
ドレスを００．０１から００．９９に可変する。これに
より、上記記憶領域ＡＲ１及び記憶領域ＡＲ２からそれ
ぞれ静止画像データが読み出され上記演算回路４４に供
給される。

【０１６３】上記演算回路４４は、上記００．０１から
００．９９に可変されるアドレスに基づいて各静止画像
データに補間処理を施し、これを上記モニタ装置２３に
供給する。これにより、上記モニタ装置２３に表示され
る静止画像が、記憶領域ＡＲ１に記憶されている静止画
像から記憶領域ＡＲ２に記憶されている静止画像にディ
ゾルブされる。

【０１６４】次にユーザは、上記記憶領域ＡＲ２に記憶
された静止画像を上記モニタ装置２３に表示する場合、
上記操作部２８を操作してこの指定を行う。上記ＣＰＵ
２は、上記記憶領域ＡＲ２に記憶された静止画像の表示
が指定されると、縦のスタートアドレスを００．００に
設定し、横のスタートアドレスを０１．００に設定する
とともに、縦のデルタアドレスを０２．００に設定し、
横のデルタアドレスを０２．００に設定して静止画像デ
ータの読み出しを行う。これにより、上述のように上記
記憶領域ＡＲ２に記憶されている静止画像が上記モニタ
装置２３に表示される。

【０１６５】次に、ユーザは、上記記憶領域ＡＲ２に記
憶されている静止画像から上記記憶領域ＡＲ４に記憶さ
れている静止画像へのディゾルブ処理を行う場合、上記
操作部２８を操作してこれを指定する。これにより、上
記ＣＰＵ２は、縦のデルタアドレスを０２．００に設定
し、横のデルタアドレスを０２．００に設定するととも
に、横のスタートアドレスを０１．０１に設定し、縦の
スタートアドレスを００．０１から９９まで可変する。
これにより、上記モニタ装置２３に表示される静止画像
が、上述のように記憶領域ＡＲ２に記憶されている静止
画像から記憶領域ＡＲ４に記憶されている静止画像にデ
ィゾルブされる。

【０１６６】次にユーザは、上記記憶領域ＡＲ４に記憶
された静止画像を上記モニタ装置２３に表示する場合、
上記操作部２８を操作してこの指定を行う。上記ＣＰＵ
２は、上記記憶領域ＡＲ４に記憶された静止画像の表示
が指定されると、縦のスタートアドレスを０１．００に
設定し、横のスタートアドレスを０１．００に設定する
とともに、縦のデルタアドレスを０２．００に設定し、
横のデルタアドレスを０２．００に設定して静止画像デ
ータの読み出しを行う。これにより、上記記憶領域ＡＲ
４に記憶されている静止画像が上記モニタ装置２３に表
示される。

【０１６７】次に、ユーザは、上記記憶領域ＡＲ４に記
憶されている静止画像から上記記憶領域ＡＲ１に記憶さ
れている静止画像へのディゾルブ処理を行う場合、上記
操作部２８を操作してこれを指定する。これにより、上
記ＣＰＵ２は、縦のデルタアドレスを０２．００に設定
し、横のデルタアドレスを０２．００に設定するととも
に、縦のスタートアドレスを００．９９から０１に可変
し、横のスタートアドレスを００．９９から０１に可変
する。これにより、上記モニタ装置２３に表示される静
止画像が、記憶領域ＡＲ４に記憶されている静止画像か
ら記憶領域ＡＲ１に記憶されている静止画像にディゾル
ブされる。

【０１６８】次にユーザは、上記記憶領域ＡＲ１に記憶
された静止画像を上記モニタ装置２３に表示する場合、
上記操作部２８を操作してこの指定を行う。上記ＣＰＵ
２は、上記記憶領域ＡＲ１に記憶された静止画像の表示
が指定されると、縦のスタートアドレスを００．００に
設定し、横のスタートアドレスを００．００に設定する
とともに、縦のデルタアドレスを０２．００に設定し、
横のデルタアドレスを０２．００に設定して静止画像デ
ータの読み出しを行う。これにより、上記記憶領域ＡＲ
１に記憶されている静止画像が上記モニタ装置２３に表
示される。

【０１６９】当該静止画記録再生システムは、このよう
なＣＰＵ２の制御によりディゾルブ処理を可能とするこ
とができる。なお、いわゆるフェードイン，フェードア
ウトは、このディゾルブ処理の一種であり、例えば白画
像から上記各記憶領域ＡＲ１〜ＡＲ４に記憶された何れ
かの画像にディゾルブすればフェードインとなり、上記
各記憶領域ＡＲ１〜ＡＲ４に記憶された何れかの画像か
ら白画像にディゾルブすればフェードアウトとなる。

【０１７０】次に、一方の外部機器に上記フレームメモ
リ２６から読み出した画像データを有効画像期間に転送
し、他方の外部機器に該フレームメモリ２６から読み出
した画像データを水平ブランキング期間に転送する水平
ブランキング転送時の上記ＤＭＡＣ１の動作説明をす
る。

【０１７１】すなわち、例えば上記フレームメモリ２６
から読み出した画像データを有効画像期間にモニタ装置
２３に供給するとともに、水平ブランキング期間に上記
プリンタ部２４に供給する場合、まず、ユーザは、予め
認識されているプリンタ部２４のスルーレートを操作部
２８を操作して入力する。この操作部２８を操作して入
力されたスルーレートを示すスルーレートデータは、図
１に示す入力端子１２を介してＣＰＵ２に供給される。

【０１７２】上記ＣＰＵ２は、上記フレームメモリ２６
に記憶されている画像データの総データ量と、上記入力
端子１２を介して供給されるスルーレートデータに基づ
いて、水平同期信号のパルスの立ち上がりから何パルス
で水平ブランキング期間を立ち上げるかを示す設定値
（ＨＡＤＪ）、及び、水平ブランキング期間の有効幅を
何パルスにするかを示す設定値（ＶＳＥＴ）を形成し、
これらをバスライン１１を介してブランク幅設定レジス
タ３に供給する。

【０１７３】水平ブランキング信号発生回路６には、入
力端子１４を介して図１６（ａ）に示すような水平同期
信号が供給されている。上記水平ブランキング信号発生
回路６は、通常は、この水平同期信号に基づいて、我が
国の標準テレビジョン方式であるＮＴＳＣ方式に準じた
水平同期信号を出力端子１５を介して出力するが、この
水平ブランキング転送時となると、入力端子１３を介し
てビデオクロックをカウントすることにより、上記ＨＡ
ＤＪ及びＶＳＥＴに基づいて水平ブランキング期間を可
変し、同図（ｂ）に示すような水平ブランキング信号を
形成してリフレッシュコントローラ７に供給する。

【０１７４】上記リフレッシュコントローラ７は、上記
水平ブランキング信号発生回路６から供給される上記水
平ブランキング信号が、図１６（ｂ）に示すように立ち
下がると、制御データ発生回路１０にリフレッシュリク
エストを供給し、該制御データ発生回路１０はリフレッ
シュモードとなる。次に、上記リフレッシュコントロー
ラ７は、図１６（ｃ）に示すようなＣＡＳビフォア，Ｒ
ＡＳリフレッシュサイクルを上記制御データ発生回路１
０に設定数供給する。これにより、上記制御データ発生
回路１０においてリフレッシュリクエストが立ち上が
り、制御データ発生回路１０はＤＭＡモードとなる。

【０１７５】上記制御データ発生回路１０がＤＭＡモー
ドとなると、上記ＣＰＵ２は、上記画像データの総デー
タ量及びスルーレートデータに基づいて、１回の水平ブ
ランキング期間で転送する画像データのデータ量を１ブ
ランク内転送数設定レジスタ４に設定するとともに、転
送する総画像データ量をＤＭＡバイトカウント設定レジ
スタ５に設定する。

【０１７６】上記リフレッシュコントローラ７は、上記
１ブランク内転送数設定レジスタ４に設定されたデータ
量の画像データを、図１６（ｄ）に示すように上記リフ
レッシュ終了から水平ブランキング期間の終了までの間
に水平ブランキング転送するようにＤＭＡアクティブク
ロックを形成し、これを制御データ発生回路１０に供給
する。

【０１７７】上記制御データ発生回路１０は、上記ＤＭ
Ａアクティブクロックに基づいて、上記水平ブランキン
グ転送するためのメモリ制御データ及びアドレス制御デ
ータを形成し、これらを出力端子１６，１７を介して上
記フレームメモリ２６に供給する。これにより、上記水
平ブランキング期間内に上記フレームメモリ２６から上
記設定量の画像データが読み出され、上記プリンタ部２
４に転送されることとなる。

【０１７８】一方、上記制御データ発生回路１０は、１
回の水平ブランキング期間に転送した画像データのデー
タ量を示すカウントクロックを形成し、これをバスライ
ン１１を介して１ブランク内ＤＭＡバイトカウンタ８及
びＤＭＡ総転送数カウンタ９に供給する。

【０１７９】上記ＤＭＡバイトカウンタ８は、上記１ブ
ランク内転送数設定レジスタ４に設定された１回の水平
ブランキング期間で転送する総データ量のカウント値か
ら、上記水平ブランキング転送された画像データのデー
タ量のカウント値をダウンカウントすることにより、１
回の水平ブランキング期間に転送された画像データのデ
ータ量を監視する。

【０１８０】同じように、上記ＤＭＡ総転送数カウンタ
９は、上記ＤＭＡバイトカウント設定レジスタに設定さ
れた総データ量のカウント値から、上記水平ブランキン
グ転送された画像データのデータ量のカウント値をダウ
ンカウントすることにより、全体的に水平ブランキング
転送された画像データのデータ量を監視する。

【０１８１】そして、上記ＤＭＡＣ１は、上記ＤＭＡ総
転送数カウンタ９のカウント値が０となったときに、こ
のＤＭＡモードを終了し、通常の転送モードとなる。

【０１８２】具体的には、いわゆるＮＴＳＣ方式におけ
る水平ブランキング信号は１０μｓｅｃ周期であり、こ
の水平ブランキング期間に転送できるデータ量は上記Ｄ
ＭＡＣ１の転送レートによって決まる。上記リフレッシ
ュ終了から水平ブランキング期間の終了までの期間であ
る１回の水平ブランキング転送に用いることができる時
間を約７μｓｅｃ、上記ＤＭＡＣ１の転送レートを６Ｍ
Ｂ／ｓとすると、１回の水平ブランキング期間で４０バ
イトの水平ブランキング転送が可能である。

【０１８３】上記フレームメモリ２６に記憶された全画
像データ量を２Ｋバイトとすると、この２Ｋバイトの画
像データを全て転送するには５０回の水平ブランキング
期間が必要である。上記５０回の水平ブランキング期間
は、時間に換算すると３．２ｍｓ（６３．５μｓ×５
０）であり、上記ＤＭＡＣ１のスルーレートとしては６
２５ＫＢ／ｓとなる。

【０１８４】なお、転送レートの割りにスルーレートが
低いのは、上記ＤＭＡＣ１は、有効画像期間内は上記フ
レームメモリ２６からの読み出した画像データをモニタ
装置２３に供給しており、上記プリンタ部２４へはデー
タ転送することができないからである。

【０１８５】ここで、上記プリンタ部２４のスルーレー
トが、通常の水平ブランキング転送のスルーレートの上
限である６２５ＫＢ／ｓ以上のスルーレート、例えば１
ＭＢ／ｓのスルーレートであり、上記入力端子１２を介
して上記ＣＰＵ２に１ＭＢ／ｓのスルーレートが設定さ
れたとすると、上記ＣＰＵ２は、上記１ＭＢ／ｓのスル
ーレートで上記２Ｋバイトのデータを転送するには何回
の水平ブランキング期間が必要であるかを算出する。こ
の場合、上記ＣＰＵ２は、３１回（２ｍｓｅｃ）の水平
ブランキング期間が必要であることを算出する。

【０１８６】次に、上記ＣＰＵ２は、上記３１回の水平
ブランキング期間で全部の画像データの転送を終了する
には、１回の水平ブランキング転送で何バイトの画像デ
ータを転送する必要があるかを算出する。この場合、上
記ＣＰＵ２は、６５バイトの画像データの転送が必要で
あることを算出する。

【０１８７】次に、上記ＣＰＵ２は、１回の水平ブラン
キング期間に上記６５バイトの画像データを転送するた
めには、上記６ＭＢ／ｓの転送レートで有効画像期間を
何画素分削るかを算出する。この演算式は、 削減画素＝ビデオクロック÷ＤＭＡクロック×１ブラン
ク内転送増加分 となっている。この場合、上記削減画素は、 １２ＭＨｚ÷６ＭＨｚ×２５＝５０画素（時間にすると
４μｓｅｃ） と算出される。

【０１８８】従って、上記有効画像期間の画素を５０画
素分削ることにより、言い換えれば、水平ブランキング
期間を４μｓｅｃ分拡げて水平ブランキング転送を行う
ことにより、上記スルーレートが１ＭＢ／ｓｅｃのプリ
ンタ部２４に対応することができる。

【０１８９】なお、上記有効画像期間の画素を５０画素
分削り、水平ブランキング期間を４μｓｅｃ分拡げて水
平ブランキング転送を行っても、通常のモニタ装置では
いわゆるオーバースキャンの関係上、表示されない画像
を削るだけなのでモニタ装置の表示画像を浸食するよう
な不都合はない。

【０１９０】このように、水平ブランキング転送を行う
外部機器のスルーレートに応じて水平ブランキング期間
を可変制御し、該可変制御した水平ブランキング期間に
分割した画像データを挿入して転送することにより、短
時間の水平ブランキング期間でも充分に画像データを転
送することができる。

【０１９１】また、水平ブランキング期間を用いている
ため、転送待ち時間を最大０．６ｍｓｅｃ（９回の水平
ブランキング期間の周期，垂直同期内）とすることがで
き、該転送待ち時間を、垂直ブランキング転送時の待ち
時間（１６．７ｍｓｅｃ周期）と比較して充分短くする
ことができる。従って、外部機器からの転送要求に対す
る応答性を良くすることができ、時間軸調整のためのバ
ッファメモリを軽減或いは省略することができる。

【０１９２】また、このような水平ブランキング転送制
御は、上記ＤＭＡＣ１の制御プログラムにより行うこと
ができるため、将来的に外部機器の処理速度が向上して
も周辺のハードウェアを再設計することなく、上記制御
プログラムの変更のみで対処することができる。

【０１９３】なお、上述の実施例の説明では、水平ブラ
ンキング期間は１０μｓｅｃであり、この期間を可変制
御する等のように、ＮＴＳＣ方式に言及して説明した
が、本発明に係る画像データ転送制御装置は、いわゆる
ＰＡＬ方式，ＳＥＣＡＭ方式等の他のテレビジョン方式
にも対応可能であることは勿論である。

【０１９４】

【発明の効果】本発明に係る画像データ転送制御装置
は、転送するデータ量と外部機器のスルーレートに基づ
いて該水平ブランキング期間を可変制御することによ
り、ブランキング転送する画像データのデータ量を増や
すことができ、水平ブランキング期間を用いた画像デー
タの転送を可能とすることができる。

【０１９５】また、周期の短い水平ブランキング転送を
行うようにしているため、垂直ブランキング転送より
も、外部機器の転送要求に対する応答性を良くすること
ができる。このため、転送要求の周期が短い外部機器に
対しても対応可能とすることができる。

【０１９６】また、このような水平ブランキング転送
は、ソフトウェアのプログラムにより簡単に調整するこ
とができるため、将来的に外部機器の処理速度が向上し
ても、ハードウェアを変更することなく、上記プログラ
ムの変更により簡単に対応することができる。

【０１９７】さらに、汎用メモリを制御して上記水平ブ
ランキング転送を可能とすることができるため、大容量
化の進んだ外部機器に対応して該汎用メモリの大容量化
を図ってもコスト的には問題とならず、当該画像データ
転送制御装置が設けられる機器のローコスト化に貢献す
ることができる。

【図面の簡単な説明】

【図１】本発明に係る実施例の画像データ転送制御装置
のブロック図である。

【図２】上記実施例に係る画像データ転送制御装置を静
止画記録再生システムに適用した場合のブロック図であ
る。

【図３】上記静止画記録再生システムに設けられている
画像処理ブロックのブロック図である。

【図４】上記静止画記録再生システムに設けられている
フレームメモリの論理アドレス及び物理アドレスを説明
するための模式図である。

【図５】静止画像の拡大処理及び縮小処理に応じた論理
アドレスの増分値及び減少値を示す図である。

【図６】上記画像処理ブロックに設けられているアドレ
ス発生回路のブロック図である。

【図７】上記アドレス発生回路により発生される、各記
憶領域用のアドレスデータを説明するためのタイムチャ
ートである。

【図８】上記アドレスデータのフォーマットを示す図で
ある。

【図９】上記画像処理ブロックに設けられている演算回
路の拡大処理時及び縮小処理時における演算動作を説明
するための図である。

【図１０】上記演算回路のブロック図である。

【図１１】回転処理時における動作を説明するための上
記静止画記録再生システムの一部の概略的なブロック図
である。

【図１２】回転処理時におけるフレームメモリの書き換
え動作を説明するための模式図である。

【図１３】回転処理時におけるフレームメモリの書き換
え動作を説明するためのフローチャートである。

【図１４】回転処理時におけるフレームメモリの書き換
え動作を説明するための模式図である。

【図１５】ディゾルブ処理を行う際に、フレームメモリ
の各記憶領域にそれぞれ取り込まれた静止画像を示す図
である。

【図１６】水平ブランキング転送を説明するためのタイ
ムチャートである。

【符号の説明】

１ 画像データ転送制御装置（ＤＭＡＣ） ２ ＣＰＵ ３ ブランク幅設定レジスタ ４ １ブランク内転送数設定レジスタ ５ ＤＭＡバイトカウント設定レジスタ ６ 水平ブランキング信号発生回路 ７ リフレッシュコントローラ ８ １ブランク内ＤＭＡバイトカウンタ ９ ＤＭＡ総転送数カウンタ １０ 制御データ発生回路 １１ バスライン ２０ スキャナ部 ２１ ビデオ入力部 ２２ 画像処理ブロック ２３ モニタ装置 ２４ プリンタ部 ２５ ストレージ部 ２６ フレームメモリ ２８ 操作部 ２９ インターフェースブロック

Claims (1)

【特許請求の範囲】
1. 【請求項１】 汎用メモリに書き込まれた画像データを
   読み出して、一方の外部機器に対しては有効画像期間に
   画像データを転送し、他方の外部機器に対してブランキ
   ング期間で画像データの転送を行うようなブランキング
   転送を行う画像データ転送制御装置であって、 上記ブランキング転送を行う外部機器のスルーレートを
   設定するスルーレート設定手段と、 上記スルーレート設定手段により選定されたスルーレー
   ト、及び、ブランキング転送を行う画像データの総デー
   タ量に基づいて、水平ブランキング期間を可変制御する
   水平ブランキング期間可変手段と、 上記スルーレート設定手段により選定されたスルーレー
   ト、及び、上記水平ブランキング期間可変手段により可
   変された水平ブランキング期間に基づいて、１回の水平
   ブランキング期間に転送する画像データのデータ量を算
   出する転送データ量算出手段と、 上記水平ブランキング期間可変手段により可変制御され
   た水平ブランキング期間に、上記転送データ量算出手段
   により算出されたデータ量の画像データが転送されるよ
   うに、上記汎用メモリを読み出し制御する読み出し制御
   手段とを有することを特徴とする画像データ転送制御装
   置。