JPH0856155A - チャージ・ポンプ回路及び方法 - Google Patents
チャージ・ポンプ回路及び方法Info
- Publication number
- JPH0856155A JPH0856155A JP7013036A JP1303695A JPH0856155A JP H0856155 A JPH0856155 A JP H0856155A JP 7013036 A JP7013036 A JP 7013036A JP 1303695 A JP1303695 A JP 1303695A JP H0856155 A JPH0856155 A JP H0856155A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- switch
- output
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000000295 complement effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 電流源及び電流シンクが整合すると共に、安
定した出力電流をもたらすことができるチャージ・ポン
プ及び方法を提供する。 【構成】 電流源（１２）は、電流ミラー（１６）及び
スイッチ（１８）を使用して、２つの出力電流の一方を
発生する。スイッチ（１８）は、電流源制御回路（２
０）からの信号に基づいて、２つの出力の間で選択を行
う。電流シンク（１４）は、電流ミラー（４４）及び
（４６）、及びスイッチ（４８）を使用して、２つの電
流の一方を発生する。スイッチ（４８）は、電流ミラー
（４４）及び（４６）によって発生される２つの電流の
中から選択を行う。
定した出力電流をもたらすことができるチャージ・ポン
プ及び方法を提供する。 【構成】 電流源（１２）は、電流ミラー（１６）及び
スイッチ（１８）を使用して、２つの出力電流の一方を
発生する。スイッチ（１８）は、電流源制御回路（２
０）からの信号に基づいて、２つの出力の間で選択を行
う。電流シンク（１４）は、電流ミラー（４４）及び
（４６）、及びスイッチ（４８）を使用して、２つの電
流の一方を発生する。スイッチ（４８）は、電流ミラー
（４４）及び（４６）によって発生される２つの電流の
中から選択を行う。
Description
【０００１】
【産業上の利用分野】この発明は、一般に、電子デバイ
スに関する。特に、この発明は、チャージ・ポンプ回路
及び方法に関する。
スに関する。特に、この発明は、チャージ・ポンプ回路
及び方法に関する。
【０００２】
【従来技術の説明】チャージ・ポンプは、電流源及び電
流シンク双方を備えた電子回路である。従って、チャー
ジ・ポンプは、外部システムに対して、電流を提供また
は受けることができる。チャージ・ポンプを利用し得る
エレクトロニクスには、多くの応用がある。例えば、チ
ャージ・ポンプは、一般に、フェーズ・ロック・ループ
回路に使用される。この種フェーズ・ロック・ループ
は、例えば、コンピュータ・システムの固定ディスク駆
動機構用の読取りチャネル集積回路に使用することがで
きる。
流シンク双方を備えた電子回路である。従って、チャー
ジ・ポンプは、外部システムに対して、電流を提供また
は受けることができる。チャージ・ポンプを利用し得る
エレクトロニクスには、多くの応用がある。例えば、チ
ャージ・ポンプは、一般に、フェーズ・ロック・ループ
回路に使用される。この種フェーズ・ロック・ループ
は、例えば、コンピュータ・システムの固定ディスク駆
動機構用の読取りチャネル集積回路に使用することがで
きる。
【０００３】既存のチャージ・ポンプ回路及び方法は、
幾つかの欠点を示す。第１に、電流源は、電流シンクに
比してゆっくりと動作し得る。従って、電流源及び電流
シンクの過渡的応答は整合し得ない。既存の電流源は、
一般に、Ｐ型トランジスタを使用して製造される。Ｐ型
トランジスタ内の寄生容量は、電流源に対して、相補式
Ｎ型トランジスタで製造された電流シンクに比してゆっ
くりと動作させ得る。例えば、フェーズ・ロック・ルー
プに使用されるチャージ・ポンプは、電流シンクの機能
とより緊密に整合する電流源を有する必要があり得る。
電流源及び電流シンクが整合しなければ、フェーズ・ロ
ック・ループは正しく動作し得ない。最後に、既存のチ
ャージ・ポンプは、安定した出力電流をもたらすことが
できない。
幾つかの欠点を示す。第１に、電流源は、電流シンクに
比してゆっくりと動作し得る。従って、電流源及び電流
シンクの過渡的応答は整合し得ない。既存の電流源は、
一般に、Ｐ型トランジスタを使用して製造される。Ｐ型
トランジスタ内の寄生容量は、電流源に対して、相補式
Ｎ型トランジスタで製造された電流シンクに比してゆっ
くりと動作させ得る。例えば、フェーズ・ロック・ルー
プに使用されるチャージ・ポンプは、電流シンクの機能
とより緊密に整合する電流源を有する必要があり得る。
電流源及び電流シンクが整合しなければ、フェーズ・ロ
ック・ループは正しく動作し得ない。最後に、既存のチ
ャージ・ポンプは、安定した出力電流をもたらすことが
できない。
【０００４】
【発明の概要】本発明によれば、従来のシステム及び方
法に関連する欠点及び問題を十分に除去または低減する
チャージ・ポンプ・システム及び方法が提供される。詳
述すると、本発明の一実施例は、電流源及び電流シンク
を備えたチャージ・ポンプを提供する。電流源は、第１
及び第２の出力電流を発生する回路、及びスイッチを備
えている。スイッチは、差分入力を有し、かつ、前記発
生回路に結合されている。スイッチは、第１及び第２の
出力電流の一方を選択することができる。電流シンク
は、第１及び第２の出力電流を発生する回路、第３及び
第４の出力電流を発生する回路、及びスイッチを備えて
いる。スイッチは、差分入力を有し、かつ、第１及び第
２の出力電流の一方を選択することができる。第２の発
生回路は、第１の発生回路の第１及び第２の出力電流に
基づいて、第３または第４の出力電流の何れかを出力す
る。これによって、チャージ・ポンプは、電流源または
電流シンクとして動作することができる。
法に関連する欠点及び問題を十分に除去または低減する
チャージ・ポンプ・システム及び方法が提供される。詳
述すると、本発明の一実施例は、電流源及び電流シンク
を備えたチャージ・ポンプを提供する。電流源は、第１
及び第２の出力電流を発生する回路、及びスイッチを備
えている。スイッチは、差分入力を有し、かつ、前記発
生回路に結合されている。スイッチは、第１及び第２の
出力電流の一方を選択することができる。電流シンク
は、第１及び第２の出力電流を発生する回路、第３及び
第４の出力電流を発生する回路、及びスイッチを備えて
いる。スイッチは、差分入力を有し、かつ、第１及び第
２の出力電流の一方を選択することができる。第２の発
生回路は、第１の発生回路の第１及び第２の出力電流に
基づいて、第３または第４の出力電流の何れかを出力す
る。これによって、チャージ・ポンプは、電流源または
電流シンクとして動作することができる。
【０００５】本発明の技術的利点は、本発明の教示に従
って構成された電流源が、状態を素早く変更することが
できる点に存在する。例えば、電流源は、僅かな電流が
供給されるかまたは全く電流が供給されない「オフ」状
態を有することができる。また、電流源は、所定の電流
が供給される「オン」状態を有し得る。電流源は、「オ
フ」状態から「オン」状態または「オン」状態から「オ
フ」状態に迅速に移行することができる。電流源は、差
分入力を有するスイッチによって制御される。差動制御
は、電流源のトランジスタのゲート電圧を安定化する。
更に、差動制御は、トランジスタのソース及びゲート間
の寄生容量に関連する問題を克服する。電流源はまた、
ゲート電圧の一定の性質に起因する正確な最終電流をも
たらすべく動作可能である。
って構成された電流源が、状態を素早く変更することが
できる点に存在する。例えば、電流源は、僅かな電流が
供給されるかまたは全く電流が供給されない「オフ」状
態を有することができる。また、電流源は、所定の電流
が供給される「オン」状態を有し得る。電流源は、「オ
フ」状態から「オン」状態または「オン」状態から「オ
フ」状態に迅速に移行することができる。電流源は、差
分入力を有するスイッチによって制御される。差動制御
は、電流源のトランジスタのゲート電圧を安定化する。
更に、差動制御は、トランジスタのソース及びゲート間
の寄生容量に関連する問題を克服する。電流源はまた、
ゲート電圧の一定の性質に起因する正確な最終電流をも
たらすべく動作可能である。
【０００６】本発明の別の技術的利点は、電流シンクと
整合する電流源を提供するという点に存する。従って、
本発明のチャージ・ポンプは、厳しい位相要求を有する
電子回路に使用することができる。例えば、本発明のチ
ャージ・ポンプは、フェーズ・ロック・ループ回路に正
しく利用し得る。本発明は、電流源と同一の構造を電流
シンクに組み込むことによって、電流源と電流シンクを
整合させることができる。一般に、電流源は、電流シン
クに比してゆっくりと動作する。従って、電流源を電流
シンクに組み込むことによって、電流源及び電流シンク
の過渡的速度は、より緊密に整合される。
整合する電流源を提供するという点に存する。従って、
本発明のチャージ・ポンプは、厳しい位相要求を有する
電子回路に使用することができる。例えば、本発明のチ
ャージ・ポンプは、フェーズ・ロック・ループ回路に正
しく利用し得る。本発明は、電流源と同一の構造を電流
シンクに組み込むことによって、電流源と電流シンクを
整合させることができる。一般に、電流源は、電流シン
クに比してゆっくりと動作する。従って、電流源を電流
シンクに組み込むことによって、電流源及び電流シンク
の過渡的速度は、より緊密に整合される。
【０００７】
【実施例】図１は、一般に参照番号１０が付され、本発
明の教示に従って構成されたチャージ・ポンプの実施例
である。チャージ・ポンプ１０は、電流源１２及び電流
シンク１４を備えている。電流源１２及び電流シンク１
４が整合した回路を備え得ることによって、電流シンク
１４が出力電流値を切り換えるのと実質的に同一の速度
で、電流源１２が出力電流値を切り換えるようになって
いる。電流源１２及び電流シンク１４が整合すれば、チ
ャージ・ポンプ１０は、例えば高性能固定ディスク駆動
機構用の読取りチャネル集積回路に使用される回路等
の、フェーズ・ロック・ループ回路に適切に使用するこ
とができる。その代わりに、チャージ・ポンプ１０は、
チャージ・ポンプを必要とする他の任意の適切な電子デ
バイスに使用し得る。チャージ・ポンプ１０の電流源１
２は、通常型電流源を凌ぐ増大した速度向けに設計され
ている。
明の教示に従って構成されたチャージ・ポンプの実施例
である。チャージ・ポンプ１０は、電流源１２及び電流
シンク１４を備えている。電流源１２及び電流シンク１
４が整合した回路を備え得ることによって、電流シンク
１４が出力電流値を切り換えるのと実質的に同一の速度
で、電流源１２が出力電流値を切り換えるようになって
いる。電流源１２及び電流シンク１４が整合すれば、チ
ャージ・ポンプ１０は、例えば高性能固定ディスク駆動
機構用の読取りチャネル集積回路に使用される回路等
の、フェーズ・ロック・ループ回路に適切に使用するこ
とができる。その代わりに、チャージ・ポンプ１０は、
チャージ・ポンプを必要とする他の任意の適切な電子デ
バイスに使用し得る。チャージ・ポンプ１０の電流源１
２は、通常型電流源を凌ぐ増大した速度向けに設計され
ている。
【０００８】電流源１２は、２つの所定の電流出力の一
方をもたらすべく動作可能である。電流源１２は、電流
ミラー１６及びスイッチ１８を使用して、電流出力を生
成する。電流源制御２０は、２つの所定の出力の一方を
選択する。
方をもたらすべく動作可能である。電流源１２は、電流
ミラー１６及びスイッチ１８を使用して、電流出力を生
成する。電流源制御２０は、２つの所定の出力の一方を
選択する。
【０００９】電流ミラー１６は、例えば、第１、第２及
び第３のトランジスタ２２，２４及び２６をそれぞれ備
えることができる。トランジスタ２２，２４及び２６
は、例えば、適切なＰ型ＭＯＳＦＥＴトランジスタ、ま
たは電流ミラーに使用する他の適切なトランジスタを備
え得る。各トランジスタ２２，２４及び２６のゲート
は、共に結合することができる。更に、各トランジスタ
２２，２４及び２６のソースは、抵抗器２８，３０及び
３２をそれぞれ介して、電源３４に結合し得る。トラン
ジスタ２２のゲートは、電流源３６及びトランジスタ２
２のドレインに結合し得る。このようにして、トランジ
スタ２２は、電流ミラー１６用の電流を設定することが
できる。この電流は、トランジスタ２４及び２６におい
て複製することができる。トランジスタ２４のドレイン
は、接地電位に結合し得る。最後に、トランジスタ２６
のドレインは、電流源１２の出力を備え得る。
び第３のトランジスタ２２，２４及び２６をそれぞれ備
えることができる。トランジスタ２２，２４及び２６
は、例えば、適切なＰ型ＭＯＳＦＥＴトランジスタ、ま
たは電流ミラーに使用する他の適切なトランジスタを備
え得る。各トランジスタ２２，２４及び２６のゲート
は、共に結合することができる。更に、各トランジスタ
２２，２４及び２６のソースは、抵抗器２８，３０及び
３２をそれぞれ介して、電源３４に結合し得る。トラン
ジスタ２２のゲートは、電流源３６及びトランジスタ２
２のドレインに結合し得る。このようにして、トランジ
スタ２２は、電流ミラー１６用の電流を設定することが
できる。この電流は、トランジスタ２４及び２６におい
て複製することができる。トランジスタ２４のドレイン
は、接地電位に結合し得る。最後に、トランジスタ２６
のドレインは、電流源１２の出力を備え得る。
【００１０】スイッチ１８は、電流ミラー１６の２つの
所定の電流の一方を選択することができる。スイッチ１
８は、例えば、第１及び第２のトランジスタ３８及び４
０を備えることができる。トランジスタ３８及び４０
は、例えば、ＮＰＮバイポラー接合トランジスタ、また
は差動スイッチに使用する他の適切なトランジスタを備
えることができる。各トランジスタ３８及び４０のベー
スは、スイッチ１８用の差分入力をもたらし得る。トラ
ンジスタ３８のベースは、電流源制御２０の正の端子に
結合し得る。トランジスタ４０のベースは、電流源制御
２０の負の端子に結合し得る。
所定の電流の一方を選択することができる。スイッチ１
８は、例えば、第１及び第２のトランジスタ３８及び４
０を備えることができる。トランジスタ３８及び４０
は、例えば、ＮＰＮバイポラー接合トランジスタ、また
は差動スイッチに使用する他の適切なトランジスタを備
えることができる。各トランジスタ３８及び４０のベー
スは、スイッチ１８用の差分入力をもたらし得る。トラ
ンジスタ３８のベースは、電流源制御２０の正の端子に
結合し得る。トランジスタ４０のベースは、電流源制御
２０の負の端子に結合し得る。
【００１１】トランジスタ３８及び４０は、図１に示す
ように、エミッタ結合式差動構成で結合し得る。各トラ
ンジスタ３８及び４０のエミッタは、共に結合し得る。
各トランジスタ３８及び４０のエミッタは、電流源４２
を介して、接地電位に結合し得る。トランジスタ３８の
コレクタは、トランジスタ２４のソースに結合し得る。
最後に、トランジスタ４０のコレクタは、トランジスタ
２６のソースに結合し得る。これによって、トランジス
タ２２，２４，２６，３８及び４０は、折返し縦続構成
を含んでいる。このようにして、スイッチ１８は、電流
ミラー１６の差動制御をもたらす。
ように、エミッタ結合式差動構成で結合し得る。各トラ
ンジスタ３８及び４０のエミッタは、共に結合し得る。
各トランジスタ３８及び４０のエミッタは、電流源４２
を介して、接地電位に結合し得る。トランジスタ３８の
コレクタは、トランジスタ２４のソースに結合し得る。
最後に、トランジスタ４０のコレクタは、トランジスタ
２６のソースに結合し得る。これによって、トランジス
タ２２，２４，２６，３８及び４０は、折返し縦続構成
を含んでいる。このようにして、スイッチ１８は、電流
ミラー１６の差動制御をもたらす。
【００１２】動作時、電流源制御２０によって、制御信
号が、電流源１２のスイッチ１８にもたらされる。電流
源制御２０の正の端子に印加される電圧が、電流源制御
２０の負の端子に印加される電圧に比して大きければ、
電流源１２は、所定の測定可能な出力電流をもたらす。
トランジスタ３８は、該トランジスタ３８のベース及び
エミッタ間の電圧降下に起因してオンに切り換えられ
る。トランジスタ３８は、抵抗器３０を介して電流を引
き抜くことによって、トランジスタ２４をオフに切り換
える。トランジスタ４０のベース−エミッタ接合には逆
バイアスがかけられているので、トランジスタ４０はオ
フに切り換えられる。従って、電流は、抵抗器３２及び
電流源１２の出力をもたらすアクティブ・デバイス２６
を通過する。この説明を通して、トランジスタが、コレ
クタ及びエミッタ間、またはソース及びドレイン間に相
当の電流を通電すれば、該トランジスタは「オン」であ
ると考えられることに留意されたい。また、トランジス
タが、オン状態におけるよりも、ソース及びドレイン
間、またはコレクタ及びエミッタ間に、多くても相当小
さい電流を通電させれば、該トランジスタは「オフ」で
あると考えられる。
号が、電流源１２のスイッチ１８にもたらされる。電流
源制御２０の正の端子に印加される電圧が、電流源制御
２０の負の端子に印加される電圧に比して大きければ、
電流源１２は、所定の測定可能な出力電流をもたらす。
トランジスタ３８は、該トランジスタ３８のベース及び
エミッタ間の電圧降下に起因してオンに切り換えられ
る。トランジスタ３８は、抵抗器３０を介して電流を引
き抜くことによって、トランジスタ２４をオフに切り換
える。トランジスタ４０のベース−エミッタ接合には逆
バイアスがかけられているので、トランジスタ４０はオ
フに切り換えられる。従って、電流は、抵抗器３２及び
電流源１２の出力をもたらすアクティブ・デバイス２６
を通過する。この説明を通して、トランジスタが、コレ
クタ及びエミッタ間、またはソース及びドレイン間に相
当の電流を通電すれば、該トランジスタは「オン」であ
ると考えられることに留意されたい。また、トランジス
タが、オン状態におけるよりも、ソース及びドレイン
間、またはコレクタ及びエミッタ間に、多くても相当小
さい電流を通電させれば、該トランジスタは「オフ」で
あると考えられる。
【００１３】その代わりに、電流源制御２０の負の端子
の電圧が、電流源制御２０の正の端子の電圧に比して大
であれば、電流源１２は、零に略等しい出力電流または
或る他の適切な出力をもたらし得る。この状況におい
て、トランジスタ４０はオンに切り換えられ、トランジ
スタ３８はオフに切り換えられる。トランジスタ４０
は、抵抗器３２から電流を引き抜くことによって、トラ
ンジスタ２６をオフに切り換える。従って、電流源１２
は、略０Åの電流出力をもたらす。
の電圧が、電流源制御２０の正の端子の電圧に比して大
であれば、電流源１２は、零に略等しい出力電流または
或る他の適切な出力をもたらし得る。この状況におい
て、トランジスタ４０はオンに切り換えられ、トランジ
スタ３８はオフに切り換えられる。トランジスタ４０
は、抵抗器３２から電流を引き抜くことによって、トラ
ンジスタ２６をオフに切り換える。従って、電流源１２
は、略０Åの電流出力をもたらす。
【００１４】電流シンク１４は、例えば、第１の電流ミ
ラー４４、第２の電流ミラー４６、スイッチ４８、及び
電流シンク制御回路５０を備えている。以下において述
べるように、電流源１２及び電流シンク１４が動作する
速度を等しくするため、電流ミラー４４及びスイッチ４
８は、電流ミラー１６及びスイッチ１８と実質的に同一
となるように設計されている。電流ミラー４４は、例え
ば、第１、第２及び第３のトランジスタ５２，５４及び
５６をそれぞれ備え得る。トランジスタ５２，５４及び
５６は、電流ミラー１６に関して前述した折返し縦続構
成に結合されたＰ型ＭＯＳＦＥＴトランジスタを備え得
る。各トランジスタ５２，５４及び５６のソースは、そ
れぞれ抵抗器６０，６２及び６４を介して、電源５８に
結合し得る。最後に、トランジスタ５２のゲートは、電
流源６６を介して、接地電位に結合し得る。
ラー４４、第２の電流ミラー４６、スイッチ４８、及び
電流シンク制御回路５０を備えている。以下において述
べるように、電流源１２及び電流シンク１４が動作する
速度を等しくするため、電流ミラー４４及びスイッチ４
８は、電流ミラー１６及びスイッチ１８と実質的に同一
となるように設計されている。電流ミラー４４は、例え
ば、第１、第２及び第３のトランジスタ５２，５４及び
５６をそれぞれ備え得る。トランジスタ５２，５４及び
５６は、電流ミラー１６に関して前述した折返し縦続構
成に結合されたＰ型ＭＯＳＦＥＴトランジスタを備え得
る。各トランジスタ５２，５４及び５６のソースは、そ
れぞれ抵抗器６０，６２及び６４を介して、電源５８に
結合し得る。最後に、トランジスタ５２のゲートは、電
流源６６を介して、接地電位に結合し得る。
【００１５】スイッチ４８は、電流ミラー４４によって
電流ミラー４６に供給される電流を制御することができ
る。スイッチ４８は、例えば、第１及び第２のトランジ
スタ６８及び７０をそれぞれ備えることができる。トラ
ンジスタ６８及び７０は、例えば、ＮＰＮバイポーラ接
合トランジスタ、または差動スイッチに使用される他の
適切なトランジスタを含み得る。トランジスタ６８のベ
ースは、電流シンク制御回路５０の正の端子に結合し得
る。トランジスタ７０のベースは、電流シンク制御回路
５０の負の端子に結合し得る。各トランジスタ６８及び
７０のエミッタは、共に結合し得る。最後に、各トラン
ジスタ６８及び７０のエミッタは、電流源７２を介し
て、接地電位に結合し得る。
電流ミラー４６に供給される電流を制御することができ
る。スイッチ４８は、例えば、第１及び第２のトランジ
スタ６８及び７０をそれぞれ備えることができる。トラ
ンジスタ６８及び７０は、例えば、ＮＰＮバイポーラ接
合トランジスタ、または差動スイッチに使用される他の
適切なトランジスタを含み得る。トランジスタ６８のベ
ースは、電流シンク制御回路５０の正の端子に結合し得
る。トランジスタ７０のベースは、電流シンク制御回路
５０の負の端子に結合し得る。各トランジスタ６８及び
７０のエミッタは、共に結合し得る。最後に、各トラン
ジスタ６８及び７０のエミッタは、電流源７２を介し
て、接地電位に結合し得る。
【００１６】第２の電流ミラー４６は、例えば、第１、
第２及び第３のトランジスタ７４，７６及び７８を備え
ることができる。トランジスタ７４，７６及び７８は、
例えば、Ｎ型ＭＯＳＦＥＴトランジスタを備えることが
できる。トランジスタ７４，７６及び７８は、トランジ
スタ５４及び５６と共に、折返し縦続構成で結合するこ
とができる。各トランジスタ７４，７６及び７８のゲー
トは、共に結合することができる。各トランジスタ７
４，７６及び７８のソースは、それぞれ抵抗器８０，８
２及び８４を介して、接地電位に結合し得る。トランジ
スタ７４のドレインは、トランジスタ７４のゲートに結
合し得る。トランジスタ７４のゲートは、電流源８６を
介して、電源５８に結合し得る。トランジスタ７６のド
レインは、電源５８に結合し得る。最後に、トランジス
タ７８のドレインは、チャージ・ポンプ１０の出力をも
たらすべく結合し得る。
第２及び第３のトランジスタ７４，７６及び７８を備え
ることができる。トランジスタ７４，７６及び７８は、
例えば、Ｎ型ＭＯＳＦＥＴトランジスタを備えることが
できる。トランジスタ７４，７６及び７８は、トランジ
スタ５４及び５６と共に、折返し縦続構成で結合するこ
とができる。各トランジスタ７４，７６及び７８のゲー
トは、共に結合することができる。各トランジスタ７
４，７６及び７８のソースは、それぞれ抵抗器８０，８
２及び８４を介して、接地電位に結合し得る。トランジ
スタ７４のドレインは、トランジスタ７４のゲートに結
合し得る。トランジスタ７４のゲートは、電流源８６を
介して、電源５８に結合し得る。トランジスタ７６のド
レインは、電源５８に結合し得る。最後に、トランジス
タ７８のドレインは、チャージ・ポンプ１０の出力をも
たらすべく結合し得る。
【００１７】動作時、電流シンク１４は、電流シンク制
御５０からの信号に応じて、２つの状態の一方で動作し
得る。電流シンク制御５０の正の端子に印加される電圧
が、電流シンク制御５０の負の端子に印加される電圧に
比して大であれば、アクティブ・デバイス７０はオンに
切り換えられる。アクティブ・デバイス５６がオフに切
り換えられると共に、アクティブ・デバイス７８がオン
に切り換えられる。従って、電流シンク１４は、トラン
ジスタ７８が所定の電流を通電させるオン状態で動作す
る。しかしながら、電流シンク制御５０の正の端子の電
圧が、電流シンク制御５０の負の端子の電圧に比して低
ければ、トランジスタ７０はオフに切り換えられる。ト
ランジスタ５６はオンで、トランジスタ７８はオフであ
る。従って、電流シンク１４は、略０Ａに等しい電流を
受信すべく動作する。
御５０からの信号に応じて、２つの状態の一方で動作し
得る。電流シンク制御５０の正の端子に印加される電圧
が、電流シンク制御５０の負の端子に印加される電圧に
比して大であれば、アクティブ・デバイス７０はオンに
切り換えられる。アクティブ・デバイス５６がオフに切
り換えられると共に、アクティブ・デバイス７８がオン
に切り換えられる。従って、電流シンク１４は、トラン
ジスタ７８が所定の電流を通電させるオン状態で動作す
る。しかしながら、電流シンク制御５０の正の端子の電
圧が、電流シンク制御５０の負の端子の電圧に比して低
ければ、トランジスタ７０はオフに切り換えられる。ト
ランジスタ５６はオンで、トランジスタ７８はオフであ
る。従って、電流シンク１４は、略０Ａに等しい電流を
受信すべく動作する。
【００１８】差動モードスイッチ１８は、電流源１２の
速度を相当増大させる。各トランジスタ２４及び２６
は、そのソース及びゲートの間に寄生容量を含んでい
る。スイッチ１８が、単端モード（ｓｉｎｇｌｅｄ−ｅ
ｎｄｅｄ ｍｏｄｅ）で電流ミラー１６に結合されてい
れば、この寄生容量は、電流ミラー１６が動作し得る速
度を低減する。また、トランジスタ２４及び２６のゲー
トの電圧は、容量が、スイッチ１８からの信号に基づい
て充電及び放電するとき、一定を維持することはない。
スイッチ１８からの差動制御信号を使用することによっ
て、この問題は克服される。これによって、トランジス
タ２４及び２６双方のゲート電圧は、近似的に一定の値
を維持する。
速度を相当増大させる。各トランジスタ２４及び２６
は、そのソース及びゲートの間に寄生容量を含んでい
る。スイッチ１８が、単端モード（ｓｉｎｇｌｅｄ−ｅ
ｎｄｅｄ ｍｏｄｅ）で電流ミラー１６に結合されてい
れば、この寄生容量は、電流ミラー１６が動作し得る速
度を低減する。また、トランジスタ２４及び２６のゲー
トの電圧は、容量が、スイッチ１８からの信号に基づい
て充電及び放電するとき、一定を維持することはない。
スイッチ１８からの差動制御信号を使用することによっ
て、この問題は克服される。これによって、トランジス
タ２４及び２６双方のゲート電圧は、近似的に一定の値
を維持する。
【００１９】電流源１２及び電流シンク１４は、電流シ
ンク１４の電流ミラー４４及びスイッチ４８に起因し
て、略等しい速度で動作する。前述したように、電流ミ
ラー４４は、電流ミラー１６と実質的に同一であり、か
つ、スイッチ４８は、スイッチ１８と実質的に同一であ
る。従って、これらの構成要素のおのおのは、略同一の
速度で動作する。電流シンク１４の電流ミラー４６は、
電流ミラー４４及びスイッチ４８の組合せに比して実質
的に高い速度で動作する。従って、電流源１２及び電流
シンク１４は、略同一の速度で動作する。
ンク１４の電流ミラー４４及びスイッチ４８に起因し
て、略等しい速度で動作する。前述したように、電流ミ
ラー４４は、電流ミラー１６と実質的に同一であり、か
つ、スイッチ４８は、スイッチ１８と実質的に同一であ
る。従って、これらの構成要素のおのおのは、略同一の
速度で動作する。電流シンク１４の電流ミラー４６は、
電流ミラー４４及びスイッチ４８の組合せに比して実質
的に高い速度で動作する。従って、電流源１２及び電流
シンク１４は、略同一の速度で動作する。
【００２０】チャージ・ポンプ１０の電流源１２及び電
流シンク１４は、独立して制御することができる。図２
は、電流シンク制御５０及び電流源制御２０からの入力
の種との組合せに基づく、チャージ・ポンプ１０の電位
出力を図示している。図２において、電流源制御または
電流シンク制御に対する欄の１は、正の端子の電圧が、
負の端子の電圧に比して大であることを意味する。ま
た、０は、正の端子の電圧が、負の端子の電圧に比して
小であることを意味している。従って、チャージ・ポン
プ１０は、４つの別個の状態で動作することができる。
第１に、チャージ・ポンプ１０は、電流源制御が１で、
かつ、電流シンク制御が０であれば、電流源として動作
し得る。また、チャージ・ポンプ１０は、電流源制御及
び電流シンク制御の双方が零に等しければ、オフとなり
得る。更に、チャージ・ポンプ１０は、電流源制御２０
が０で、かつ、電流シンク制御５０が１であれば、電流
シンクとして動作し得る。最後に、チャージ・ポンプ１
０の出力は、電流源制御２０及び電流シンク制御５０双
方が、１に等しければ、電流源出力及び電流シンク出力
の間の差分を含み得る。
流シンク１４は、独立して制御することができる。図２
は、電流シンク制御５０及び電流源制御２０からの入力
の種との組合せに基づく、チャージ・ポンプ１０の電位
出力を図示している。図２において、電流源制御または
電流シンク制御に対する欄の１は、正の端子の電圧が、
負の端子の電圧に比して大であることを意味する。ま
た、０は、正の端子の電圧が、負の端子の電圧に比して
小であることを意味している。従って、チャージ・ポン
プ１０は、４つの別個の状態で動作することができる。
第１に、チャージ・ポンプ１０は、電流源制御が１で、
かつ、電流シンク制御が０であれば、電流源として動作
し得る。また、チャージ・ポンプ１０は、電流源制御及
び電流シンク制御の双方が零に等しければ、オフとなり
得る。更に、チャージ・ポンプ１０は、電流源制御２０
が０で、かつ、電流シンク制御５０が１であれば、電流
シンクとして動作し得る。最後に、チャージ・ポンプ１
０の出力は、電流源制御２０及び電流シンク制御５０双
方が、１に等しければ、電流源出力及び電流シンク出力
の間の差分を含み得る。
【００２１】図３は、一般に参照符号１０′が付され、
本発明の教示に従って構成されたチャージ・ポンプの別
の実施例を図示している。チャージ・ポンプ１０′は、
図１のチャージ・ポンプ１０と実質的に同一である。ア
クティブ・デバイス２４のドレインは、第２の、即ち、
チャージ・ポンプ１０′用の相補式出力をもたらすよう
に、アクティブ・デバイス７６のドレインに結合するこ
とができる。以上、本発明を詳細に説明したが、特許請
求の範囲によって規定されるこの本発明の精神及び範囲
にもとることなく、種々の変更、変換及び代替を行うこ
とができることを了知すべきである。例えば、電流ミラ
ーのトランジスタは、該電流ミラーの各分岐点に異なる
電流をもたらすように、一定の大きさに作ることができ
る。その代わりに、電流ミラーの各トランジスタの寸法
を略等しくすることができることによって、ミラーの各
分岐点に略同一の電流をもたらす。チャージ・ポンプ１
０の適切な電流出力をもたらすべく、抵抗器の値を変え
ることができる。最後に、電流源１２及び電流シンク１
４双方に対して「オン」及び「オフ」状態の間の１つ以
上の「中間」状態をもたらすべく、抵抗器及びトランジ
スタの各値を、既知の教示によって調整することができ
る。
本発明の教示に従って構成されたチャージ・ポンプの別
の実施例を図示している。チャージ・ポンプ１０′は、
図１のチャージ・ポンプ１０と実質的に同一である。ア
クティブ・デバイス２４のドレインは、第２の、即ち、
チャージ・ポンプ１０′用の相補式出力をもたらすよう
に、アクティブ・デバイス７６のドレインに結合するこ
とができる。以上、本発明を詳細に説明したが、特許請
求の範囲によって規定されるこの本発明の精神及び範囲
にもとることなく、種々の変更、変換及び代替を行うこ
とができることを了知すべきである。例えば、電流ミラ
ーのトランジスタは、該電流ミラーの各分岐点に異なる
電流をもたらすように、一定の大きさに作ることができ
る。その代わりに、電流ミラーの各トランジスタの寸法
を略等しくすることができることによって、ミラーの各
分岐点に略同一の電流をもたらす。チャージ・ポンプ１
０の適切な電流出力をもたらすべく、抵抗器の値を変え
ることができる。最後に、電流源１２及び電流シンク１
４双方に対して「オン」及び「オフ」状態の間の１つ以
上の「中間」状態をもたらすべく、抵抗器及びトランジ
スタの各値を、既知の教示によって調整することができ
る。
【００２２】以上の説明に関して更に以下の項を開示す
る。 （１） 差動構成で結合されたスイッチと、前記スイッ
チに応答して、電流ミラー用の電流を設定するトランジ
スタ及び電流源の出力電流をもたらす第１及び第２のト
ランジスタを備えた前記電流ミラーであって、前記スイ
ッチが、第１及び第２の出力電流間で、前記電流源の前
記トランジスタによって出力される電流を切り換えるべ
く動作可能となるように、前記トランジスタが、前記ス
イッチと共に折返し縦続構成で結合されてなる前記電流
ミラーと、を具備したことを特徴とする前記電流源。
る。 （１） 差動構成で結合されたスイッチと、前記スイッ
チに応答して、電流ミラー用の電流を設定するトランジ
スタ及び電流源の出力電流をもたらす第１及び第２のト
ランジスタを備えた前記電流ミラーであって、前記スイ
ッチが、第１及び第２の出力電流間で、前記電流源の前
記トランジスタによって出力される電流を切り換えるべ
く動作可能となるように、前記トランジスタが、前記ス
イッチと共に折返し縦続構成で結合されてなる前記電流
ミラーと、を具備したことを特徴とする前記電流源。
【００２３】（２） 第１項記載の電流源において、前
記スイッチに結合されて、前記電流源の出力を制御すべ
く、制御信号を前記スイッチにもたらす回路群を更に具
備したことを特徴とする前記電流源。
記スイッチに結合されて、前記電流源の出力を制御すべ
く、制御信号を前記スイッチにもたらす回路群を更に具
備したことを特徴とする前記電流源。
【００２４】（３） 第１項記載の電流源において、前
記電流ミラーの前記トランジスタのおのおのが、所定の
第１及び第２の出力電流をもたらすように、所定の寸法
を有することを特徴とする前記電流源。
記電流ミラーの前記トランジスタのおのおのが、所定の
第１及び第２の出力電流をもたらすように、所定の寸法
を有することを特徴とする前記電流源。
【００２５】（４） 第１項記載の電流源において、前
記出力トランジスタの前記出力は、相補型出力を含んで
いることを特徴とする前記電流源。
記出力トランジスタの前記出力は、相補型出力を含んで
いることを特徴とする前記電流源。
【００２６】（５） 第１項記載の電流源において、前
記第１及び第２の出力電流の一方が、略０Ａを含んでい
ることを特徴とする前記電流源。
記第１及び第２の出力電流の一方が、略０Ａを含んでい
ることを特徴とする前記電流源。
【００２７】（６） 第１項記載の電流源において、前
記電流ミラーの前記トランジスタは、Ｐ型ＭＯＳＦＥＴ
装置を備えていることを特徴とする前記電流源。
記電流ミラーの前記トランジスタは、Ｐ型ＭＯＳＦＥＴ
装置を備えていることを特徴とする前記電流源。
【００２８】（７） 第１項記載の電流源において、前
記スイッチは、エミッタ結合式差動構成で結合された２
つのＮＰＮバイポーラ接合トランジスタを備えているこ
とを特徴とする前記電流源。
記スイッチは、エミッタ結合式差動構成で結合された２
つのＮＰＮバイポーラ接合トランジスタを備えているこ
とを特徴とする前記電流源。
【００２９】（８） 第１及び第２の出力電流を発生す
る回路群、及び差分入力を有し、前記発生回路群に結合
されて、かつ、前記第１及び第２の出力電流間で、前記
発生する回路群によって出力される電流を切り換えるべ
く動作可能であって、チャージ・ポンプが電流源として
機能すべく動作可能となるようにしてなるスイッチを備
えた電流源と、第１及び第２の出力電流を発生する回路
群、差分入力を有し、前記発生する回路群に結合され、
かつ、前記第１及び第２の出力電流間で、前記発生する
回路群によって出力される電流を切り換えるべく動作可
能なスイッチ、及び前記発生する回路群の前記第１及び
第２の出力電流に応答すると共に、第３及び第４の出力
電流の一方を発生すべく動作可能であって、前記チャー
ジ・ポンプが電流シンクとして機能すべく動作可能とな
るようにしてなる回路群を備えた電流シンクと、を具備
したことを特徴とする前記チャージ・ポンプ。
る回路群、及び差分入力を有し、前記発生回路群に結合
されて、かつ、前記第１及び第２の出力電流間で、前記
発生する回路群によって出力される電流を切り換えるべ
く動作可能であって、チャージ・ポンプが電流源として
機能すべく動作可能となるようにしてなるスイッチを備
えた電流源と、第１及び第２の出力電流を発生する回路
群、差分入力を有し、前記発生する回路群に結合され、
かつ、前記第１及び第２の出力電流間で、前記発生する
回路群によって出力される電流を切り換えるべく動作可
能なスイッチ、及び前記発生する回路群の前記第１及び
第２の出力電流に応答すると共に、第３及び第４の出力
電流の一方を発生すべく動作可能であって、前記チャー
ジ・ポンプが電流シンクとして機能すべく動作可能とな
るようにしてなる回路群を備えた電流シンクと、を具備
したことを特徴とする前記チャージ・ポンプ。
【００３０】（９） 第８項記載のチャージ・ポンプに
おいて、前記電流源が、差動構成で結合されたスイッチ
と、前記スイッチに応答し、電流ミラー用の電流を設定
するトランジスタ、及び前記電流源の出力電流をもたら
す第１及び第２のトランジスタを備えた前記電流ミラー
であって、前記トランジスタが、前記スイッチと共に折
返し縦続構成で結合されて、前記スイッチが、第１及び
第２の出力電流間で、前記電流源の前記トランジスタに
よって出力される電流を切り換えるべく動作可能となる
ようにしてなる前記電流ミラーと、を備えたことを特徴
とする前記チャージ・ポンプ。
おいて、前記電流源が、差動構成で結合されたスイッチ
と、前記スイッチに応答し、電流ミラー用の電流を設定
するトランジスタ、及び前記電流源の出力電流をもたら
す第１及び第２のトランジスタを備えた前記電流ミラー
であって、前記トランジスタが、前記スイッチと共に折
返し縦続構成で結合されて、前記スイッチが、第１及び
第２の出力電流間で、前記電流源の前記トランジスタに
よって出力される電流を切り換えるべく動作可能となる
ようにしてなる前記電流ミラーと、を備えたことを特徴
とする前記チャージ・ポンプ。
【００３１】（１０） 第８項記載のチャージ・ポンプ
において、前記電流シンクが、電流ミラー用の電流を設
定するトランジスタ、及び前記第１の電流ミラーの出力
電流をもたらす第１及び第２のトランジスタを備えた前
記第１の電流ミラーと、折返し縦続構成を形成するよう
に、前記第１の電流ミラーの前記トランジスタに結合さ
れたスイッチであって、第１及び第２の出力電流間で、
前記第１の電流ミラーの前記出力トランジスタによって
出力される電流を切り換えるように、前記スイッチが、
エミッタ結合式差動構成で結合されてなる前記スイッチ
と、前記第１の電流ミラーに応答し、前記第２の電流ミ
ラー用の電流を設定するトランジスタ、及び前記第２の
電流ミラーの出力電流をもたらす第１及び第２のトラン
ジスタを備えた第２の電流ミラーであって、前記トラン
ジスタが、前記第１の電流ミラーの前記第１及び第２の
出力トランジスタと共に折返し縦続構成で結合されてな
る前記第２の電流ミラーと、を備えたことを特徴とする
前記チャージ・ポンプ。
において、前記電流シンクが、電流ミラー用の電流を設
定するトランジスタ、及び前記第１の電流ミラーの出力
電流をもたらす第１及び第２のトランジスタを備えた前
記第１の電流ミラーと、折返し縦続構成を形成するよう
に、前記第１の電流ミラーの前記トランジスタに結合さ
れたスイッチであって、第１及び第２の出力電流間で、
前記第１の電流ミラーの前記出力トランジスタによって
出力される電流を切り換えるように、前記スイッチが、
エミッタ結合式差動構成で結合されてなる前記スイッチ
と、前記第１の電流ミラーに応答し、前記第２の電流ミ
ラー用の電流を設定するトランジスタ、及び前記第２の
電流ミラーの出力電流をもたらす第１及び第２のトラン
ジスタを備えた第２の電流ミラーであって、前記トラン
ジスタが、前記第１の電流ミラーの前記第１及び第２の
出力トランジスタと共に折返し縦続構成で結合されてな
る前記第２の電流ミラーと、を備えたことを特徴とする
前記チャージ・ポンプ。
【００３２】（１１） 第８項記載のチャージ・ポンプ
において、前記電流シンク及び前記電流源に結合され
て、前記電流シンク及び前記電流源を独立に制御する回
路群を更に具備したことを特徴とする前記チャージ・ポ
ンプ。
において、前記電流シンク及び前記電流源に結合され
て、前記電流シンク及び前記電流源を独立に制御する回
路群を更に具備したことを特徴とする前記チャージ・ポ
ンプ。
【００３３】（１２） 第８項記載のチャージ・ポンプ
において、前記電流源及び前記電流シンクのおのおの
は、相補形出力をもたらすことを特徴とする前記チャー
ジ・ポンプ。
において、前記電流源及び前記電流シンクのおのおの
は、相補形出力をもたらすことを特徴とする前記チャー
ジ・ポンプ。
【００３４】（１３） 第８項記載のチャージ・ポンプ
において、前記電流源及び前記電流シンクの出力は、共
に結合されることを特徴とする前記チャージ・ポンプ。
において、前記電流源及び前記電流シンクの出力は、共
に結合されることを特徴とする前記チャージ・ポンプ。
【００３５】（１４） 第８項記載のチャージ・ポンプ
において、前記電流源が、電流ミラー用の電流を設定す
るＰ型ＭＯＳＦＥＴトランジスタ、及び前記電流源の出
力電流をもたらす第１及び第２のＰ型ＭＯＳＦＥＴトラ
ンジスタを備えた前記電流ミラーと、折返し縦続構成を
形成すべく、前記電流ミラーの前記出力Ｐ型トランジス
タに結合されたスイッチであって、前記第１及び第２の
出力電流の間で、前記電流源の前記出力トランジスタに
よって出力される電流を切り換えるように、エミッタ結
合式差動構成で結合された２つのＮＰＮバイポーラ接合
トランジスタを備えてなる前記スイッチと、を備えたこ
とを特徴とする前記チャージ・ポンプ。
において、前記電流源が、電流ミラー用の電流を設定す
るＰ型ＭＯＳＦＥＴトランジスタ、及び前記電流源の出
力電流をもたらす第１及び第２のＰ型ＭＯＳＦＥＴトラ
ンジスタを備えた前記電流ミラーと、折返し縦続構成を
形成すべく、前記電流ミラーの前記出力Ｐ型トランジス
タに結合されたスイッチであって、前記第１及び第２の
出力電流の間で、前記電流源の前記出力トランジスタに
よって出力される電流を切り換えるように、エミッタ結
合式差動構成で結合された２つのＮＰＮバイポーラ接合
トランジスタを備えてなる前記スイッチと、を備えたこ
とを特徴とする前記チャージ・ポンプ。
【００３６】（１５） 第８項記載のチャージ・ポンプ
において、前記電流シンクが、電流ミラー用の電流を設
定するＰ型ＭＯＳＦＥＴトランジスタ、及び前記第１の
電流ミラーの出力電流をもたらす第１及び第２のＰ型Ｍ
ＯＳＦＥＴトランジスタを備えた前記第１の電流ミラー
と、折返し縦続構成を形成するように、前記第１の電流
ミラーの前記出力Ｐ型トランジスタに結合されたスイッ
チであって、第１及び第２の出力電流の間で、前記第１
の電流ミラーの前記出力Ｐ型トランジスタによって出力
された電流を切り換えるように、エミッタ結合式差動構
成で結合された２つのＮＰＮバイポーラ接合トランジス
タを備えてなる前記スイッチと、第２の電流ミラー用の
電流を設定するＮ型ＭＯＳＦＥＴトランジスタ、及び前
記第２の電流ミラーの出力電流をもたらす第１及び第２
のＮ型ＭＯＳＦＥＴトランジスタを備え、前記第１の電
流源に応答する前記第２の電流ミラーであって、前記Ｎ
型トランジスタが、前記第１の電流ミラーの前記出力Ｐ
型トランジスタと共に折返し縦続構成で結合されてなる
前記第２の電流ミラーと、を備えたことを特徴とする前
記チャージ・ポンプ。
において、前記電流シンクが、電流ミラー用の電流を設
定するＰ型ＭＯＳＦＥＴトランジスタ、及び前記第１の
電流ミラーの出力電流をもたらす第１及び第２のＰ型Ｍ
ＯＳＦＥＴトランジスタを備えた前記第１の電流ミラー
と、折返し縦続構成を形成するように、前記第１の電流
ミラーの前記出力Ｐ型トランジスタに結合されたスイッ
チであって、第１及び第２の出力電流の間で、前記第１
の電流ミラーの前記出力Ｐ型トランジスタによって出力
された電流を切り換えるように、エミッタ結合式差動構
成で結合された２つのＮＰＮバイポーラ接合トランジス
タを備えてなる前記スイッチと、第２の電流ミラー用の
電流を設定するＮ型ＭＯＳＦＥＴトランジスタ、及び前
記第２の電流ミラーの出力電流をもたらす第１及び第２
のＮ型ＭＯＳＦＥＴトランジスタを備え、前記第１の電
流源に応答する前記第２の電流ミラーであって、前記Ｎ
型トランジスタが、前記第１の電流ミラーの前記出力Ｐ
型トランジスタと共に折返し縦続構成で結合されてなる
前記第２の電流ミラーと、を備えたことを特徴とする前
記チャージ・ポンプ。
【００３７】（１６） 第８項記載のチャージ・ポンプ
において、前記電流源が、電流ミラー用の電流を設定す
るＰ型ＭＯＳＦＥＴトランジスタ、及び前記電流源の出
力電流をもたらす第１及び第２のＰ型ＭＯＳＦＥＴトラ
ンジスタを備えた前記電流ミラーと、折返し縦続構成を
形成すべく、前記電流ミラーの前記出力Ｐ型トランジス
タに結合されたスイッチであって、第１及び第２の出力
電流の間で、前記電流源の前記出力トランジスタによっ
て出力される電流を切り換えるように、エミッタ結合式
差動構成で結合された２つのＮＰＮバイポーラ接合トラ
ンジスタを備えてなる前記スイッチと、を備え、かつ前
記電流シンクが、電流源用の電流を設定するＰ型ＭＯＳ
ＦＥＴトランジスタ、及び前記第１の電流ミラーの出力
電流をもたらす第１及び第２のＰ型ＭＯＳＦＥＴトラン
ジスタを備えた前記第１の電流ミラーと、折返し縦続構
成を形成すべく、前記第１の電流ミラーの前記出力Ｐ型
トランジスタに結合されたスイッチであって、第１及び
第２の出力電流の間で、前記第１の電流ミラーの前記出
力Ｐ型トランジスタによって出力される電流を切り換え
るように、エミッタ結合式差動構成で結合された２つの
ＮＰＮバイポーラ接合トランジスタを備えてなる前記ス
イッチと、第２の電流ミラー用電流を設定するＮ型ＭＯ
ＳＦＥＴトランジスタ、及び前記第２の電流ミラーの出
力電流をもたらす第１及び第２のＮ型ＭＯＳＦＥＴトラ
ンジスタを備え、前記第１の電流ミラーに応答する前記
第２の電流ミラーであって、前記Ｎ型トランジスタが、
前記第１の電流ミラーの前記出力Ｐ型トランジスタと共
に折返し縦続構成で結合されてなる前記第２の電流ミラ
ーと、を備えたことを特徴とする前記チャージ・ポン
プ。
において、前記電流源が、電流ミラー用の電流を設定す
るＰ型ＭＯＳＦＥＴトランジスタ、及び前記電流源の出
力電流をもたらす第１及び第２のＰ型ＭＯＳＦＥＴトラ
ンジスタを備えた前記電流ミラーと、折返し縦続構成を
形成すべく、前記電流ミラーの前記出力Ｐ型トランジス
タに結合されたスイッチであって、第１及び第２の出力
電流の間で、前記電流源の前記出力トランジスタによっ
て出力される電流を切り換えるように、エミッタ結合式
差動構成で結合された２つのＮＰＮバイポーラ接合トラ
ンジスタを備えてなる前記スイッチと、を備え、かつ前
記電流シンクが、電流源用の電流を設定するＰ型ＭＯＳ
ＦＥＴトランジスタ、及び前記第１の電流ミラーの出力
電流をもたらす第１及び第２のＰ型ＭＯＳＦＥＴトラン
ジスタを備えた前記第１の電流ミラーと、折返し縦続構
成を形成すべく、前記第１の電流ミラーの前記出力Ｐ型
トランジスタに結合されたスイッチであって、第１及び
第２の出力電流の間で、前記第１の電流ミラーの前記出
力Ｐ型トランジスタによって出力される電流を切り換え
るように、エミッタ結合式差動構成で結合された２つの
ＮＰＮバイポーラ接合トランジスタを備えてなる前記ス
イッチと、第２の電流ミラー用電流を設定するＮ型ＭＯ
ＳＦＥＴトランジスタ、及び前記第２の電流ミラーの出
力電流をもたらす第１及び第２のＮ型ＭＯＳＦＥＴトラ
ンジスタを備え、前記第１の電流ミラーに応答する前記
第２の電流ミラーであって、前記Ｎ型トランジスタが、
前記第１の電流ミラーの前記出力Ｐ型トランジスタと共
に折返し縦続構成で結合されてなる前記第２の電流ミラ
ーと、を備えたことを特徴とする前記チャージ・ポン
プ。
【００３８】（１７） 電流源を制御する方法におい
て、電流ミラーにて電流を設定し、この際、該電流ミラ
ーが、該電流ミラー用の電流を設定するトランジスタ及
び第１及び第２の出力電流の一方をもたらす第１及び第
２のトランジスタを備えてなる段階と、差動構成で結合
されると共に、前記電流ミラーの前記トランジスタと共
に折返し縦続構成を形成すべく結合された第１及び第２
のトランジスタを備えたスイッチを使用して、前記第１
及び第２の出力電流の一方を選択する段階と、第１の所
定の制御電圧に応答して、前記第１の出力電流を出力す
る段階と、第２の所定の制御電圧に応答して、前記第２
の出力電流を出力する段階と、を具備したことを特徴と
する前記方法。
て、電流ミラーにて電流を設定し、この際、該電流ミラ
ーが、該電流ミラー用の電流を設定するトランジスタ及
び第１及び第２の出力電流の一方をもたらす第１及び第
２のトランジスタを備えてなる段階と、差動構成で結合
されると共に、前記電流ミラーの前記トランジスタと共
に折返し縦続構成を形成すべく結合された第１及び第２
のトランジスタを備えたスイッチを使用して、前記第１
及び第２の出力電流の一方を選択する段階と、第１の所
定の制御電圧に応答して、前記第１の出力電流を出力す
る段階と、第２の所定の制御電圧に応答して、前記第２
の出力電流を出力する段階と、を具備したことを特徴と
する前記方法。
【００３９】（１８） 第１７項記載の方法において、
前記出力する段階は、相補形出力をもたらす段階を更に
備えたことを特徴とする前記方法。
前記出力する段階は、相補形出力をもたらす段階を更に
備えたことを特徴とする前記方法。
【００４０】（１９） 第１７項記載の方法において、
前記第１の出力電流を出力する前記段階は、０Ａに略等
しい電流を出力する段階を備えていることを特徴とする
前記方法。
前記第１の出力電流を出力する前記段階は、０Ａに略等
しい電流を出力する段階を備えていることを特徴とする
前記方法。
【００４１】（２０） 第１７項記載の方法において、
第１及び第２の所定の出力電流の間で選択を行うよう
に、エミッタ結合式差動構成で結合された第１及び第２
のＮＰＮバイポーラ接合トランジスタを備えたスイッチ
に、制御電圧をもたらす段階を更に具備したことを特徴
とする前記方法。
第１及び第２の所定の出力電流の間で選択を行うよう
に、エミッタ結合式差動構成で結合された第１及び第２
のＮＰＮバイポーラ接合トランジスタを備えたスイッチ
に、制御電圧をもたらす段階を更に具備したことを特徴
とする前記方法。
【００４２】（２１） 電流源１２及び電流シンク１４
を有するチャージ・ポンプ１０が提供される。電流源１
２は、電流ミラー１６及びスイッチ１８を使用して、２
つの出力電流の一方を発生する。スイッチ１８は、電流
源制御２０からの信号に基づいて、２つの出力の間で選
択を行う。電流シンク１４は、電流ミラー４４及び４
６、及びスイッチ４８を使用して、２つの電流の一方を
発生する。スイッチ４８は、電流ミラー４４及び４６に
よって発生される２つの電流の中から選択を行う。
を有するチャージ・ポンプ１０が提供される。電流源１
２は、電流ミラー１６及びスイッチ１８を使用して、２
つの出力電流の一方を発生する。スイッチ１８は、電流
源制御２０からの信号に基づいて、２つの出力の間で選
択を行う。電流シンク１４は、電流ミラー４４及び４
６、及びスイッチ４８を使用して、２つの電流の一方を
発生する。スイッチ４８は、電流ミラー４４及び４６に
よって発生される２つの電流の中から選択を行う。
【図面の簡単な説明】
【図１】本発明の教示に従って構成したチャージ・ポン
プの実施例を示す回路図である。
プの実施例を示す回路図である。
【図２】２つの個別制御入力に基づき、本発明の教示に
従って構成されたチャージ・ポンプの出力を示すテーブ
ルである。
従って構成されたチャージ・ポンプの出力を示すテーブ
ルである。
【図３】相補形出力を有すると共に、本発明の教示に従
って構成されたチャージ・ポンプの第２の実施例を示す
回路図である。
って構成されたチャージ・ポンプの第２の実施例を示す
回路図である。
【符号の説明】 １０ チャージ・ポンプ １２ 電流源 １４ 電流シンク １６ 電流ミラー １８ スイッチ ４４ 第１の電流ミラー ４６ 第２の電流ミラー ４８ スイッチ
Claims (2)
- 【請求項１】 差動構成で結合されたスイッチと、 前記スイッチに応答して、電流ミラー用の電流を設定す
るトランジスタ及び電流源の出力電流をもたらす第１及
び第２のトランジスタを備えた前記電流ミラーであっ
て、前記スイッチが、第１及び第２の出力電流間で、前
記電流源の前記トランジスタによって出力される電流を
切り換えるべく動作可能となるように、前記トランジス
タが、前記スイッチと共に折返し縦続構成で結合されて
なる前記電流ミラーと、を具備したことを特徴とする前
記電流源。 - 【請求項２】 電流源を制御する方法において、 電流ミラーにて電流を設定し、この際、該電流ミラー
が、該電流ミラー用の電流を設定するトランジスタ及び
第１及び第２の出力電流の一方をもたらす第１及び第２
のトランジスタを備えてなる段階と、 差動構成で結合されると共に、前記電流ミラーの前記ト
ランジスタと共に折返し縦続構成を形成すべく結合され
た第１及び第２のトランジスタを備えたスイッチを使用
して、前記第１及び第２の出力電流の一方を選択する段
階と、 第１の所定の制御電圧に応答して、前記第１の出力電流
を出力する段階と、 第２の所定の制御電圧に応答して、前記第２の出力電流
を出力する段階と、を具備したことを特徴とする前記方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US189010 | 1994-01-28 | ||
| US08/189,010 US5453680A (en) | 1994-01-28 | 1994-01-28 | Charge pump circuit and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0856155A true JPH0856155A (ja) | 1996-02-27 |
Family
ID=22695532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7013036A Pending JPH0856155A (ja) | 1994-01-28 | 1995-01-30 | チャージ・ポンプ回路及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5453680A (ja) |
| JP (1) | JPH0856155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013031206A (ja) * | 2007-01-30 | 2013-02-07 | Mosaid Technologies Inc | 遅延ロックループ／フェーズロックループにおける移相処理 |
| JP2018516504A (ja) * | 2015-04-23 | 2018-06-21 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路における充電／放電スイッチを実現するための回路、および集積回路における充電／放電スイッチを実現する方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3306235B2 (ja) * | 1994-10-31 | 2002-07-24 | 三菱電機株式会社 | チャージポンプ回路及びｐｌｌ回路 |
| US5594326A (en) * | 1995-06-07 | 1997-01-14 | Analog Devices, Inc. | Sub-rail voltage regulator with low stand-by current and high load current |
| US5767736A (en) * | 1995-11-27 | 1998-06-16 | Lucent Technologies Inc. | Charge pump having high switching speed and low switching noise |
| US5818287A (en) * | 1996-06-20 | 1998-10-06 | Ati Technologies Inc. | Gate-switching charge-pump implemented inside a phase locked loop |
| EP0851586A1 (fr) * | 1996-12-31 | 1998-07-01 | Koninklijke Philips Electronics N.V. | Circuit intégré contenant un dissymétriseur |
| DE69914266T2 (de) * | 1998-08-18 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Gesteuert Stromquelle mit beschleunigtem Umschalten |
| EP1014547A3 (en) | 1998-12-21 | 2000-11-15 | Fairchild Semiconductor Corporation | Low-current charge pump system |
| DE19934723A1 (de) | 1999-07-23 | 2001-02-01 | Infineon Technologies Ag | Steuerbare Stromquellenschaltung und hiermit ausgestatteter Phasenregelkreis |
| US9495982B2 (en) * | 2014-05-01 | 2016-11-15 | Texas Instruments Incorporated | Current-limiting in an amplifier system |
| EP3352042B1 (en) | 2017-01-18 | 2021-04-07 | ams AG | Output circuit and method for providing an output current |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713560A (en) * | 1986-06-05 | 1987-12-15 | Fairchild Semiconductor Corporation | Switched impedance emitter coupled logic gate |
| US4706013A (en) * | 1986-11-20 | 1987-11-10 | Industrial Technology Research Institute | Matching current source |
| US4825142A (en) * | 1987-06-01 | 1989-04-25 | Texas Instruments Incorporated | CMOS substrate charge pump voltage regulator |
| US4847519A (en) * | 1987-10-14 | 1989-07-11 | Vtc Incorporated | Integrated, high speed, zero hold current and delay compensated charge pump |
| JP2879763B2 (ja) * | 1989-06-27 | 1999-04-05 | ソニー株式会社 | Ｐｌｌのチャージポンプ回路 |
| GB2249443B (en) * | 1990-10-31 | 1994-06-08 | Gen Electric Co Plc | Charge pump circuit |
| US5247241A (en) * | 1991-10-21 | 1993-09-21 | Silicon Systems, Inc. | Frequency and capacitor based constant current source |
-
1994
- 1994-01-28 US US08/189,010 patent/US5453680A/en not_active Expired - Lifetime
-
1995
- 1995-01-30 JP JP7013036A patent/JPH0856155A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013031206A (ja) * | 2007-01-30 | 2013-02-07 | Mosaid Technologies Inc | 遅延ロックループ／フェーズロックループにおける移相処理 |
| JP2018516504A (ja) * | 2015-04-23 | 2018-06-21 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | 集積回路における充電／放電スイッチを実現するための回路、および集積回路における充電／放電スイッチを実現する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5453680A (en) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736880A (en) | Differential charge pump using surtchingly controlled current generators | |
| JPH0856155A (ja) | チャージ・ポンプ回路及び方法 | |
| KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
| US5357216A (en) | Current sourcing and sinking circuit for driving a VCO charge pump | |
| EP1064725B1 (en) | Bicmos switch circuit | |
| US5631580A (en) | BICMOS ECL-CMOS level converter | |
| JP2557996B2 (ja) | 相補的エミツタ・フオロワ・ドライバ | |
| US6864651B1 (en) | Bi-directional motor control circuit | |
| JP2000200111A (ja) | 加速されたスイッチングのための制御電流源 | |
| US5546040A (en) | Power efficient transistor and method therefor | |
| US20010045850A1 (en) | Charge Pump Circuit | |
| US5467051A (en) | Low voltage precision switch | |
| US5563503A (en) | Source/sink current generating circuit system | |
| US5510744A (en) | Control circuit for reducing ground and power bounce from an output driver circuit | |
| KR900001746B1 (ko) | 바이 씨 모스에 의한 고전압 대전력 구동회로 | |
| JPH10275021A (ja) | 電流調整回路 | |
| US20200228119A1 (en) | Lower voltage switching of current mode logic circuits | |
| JP3119781B2 (ja) | 電流発生装置 | |
| JPS63126318A (ja) | チヤ−ジポンプ回路 | |
| JPH03244011A (ja) | 定電流回路 | |
| JP2003234624A (ja) | ドライブ回路 | |
| JPH03252217A (ja) | 高精度スイッチング電流源 | |
| JPH05268032A (ja) | 半導体集積回路装置 | |
| JPH0434849B2 (ja) | ||
| JPS62220010A (ja) | スイツチング電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050408 |