JPH03252217A - 高精度スイッチング電流源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、電子回路に関し、特に高速にオン、オフ切換
えが可能な電流源に関する。

（背景技術） 切換え（スイッチング）電流源は、バイポーラおよび相
補型金属酸化物半導体（ＣＭＯ３）の両方のフォーマッ
トにおいて実現されている。

バイポーラでは、１対のバイポーラ・トランジスタが差
動スイッチとして接続され、１つのトランジスタの出力
が電流源出力とされる。回路に流れる定常電訛が存在し
、一方のトランジスタあるいは他方のトランジスタに対
する電流の流れを制御するためバイアスｍ号が２つのバ
イポーラ・トランジスタのへ−スに印加される。電流源
は、この印加された電流を通すため出力トランジスタに
バイアスをかけることにより「オン」に切換えられ、一
方、この出力トランジスタから他のトランジスタへ流れ
るよう電流の向きを変えるためトランジスタにバイアス
をかけることにより「オフ」に切換えられる。

バイポーラ電流源における問題の１つは、デバイスを明
確に切換えることが難しいことである。定電流出力を即
時生じるのではな（、出力トランジスタのエミッタ電圧
が切換えの際過渡的な振動を生じ、これが出力電流を所
望の公称値から同様に変動させる。このような切換えの
過渡状態は低減することはできるが、このためにはより
複雑な回路とより高い電圧源を付設することを必要とす
る。また、電流か流れ、オンあるいはオフの状態にある
かどうかに拘わらず、回路は電力を消費しているため、
電力消費に関しては非常に効率かよいとは言えない。

ＣＭＯ３によるスイッチング電流源では、単一のＣＭＯ
３Ｉ−ランジスタを使用し、このトランジスタはそのゲ
ートに加えられる電圧制御信号によってオンあるいはオ
フとされる。エンハンスメント・デバイスの場合は、出
力電流は、そのゲートに対して大きな電圧の信号を加え
ることによりオフにされ、次いで低い電圧信号によりオ
ンにされ、空乏層型デバイスの場合は反対のパターンが
用いられる。このタイプの電流源はバイポーラ式より少
ない電力を消費するが、ＣＭＯＳトランジスタは大きな
処理の変動を受け、その閾値電圧は予測が困難であり、
電流源から得られる最終的な電流値も同様に予測が困難
となる。ＣＭＯＳトランジスタはまた、固有の低出力抵
抗を持ち、これは電流源としては望ましくない特性であ
る。

（発明の概要） 本発明は、電圧の制御下でオンおよびオフの切換えが可
能で、オンの切換え時に非常に高いコンプライアンスを
有し、オフ切換え時にはほとんとあるいは全く電力を消
費せず、高い出力抵抗を呈し、制御電圧における大きな
変動を許容し、正確かつ予測可能な電流出力を生じる電
流源の提供を目的とするものである。

これらの目的を達成するため、本発明は、第１のトラン
ジスタが基準電流を確立し、第２のトランジスタが第１
のトランジスタのスレーブとなって基準電流に比例する
出力電流を生じるマスター／スレーブ回路を使用する。

２つのトランジスタは、ベースが電流ミラー形態で遮断
可能な回路接続により一緒に接続された比例的にマツチ
したバイポーラ・デバイスであることが望ましい。ベー
ス回路接続中に介挿された電流制御スイッチが、トラン
ジスタのベースを１つのスイッチング状態で接続して、
第２のトランジスタが第１のトランジスタの基準電流を
比例的に鏡映し、これにより制御された電流出力を生じ
る。

逆のスイッチング状態にある時、このスイッチは２つの
トランジスタのベースを遮断し、これにより第２のトラ
ンジスタに流れる電流を終了させて電流源を「オフ」に
する。

このスイッチは電界効果トランジスタ（ＦＥＴ）である
ことが望ましいが、ダイオード・ブリッジ回路あるいは
３つの増幅器リングの如き他の方法で実現することもで
きる。第２のＦＥＴの形態であることが望ましい放電ス
イッチが、電流源トランジスタがオフの時このトランジ
スタのベースを放電するように接続される。この目的の
ため、放電トランジスタは電流制御スイッチ・トランジ
スタとは逆の動作で切換えられる。

本発明の上記および他の特徴および利点については、当
業者には、添付図面に関連した望ましい実施態様の以降
の詳細な記述から明らかになるであろう。

（実施例） 第１図は、本発明の一実施例の概略図である。

１対のＰＮＰバイポーラ・トランジスタＱｌおよびＱ２
は、そのベースが金属酸化物半導体電界効果トランジス
タ（ＭＯＳＦＥＴ）ＴＩのソース−ドレーン回路を介し
て一緒に接続されている。ＱｌおよびＱ２はまたＣＭＯ
８ＦＥＴとして実現することもできるが、バイポーラ・
トランジスタがその電流出力が予測が更に可能である故
に望ましく、ＦＥＴは処理変動による閾値電圧の変動を
免れず、これがその電流レベルの予測をやや困難にする
。

ＱｌおよびＱ２のエミッタは、それぞれ電流制限抵抗Ｒ
１およびＲ２を介して正の電圧バス２に接続される。Ｑ
ｌのベースおよびコレクタは、Ｑｌが一定基準電流を引
張るようにダイオード形態で一緒に接続される。Ｑｌの
コレクタは、グラウンドあるいは適当な負の電圧バスに
接続される。

Ｑ２は、ＭＯ８ＦＥＴスイッチＴＩが閉じられる時、Ｑ
２のベースがＱｌおよびＱ２のベースに接続されてＱｌ
のコレクタ−エミッタ回路に流れる基準電流を比例的に
鏡映するように、Ｑｌと比例的にマツチさせられる。こ
のように、ＱＬ１０２回路は、従来の電流ミラーとして
Ｑ２をＱｌのスレーブとして作動する。

Ｔ１のゲートはバイアス電圧ｖｈにより制御されて、電
流源に対するスインチング制御要素を提供する。ｖｈが
ＴＩを導通状態になるようバイアスをかける電圧レベル
にある時、ＱｌおよびＱ２のベースは有効に一緒に接続
され、Ｑ２に出力電流■。を流させて、これがＱｌに流
れる既知の電流を比例的に鏡映して電流源回路から出力
電流を与える。Ｑｌに流れる電流を正確に確立すること
ができ、２つのトランジスタが同じブロゼスにおいて形
成される時Ｑ２と０１間のマツチングもまた正確に行う
ことができるため、１０を非常に正確に生しることがで
きる。Ｔ１の相互接続によるＱ２のスイッチング動作は
、Ｑ２の電流出力に大きな振動を生じることなく明瞭に
行われる。ＴＩがオフに切換えられる時Ｑ２は電流がゼ
ロとなり、これにより電流源がオフの際電力を保存する
。

Ｍ　ＯＳ　Ｆ　Ｅ　Ｔとして示したが、Ｔ１は任意の種
類、例えば接合型ＦＥＴ　（ＪＦＥＴ）として構成する
ことができる。いくつかの「ｂｉＣＭＯ３Ｊ形成プロセ
スか現在使用でき、バイポーラおよびＦ　Ｅ　Ｔの両デ
バイスとコンパチブルのものが当技術において公知であ
る。バイポーラ・トランジスタをＴ　１．　！、：ｆｆ
用することも可能であるが、これはバイポ〜う・デバイ
スが典型的にはｌｏｏｍ　Ｖ程度またはそれより大きな
コレクタエミッタ電圧降下を有する故に望ましくない。

対照的に、「オフ」状態にあるＦＥＴに対する典型的な
一層ソース電流は数十あるいは数百マイクロアンペア程
度になり、そのためＦＥＴは１キロオーム以下の抵抗値
を持つ小さな値の抵抗と考えられる。その結果、典型的
には］、ｍＶ以下の非常に小さなドレーン−ソース電圧
降下をもたらす。

ＱｌおよびＱ２のベース間のスイッチのためのＦＥＴの
使用の池の考え得る代替案は、それぞれ第２図および第
３図に示されるダイオード・ブリッジ・スイッチおよび
「３リング」増幅器である。これらは周知の回路であり
、詳細に述べる必要はない。これらは、その関連するス
イッチング・トランジスタがタンデム状にオン／オフさ
れるように、バイアス電圧■６を制御することにより切
換えられる。これらのスイッチング回路は、その入力端
子が０１のベースと接続されその出力端子が０２のベー
スと接続された第１図の電流源回路において接続される
ことになる。

これらは単純なＦＥＴスイッチの機能的な代用を提供し
得るか、かなり複雑となり、より多くの電力を消費し、
より多くのスペースを占有する。

再び第１図に戻り、第２のＦＥＴＴ２はそのソース−ド
レーン回路が０２のベースと正の電圧バス２との間に接
続されている。Ｔ２の目的は、Ｑ２トランジスタがオフ
である時Ｑ２のベースを放電させることである。さもな
ければ、Ｑ２がオフの間そのベースに電荷が蓄積し、雑
音および光を含む放射線に対して回路をより一層敏感に
する。

Ｔ２に対するスイッチング制御動作はＴ１と逆であり、
その結果Ｔ１か開路状態にありＱ２がオフである時のみ
Ｔ２か閉路される。このことは、Ｔ１に対する制御電圧
であるＶ、を反転させて反転された■５をＴ２のゲート
に加えるインバータ４により打効に行われる。Ｔ２は機
能回路に対して絶対に必要ではないが、雑音および放射
抵抗における付随的な改善の故に、このベース放電機能
を有することが望ましい。

第１−図は、正の電圧バス２からの制御された電流出力
Ｉ。を提供するＰＮＰトランジスタを備えた回路を示す
。ｆ：ｌの電圧バスに対して制御された電流を提供する
ためＮＰＮ　ｌ−ランジスタにより等価回路を構成する
ことができる。このような回路は第４図に示されるが、
これにおいては第１図のそれと機能的に等価な要素は同
じ参照番号により示され、負の電圧バスは番号６により
示される。

前述の電流源は、多くの異なる用途を持ち、一般に、正
確なスイッチング電流源が要求される時常に使用するこ
とかできる。これに限定するものではないか、このよう
な用途の１つは、２つの電流源を使用する低速発振器で
ある。

明瞭にオン／オフ切換えが可能な改善されたスイッチン
グ電流源の色々な実施態様は低レベルの電力消費を有し
、非常に正確に作ることができる。この回路は、典型的
なバイポーラ・トランジスタの数メガオーム程度の高い
出力抵抗を有し、正および負の電圧バスの限度まで伸び
る大きな制御電圧変動を支持することができる。

当業者には多くの変更例および代替例が想起されようが
、本発明は頭書の特許請求の範囲に照らしてのみ限定さ
れるべきものである。

【図面の簡単な説明】

第１７図はＰＮＰバイポーラ・トランジスタを使用する
本発明の一実施例を示す概略図、第２図および第３図は
第１図に示したスイッチ・デバイスの代替的な構成を示
す概略図、および第４図はＮＰＮバイポーラ・トランジ
スタを使用する本発明の別の実施例を示す厩略図である
。 ２・・・正の電圧バス、 ４・・・イ ンバータ、 ６・・−負の 電圧バス、 Ｑ・・・ ト ランジスタ、 Ｒ・・・抵抗、 Ｔ−・− スイッチ装置。 （外４名ン

Claims (1)

1. 【特許請求の範囲】 １、高精度スイッチング電流源において、 入力と、出力と制御電極とを持ち、基準電流源を提供す
   るように接続された第１のトランジスタ（Ｑ１）と、 入力と、出力と制御電極とを持つ第２のトランジスタ（
   Ｑ２）とを備え、該第２のトランジスタ（Ｑ２）は、前
   記第１のトランジスタ（Ｑ１）と比例的にマッチされ、
   その制御電極が前記第１のトランジスタの基準電流を比
   例的に鏡映する前記第２のトランジスタ（Ｑ２）に出力
   電流が流れることを可能にするよう第１のトランジスタ
   の制御電極と回路をなし、 前記回路において前記第１および第２のトランジスタ（
   Ｑ１およびＱ２）の電極間に接続されて前記回路を開閉
   路させる電流制御スイッチ手段（Ｔ１）を備え、該スイ
   ッチ手段（Ｔ１）は、１つのスイッチング状態にある時
   、前記第１および第２のトランジスタ（Ｑ１およびＱ２
   ）の制御電極を一緒に接続して前記出力電流を可能状態
   にし、逆のスイッチング状態にある時、前記第１および
   第２のトランジスタ（Ｑ１およびＱ２）の制御電極を遮
   断して前記出力電流を終了させる、 高精度スイッチング電流源。 ２、前記電流制御スイッチ手段（Ｔ１）が前記第１およ
   び第２のトランジスタ（Ｑ１およびＱ２）の制御電極を
   遮断する時、該第２のトランジスタ（Ｑ２）のベースを
   放電させるよう接続された放電スイッチ手段（Ｔ２）を
   更に設ける請求項１記載の高精度スイッチング電流源。 ３、電圧バス（Ｖ＋）と、 該電圧バス（Ｖ＋）と回路をなすよう接続されて、予め
   定めたコレクタ−エミッタ基準電流を通すダイオード接
   続マスター・バイポーラ・トランジスタ（Ｑ１）と、 該マスター・トランジスタ（Ｑ１）と比例的にマッチさ
   せられるスレーブ・トランジスタ（Ｑ２）であって該ト
   ランジスタが前記マスター・トランジスタ（Ｑ１）によ
   りバイアスがかけられる時、前記基準電流に比例的に従
   属させられる予め定めたコレクタ−エミッタ・ソース電
   流を通すため前記電圧バス（Ｖ＋）と回路をなすよう接
   続されるスレーブ・バイポーラ・トランジスタ（Ｑ２）
   と、スイッチ手段（Ｔ１）が１つのスイッチング状態に
   ある時、前記マスター・トランジスタ（Ｑ１）とスレー
   ブ・トランジスタ（Ｑ２）のベースを接続して前記ソー
   ス電流を前記基準電流に従属させ、スイッチ手段（Ｔ１
   ）が逆のスイッチング状態にある時、前記マスター・ト
   ランジスタ（Ｑ１）とスレーブ・トランジスタ（Ｑ２）
   のベースを遮断して該スレーブ・トランジスタ（Ｑ２）
   がソース電流を通すことを不能にするよう制御可能なス
   イッチ手段（Ｔ１）と、 を備えてなる高精度スイッチング電流源。 ４、前記スイッチ手段（Ｔ１）が前記マスター・トラン
   ジスタ（Ｑ１）とスレーブ・トランジスタ（Ｑ２）のベ
   ースを遮断する時、該スレーブ・トランジスタ（Ｑ２）
   のベースを放電させるよう接続された放電スイッチ手段
   （Ｔ２）を更に備える請求項３記載の高精度スイッチン
   グ電流源。