KR900001746B1 - 바이 씨 모스에 의한 고전압 대전력 구동회로 - Google Patents

바이 씨 모스에 의한 고전압 대전력 구동회로 Download PDF

Info

Publication number
KR900001746B1
KR900001746B1 KR1019870000579A KR870000579A KR900001746B1 KR 900001746 B1 KR900001746 B1 KR 900001746B1 KR 1019870000579 A KR1019870000579 A KR 1019870000579A KR 870000579 A KR870000579 A KR 870000579A KR 900001746 B1 KR900001746 B1 KR 900001746B1
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
transistor
mos transistor
bipolar
Prior art date
Application number
KR1019870000579A
Other languages
English (en)
Other versions
KR880009476A (ko
Inventor
민성기
이재신
Original Assignee
삼성반도체통신 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성반도체통신 주식회사, 강진구 filed Critical 삼성반도체통신 주식회사
Priority to KR1019870000579A priority Critical patent/KR900001746B1/ko
Priority to US07/144,933 priority patent/US4853559A/en
Priority to DE3801530A priority patent/DE3801530A1/de
Priority to JP63012736A priority patent/JPS63260219A/ja
Priority to GB8801597A priority patent/GB2202703B/en
Publication of KR880009476A publication Critical patent/KR880009476A/ko
Application granted granted Critical
Publication of KR900001746B1 publication Critical patent/KR900001746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Abstract

내용 없음.

Description

바이 씨 모스에 의한 고전압 대전력 구동회로
제1도는 본 발명에 따른 회로도.
제2도는 본 발명에 따른 제1도의 확장시 회로도.
* 도면의 주요부분에 대한 부호의 설명
M1-M6, M14, M17 : 고전압 모스 트랜지스터
R1-R7, R12, R11-R20, R21 : 저항
Q1×N-Q4×N, Q15×N-Q16×N: 바이폴라 트랜지스터
본 발명은 고전압 대전력을 제어하는 구동집적회로에 관한 것으로, 특히 바이씨 모스(Bi CMOS)에 의한 고전력 대전력 구동회로에 관한 것이다. 일반적으로 고전압 대전력 구동회로는 모터 드라이버나 스피커 구동회로에 많이 이용된다. 종래의 구동회로로 씨모스 기술을 이용한 집적회로와 바이폴라(Biplolar) 기술을 이용한 회로가 있었다. 그러나 상기 씨모스 기술을 이용한 집적회로에서는 드레인과 소오스 사이의 높은 브레이크 다운 전압을 갖는 모스트랜지스터를 이용하여 큰 스위칭을 하는 신호를 얻을 수 있었으나 모스트랜지스터의 낮은 상호 콘덕턴스(gm)로 인해 큰 전류를 구동하기가 어려웠고, 바이폴라 기술을 이용한 VLSI 기술에서는 전력 트랜지스터를 만들어 큰 전류를 흘릴 수 있었으나 콜렉터와 에미터 사이의 브레이크 다운 전압의 한계로 인하여 큰 스윙을 하는 신호를 얻기가 어려웠다.
따라서 본 발명의 목적은 침의 외부에 개별소자를 사용하지 않고 바이씨모스 기술에 의해 고전압 대전력 구동회로를 집적화하여 높은 신회성을 얻을 수 있는 회로를 제공함에 있다.
본 발명의 또다른 목적은 고전압 대전력을 필요로 하는 부하를 구동할 경우 칩외부 부품수를 줄일 수 있도록 하는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 회로도로서 R1-R7, RL은 저항, Q1×N-Q4×N는 바이폴라 트랜지스터 I1-I2는 인버터, M1-M6은 고전압 모스 트랜지스터 D1-D2는 다이오드이며, 씨모스 레벨신호 입력단(1)이 고전압 모스 트랜지스터(M1)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M1)의 드레인에 공급전압단(2LVCEO)이 부하저항(R1)을 통해 접속되며 또한 고전압 모스 트랜지스터(M1)의 드레인 측으로부터 다아링톤으로 구성된 바이폴라 트랜지스터(Q1×N,Q2×N)를 다수 병렬로 연결하여 부하에 큰 전류를 흘리도록 구성한 전류공급수단(10)과, 씨모스 레벨신호 입력단(1)이 인버터(I1)의 입력단과 접속이 되고 인버터(I1)의 출력단이 인버터(I2)의 입력단으로 접속되어지도록 구성한 지연수단(20)과, 상기 지연수단(20)의 출력단이 고전압 모스 트랜지스터(M6)의 게이트로 입력되고 상기 고전압 모스 트랜지스터(M6)의 드레인에 공급전압(2LVCEO)이 부하저항(R7)을 통해 접속되며 또한 고전압 모스 트랜지스터(M6)의 드레인단으로부터 다이오드(D1)의 애노드측에 접속되고 상기 다이오드(D1)의 캐소드측에 다이오드(D2)를 접속하여 다이오드(D2)의 캐소드가 다아링톤으로 구성된 트랜지스터(Q3, Q4)의 베이스에 접속되어 상기 트랜지스터(Q3, Q4)를 각각 단위 트랜지스터로 병렬로 연결하여 부하계 큰 전류를 흘리도록 구성한 부하구동 수단(30)과, 전압공급단(2LVCEO)으로부터 노드(9)에서 직렬로 연결된 저항(R4, R5)과 직렬로 연결된 저항(R2, R3)을 병렬로 구성하여 접지되도록 한 기준 전압발생 수단(40)과, 씨모스 레벨 신호입력단(1)이 고전압 모스 트랜지스터(M5)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M5)의 소오스 측은 접지되며 드레인측이 상기 기준전압 발생수단(40)의 직렬로 구성된 저항(R4, R5)의 중간 노드(8)단과 부하저항(R6)을 통해 접속되고 또한 고전압 모스 트랜지스터(M5)의 드레인단이 고전압 모스 트랜지스터(M2)의 게이트에 접속되며 상기 고전압 모스 트랜지스터(M2)의 드레인단이 상기 기준전압 발생수단(40)의 직렬저항(R2, R6)의 중간 노드(6)단에 접속되며 고전압 모스 트랜지스터(M2)의 소오스는 상기 전류 공급수단(10)의 바이폴라 트랜지스터(Q2×N)의 출력단과 부하 구동수단(30)의 바이폴라 트랜지스터(Q4×N)의 콜렉터와 연결되도록 구성한 기준전압 전달수단(50)으로 구성된다.
따라서 상기 구성에 따른 본 발명의 일 실시예를 제1도를 참조하여 상세히 설명하면 제1도는 씨모스 레벨 신호입력단(1)으로 씨모스 레벨의 신호를 입력하여 노드(7)의 외부 부하입력 단자에서 인가전압(2LVCEO)-4VBEV에서 0V까지의 스윙을 하는 신호를 얻을 수 있으며 전류를 구동하는 바이폴라 트랜지스터(Q1×N)와 (Q2×N)를 각각 단위트랜지스터로 병렬로 연결함으로써 큰 전류를 흘릴 수 있다. 즉 씨모스 레벨신호 입력단(1)에 인가되는 신호가 논리레벨이 ＂0＂상태이면 그 전압 모스 트랜지스터(M1)가 오프되므로 상기 고전압 모스 트랜지스터(M1)의 드레인단 노드(2)에는 2LVCEO의 전압이 걸린다. 이 전압에 의해 바이폴라 트랜지스터(Q1×N)와 (Q2×N)가 온되고 한편 인버터(I1)와 (I2)를 통과한 ＂0＂상태의 신호가 고전압 모스 트랜지스터(M6)에 인가되어 그 전압 모스 트랜지스터(M6)가 오프되고 전압 모스 트랜지스터(M6)의 드레인 노드(5)에 2LVCEO의 전압이 걸린다.
상기 전압에 의해 다이오드(D1)(D2) 그리고 바이폴라 트랜지스터(Q3×N,Q4×N)가 온되어 트랜지스터(Q3×N)(Q4×N)를 전류가 부하(RL)로 흘러들어간다. 이때 부하의 입력단자에 나타나는 전압은 2LVCEO-4VBEV가 된다.
또한 씨모스 레벨신호 입력단(1)에 인가되는 신호의 논리레벨이 ＂1＂상태이면 고전압 모스 트랜지스터(M1)가 온되어 상기 고전압 모스 트랜지스터(M1)의 드레인측 노드(2)의 전압은 0V가 된다.
따라서 바이폴라 트랜지스터(Q1×N)(Q2×N)가 오프되고, 인버터(I1)와 (I2)를 통과한 ＂1＂상태의 신호가 고전압 모스 트랜지스터(M6)에 인가되어 상기 고전압 모스 트랜지스터(M6)가 온되어 고전압 모스 트랜지스터(M6)의 드레인 노드(5)에 나타나는 전압이 0V가 되므로 다이오드(D1)(D2) 그리고 바이폴라 트랜지스터(Q1×N)(Q4×N)가 오프되어 부하(RL)의 나타나는 전압은 0V가 된다.
상기에서 상술한 바와 같이 씨모스 레벨신호 입력단(1)이 ＂1＂인 상태가 되면 바이폴라 트랜지스터(Q2×N)와 (Q4×N)가 오프되어 노드(3)가 소정전압을 갖게 된다. 인가전압이 2LVCEO에서 만약 노드(3)가 인가전압의 반2LVCEO/2인 LVCEO보다 낮은 전압을 갖게 되면 바이폴라 트랜지스터(Q2×N)가 브레이크 다운을 일으키고, 높게 되면 바이폴라 트랜지스터(Q4×N)가 브레이크 다운을 일으키게 된다.
따라서 노드(3)을 LVCEO의 전압으로 유지해주기 위해서 고전압 모스 트랜지스터(M5)와 전달용 피(P)모스 트랜지스터(M2)가 사용되어 씨모스 레벨신호 입력단(1)에 나타나는 ＂1＂상개가 고전압 모스 트랜지스터(M5)에 가해지면 고전압 모스 트랜지스터(M)가 온되어 노드(4)의 전압이 0V가 된다, 이 전압이 모스 트랜지스터(M2)에 인가되어 노드(6)의 전압을 노드(3)에 전달하므로 저항(R2-R5)을 R2=R3=R4=R5로 해두면 노드(3)에 LVCEO의 전압이 전달되어 바이폴라 트랜지스터(Q2×N)와 (Q4×N)의 브레이크 다운을 방지하게 된다. 여기서 인버터(I1)와 (I2)는 고전압 모스 트랜지스터(M5)와 모스 트랜지스터(M2)가 동작하여 모스 트랜지스터(M2)의 소오스측의 노드(3)에 드레인측 노드(6)의 LVCEO의 전압이 인가되기 전에 바이폴라 트랜지스터(Q4×N)가 오프되어 노드(3)의 전압이 LVCEO보다 높게 되어서 바이폴라 트랜지스터(Q4×N)이 파괴되는 것을 방지하기 위하여 사용된다.
즉 노드(1)에 나타나는 신호를 인버터(I1)와 (I2)에 의해 지연시켜 피모스 트랜지스터(M2)가 온된 후 바이폴라 트랜지스터(Q4×N)가 오프되도록 한다. 여기서 다이오드(D1)와 (D2)에 의해 바이폴라 트랜지스터(Q3×N)와 (Q4×N)가 포화되는 것을 방지하고 액티브 영역에서 동작되도록 한다.
제2도는 본 발명에 따른 또다른 고전압 대전력 구동회로로 제1도에서 2LVCEO에 해당하는 전원을 사용하여 출력단자에 2LVCEO-4VBEV에 해당하는 스윙 레벨을 얻을 수 있었던 개념을 확장하여 3LVCEO에 해당하는 전원으로 3LVCEO-6VBEV에 해당하는 스윙 레벨을 얻을 수 있는 회로로 제2도중 M1-M6, M14, M15, M17은 고전압 모스 트랜지스터, R7-R8m R11-R17, R20-R21, R1L은 저항, Q1×N-Q4×N, Q15×N-Q16×N은 바이폴라 트랜지스터, I1-I2, I13-I16은 인버터, D1-D2, D13-D16은 다이오드이며, 씨모스 레벨신호 입력단(1)이 고전압 모스 트랜지스터(M1)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M1)의 드레인에 공급전압(3LVCEO)이 부하저항(R1)을 통해 입력되며 또한 고전압 모스 트랜지스터(M1)의 드레인측으로부터 다아링톤으로 구성된 바이폴라 트랜지스터(Q1×N, Q2×N)를 다수 병렬로 연결하여 부하가 큰 전류를 흘리도록 구성한 전류 공급수단(10)과, 씨모스 레벨신호 입력단(1)의 인버터(I1)의 입력단과 접속이 되고 인버터(I1)의 출력단이 인버터(I2)의 입력단으로 접속되어지도록 구성한 제1지연수단(20)과, 씨모스 레벨신호 입력단(1)이 인버터(I13), (I14), (I15), (I16)가 직렬로 구성된 인버터(I13)의 입력으로 연결되고 인버터(I16)의 출력으로 소정지연 신호를 얻도록 구성한 제2지연수단(20')과, 상기 제1지연수단(20)의 출력단이 고전압 모스 트랜지스터(M6)의 게이트로 입력되고 상기 고전압 모스 트랜지스터(M6)의 드레인에 공급전압(3LVCEO)이 부하저항(R7)을 통해 접속되며 또한 고전압 모스 트랜지스터(M6)드레인측으로부터 다이오드(D1)의 애노드측에 접속되고 상기 다이오드(D1)의 캐소드측에 다이오드(D2)를 접속하여 상기 다이오드(D2)의 캐소드가 다아링톤으로 구성된 트랜지스터(Q3×N, Q4×N)의 베이스에 접속되어 상기 트랜지스터(Q3×N,Q4×N)를 각각 단위 트랜지스터로 병렬로 다수 연결하여 부하에 큰 전류를 흘리도록 구성한 제1부하구동 수단(30)과, 상기 제2지연수단(20')의 출력단이 고전압 모스 트랜지스터(M17)의 게이트로 입력되고 상기 고전압 모스 트랜지스터(M17)의 드레인에 공급전압(3LVCEO)이 부하저항(R21)을 통해 접속되며 또한 고전압 모스 트랜지스터(M17)의 드레인측으로부터 다이오드(D13)(D14)(D15)(D16)를 직렬로 접속하여 다이링톤으로 구성된 바이폴라 트랜지스터(Q15×N,Q16×N)의 베이스에 접속되어 상기 트랜지스터(Q15×N,Q16×N)를 각각 단위 트랜지스터로 병렬로 다수 연결하여 부하의 큰 전류를 흘리도록 구성한 제2부하구동수단(30')과, 전압공급단(3LVCEO)으로부터 노드(19)에서 직렬연결된 저항(R15, R16, R17)과 직렬로 연결된 저항(R12, R13, R14)를 병렬로 구성하여 접지되도록 한 기준전압 발생수단(40)과, 씨모스 레벨신호 입력단(1)이 고전압 모스 트랜지스터(M5)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M5)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M5)의 소오스측은 접지되며 드레인측이 상기 기준전압 발생수단(40)의 직렬로 구성된 저항(R15, R16)의 중간 노드(18)단과 부하저항(R6)을 통해 접속되고 또한 고전압 모스 트랜지스터(M5)의 드레인단이 고전압 모스 트랜지스터(M2)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M2)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M2)의 드레인이 상기 기준전압 발생수단(40)의 직렬저항(R12, R13)의 중간 노드(16)에 접속되며 고전압 모스 트랜지스터(M2)의 소오스는 상기 전류공급 수단(10)의 바이폴라 트랜지스터(Q2×N)의 에미터와 제1부하구동 수단(30)의 바이폴라 트랜지스터(Q4×N)의 콜렉터와 연결되도록 구성한 제1기준전압 전달수단(50)과, 씨모스 레벨신호 입력단(1)이 고전압 모스 트랜지스터(M14)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M14)의 소오스측은 접지되며 드레인측이 상기 기준전압 발생수단(340)의 직렬로 구성된 저항(R16, R17)의 중간 노드(28)단과 부하저항(R20)을 통해 접속되고 상기 고전압 모스 트랜지스터(M14)의 소오스는 접지되며 상기 고전압 모스 트랜지스터(M14)의 드레인단이 고전압 모스 트랜지스터(M15)의 게이트에 접속되고 상기 고전압 모스 트랜지스터(M15)의 드레인단이상기 기준전압 발생수단(40)의 직렬 저항(R13,R14)의 중간단 노드(17)에 접속되며 상기 고전압 모스 트랜지스터(M15)의 소오스단이 상기 제1부하구동 수단(30)의 바이폴라 트랜지스터(Q4×N)의 에미터단과 제2부하구동 수단(30')의 바이폴라 트랜지스터(Q16×N)의 콜렉터단의 노드(21)에 연결되도록 구성한 제2기준전압 전달수단(50')으로 구성된다.
상기 구성에 따른 본 발명의 또다른 일 실시예를 제2도를 참조하여 상세히 설명하면 씨모스 레벨신호 입력단(1)의 ＂0＂신호가 입력되면 고전압 모스 트랜지스터(M1)가 오프되어 노드(2)에 3LVCEO전압이 걸려 바이폴라 트랜지스터(Q1×N,Q2×N)를 온시키게 된다. 또한 인버터(I1, I2)를 통해 ＂0＂상태의 신호가 고전압 모스 트랜지스터(M6)를 오프하도록 노드(22)의 전압은 3LVCEO가 되고 다이오드(D1, D2)와 바이폴라 트랜지스터(Q3×N,Q4×N)가 온된다.
또한 인버터(I13, I14, I15, I16)을 통과한 ＂0＂상태의 신호가 고전압 모스 트랜지스터(M17)에 인가되면 고전압 모스 트랜지스터(M17)가 오프되어 노드(31)에 3LVCEO의 전압이 나타나고 이 전압에 의해 다이오드(D13, D14, D15, D16)와 바이폴라 트랜지스터(Q15×N,Q16×N)가 온된다.
따라서 바이폴라 트랜지스터(Q2×N,Q4×N,Q16×N)를 통해 부하에 전류가 흐르게 된다. 이때 부하의 입력단인 노드(11)에 나타나는 전압은 3LVCEO-6VBEV가 된다.
즉 바이폴라 트랜지스터(Q2×N,Q4×N,Q16×N)는 상기 예와 같이 단위 트랜지스터를 병렬로 연결하여 큰 전류를 흘릴 수 있게 된다.
다이오드(D1-D2, D13-D16)를 사용한 이유는 전류공급 수단(10)의 바이폴라 트랜지스터(Q3×N,Q4×N)와 부하공급 수단(30')의 바이폴라 트랜지스터(Q15×N,Q16×N)가 포화상태로 들어가는 것을 방지하고 액티브 영역에서 동작하기 위함이다.
한편 씨모스 레벨신호 입력단(1)이 ＂1＂상태이면 고전압 모스 트랜지스터(M1)가 온되어 노드(2)에 0V의 전압이 나타나고 이 전압에 의해 바이폴라 트랜지스터(Q1×N,Q2×N)가 오프된다. 또한 노드(1)의 ＂1＂상태의 신호가 인버터(I1, I2)를 통과하여 고전압 모스 트랜지스터(M6)에 인가되어 고전압 모스 트랜지스터(M6)가 온되어 노드(22)에 0V가 나타나게 된다. 이 전압에 의해 다이오드(D1, D2) 그리고 바이폴라 트랜지스터(Q1×N,Q4×N)가 오프된다. 또한 씨모스 레벨신호 입력단(1)에 나타나는 ＂1상태의 신호가 인버터(I13, I14, I15, I16)를 통과한 후 고전압 모스 트랜지스터(M17)에 가해져서 고전압 모스 트랜지스터(M17)가 온된다. 따라서 노드(31)의 전압이 0V가 되고 이 전압에 의해 다이오드(D13, D14, D15, D16)와 바이폴라 트랜지스터(Q15×N,Q16×N)가 오프된다. 따라서 이때는 전류가 흘러 들어가지 않게 된다.
상술한 바와 같이 씨모스 레벨신호 입력단(1)에 ＂1＂상태의 신호가 들어오면 바이폴라 트랜지스터(Q2×N,Q4×N,Q16×N)가 오프되므로 트랜지스터 콜렉터와 에미터에 3LVCEO에 해당하는 전압이 인가된다. 여기서 바이폴라 트랜지스터(Q2×N,Q4×N,Q16×N)의 콜렉터와 에미터에 각각 LVCEO에 해당하는 전압이 균등하게 인가되지 않으면 LVCEO보다 크게 인가된 트랜지스터는 브레이크 다운을 일으키게 된다.
따라서 트랜지스터가 오프되었을 때 바이폴라 트랜지스터(Q2×N,Q4×N,Q16×N)의 콜렉터와 에미터에 각 LVCEO에 해당하는 전압을 인가해 주기 휘애 저항(R12-R18), 피모스 패스용 고전압 모스 트랜지스터(M2, M15) 그리고 상기 고전압 모스 트랜지스터(M2, M15)를 구동하기 위한 고전압 모스 트랜지스터(M5, M14)를 사용하여 노드(18)와 노드(16)에서 2LVCEO에 해당하는 전압을 얻고, 노드(21)와 노드(17)에서 LVCEO에 해당하는 전압을 얻기 위해 저항(R12-R17)이 R12=R13=R14=R15=R16=R17으로 설정해 두면 상기에서 설명한 바와 같이 씨모스 레벨신호 입력단(1)이 ＂1＂상태의 신호가 인가되면 고전압 모스 트랜지스터(M5)가 온되어 패스용 모드 트랜지스터(M2)를 온시키므로 2LVCEO에 해당하는 노드(16)의 전압이 노드(13)에 나타나므로 바이폴라 트랜지스터(Q2×N)의 콜렉터와 에미터 사이에 LVCEO의 전압이 인가되어 바이폴라 트랜지스터(Q2×N)는 안전하게 된다.
또한 고전압 레벨신호 입력단(1)에 나타난 ＂1＂상태의 신호가 고전압 모스 트랜지스터(M14)에 인가되어 고전압 모스 트랜지스터(M14)가 온되면 패스용 모스 트랜지스터(M15)가 또한 온되므로 LVCEO에 해당하는 노드(17)의 전압이 노드(21)에 나타나게 되므로 고전압 모스 트랜지스터(M14)의 콜렉터와 에미터에는 LVCEO전압이 인가되어 바이폴라 트랜지스터(Q4×N)는 안전하게 된다.
또한 노드(21)의 LVCEO 전압에 의해 바이폴라 트랜지스터(Q16×N)의 콜렉터와 에미터에는 LVCEO에 해당하는 전압이 인가되므로 바이폴라 트랜지스터(Q16×N)도 안전하게 된다.
제1도에서와 같이 패스용 모스 트랜지스터(M15)가 온되어 노드(21) LVCEO에 해당하는 전압이 인가되기 전에 바이폴라 트랜지스터(Q16×N)가 오프되는 것을 방지하기 위해 인버터(I13, I14, I15, I16)를 사용하여 지연을 시켰고 패스용 모스 트랜지스터(M2)가 온되어 노드(13)에 2LVCEO에 해당하는 전압이 인가되기 전에 바이폴라 트랜지스터(Q4×N)가 오프되는 것을 방지하기 위해 인버터(I1, I2)를 사용하여 지연을 시켰다.
따라서 제1도에서와 같이 2LVCEO에 해당하는 전원을 사용하여 부하의 입력단자에서 2LVCEO-4VBEV의 전압 스윙을 얻을 수 있으며 이때의 100Ω의 부하를 구동할 경우
Figure kpo00001
(A)의 전류를 얻을 수 있다.
또한 제2도에서와 같이 3LVCEO에 해당하는 전원을 사용하여 부하의 입력단자에서 3LVCEO-6VBEV의 전압스윙을 할 수 있으며 이때 100Ω의 부하를 구동할 경우
Figure kpo00002
(A)의 전류를 얻을 수 있다.
상술한 바와 같이 제1도가 제2도에서 2LVCEO의 기준의 실시예가 설명된 것처럼 2LVCEO에 해당하는 전원을 사용하는 제1도에서 3LVCEO에 해당하는 전원을 사용하여 보다 큰 스윙을 얻고자할 때 제2도로 확장할 수 있다. 즉 상기 원리를 이용하여 4LVCEO, 5LVCEO, …등의 큰 스윙을 얻을 수 있는 회로를 만들 수 있는 것으로 이것은 통상적인 지식을 가지고 있는 자는 쉽게 알 수 있으며 스윙레벨 확장의 제한은 고전압 모스 트랜지스터 브레이크 다운 전압에 의해 결정된다.
상술한 바와 같이 고전압 대전력은 필요로 하는 부하를 구동할 경우 종래의 바이폴라나 씨모스 기술만으로 칩외부에 가변소자를 사용하지 않고서는 구성하기 어려웠던 문제를 바이패스 기술을 이용하여 집적화함으로 칩외부의 부품수를 줄일 수 있게 되어 원가를 절감할 수 있고 신뢰성을 향상시켜 좋은 성능을 갖게 되는 이점이 있다.

Claims (4)

  1. 바이폴라 트랜지스터와 고전압 씨모스 트랜지스터에 의한 고전압 대전력 구동회로에 있어서, 상기 바이폴라 트랜지스터의 콜렉터와 에미터간 브레이크 다운 전압의 소정배수 공급전압으로 대전류를 공급하는 고전압 모스 트랜지스터로 된 인버터와 대전류 구동용 제1바이폴라 트랜지스터로 접속된 전류공급수단과, 상기 소정배수의 공급전압으로 고전압을 상기 대전류 부하에 공급하는 고전압 모스 트랜지스터로 된 인버터와 제2바이폴라 트랜지스터로 접속된 부하구동수단과, 상기 제1,2 바이폴라 트랜지스터의 콜렉터 에미터간의 브레이크 다운을 방지하고록 상기 소정배수의 공급전압을 상기 브레이크 다운 전압으로 분배하는 기준전압 발생수단과, 상기 씨모스 레벨신호 입력에 의해 상기 기준전압을 고전압 모스 트랜지스터의 스위칭에 의해 상기 제1 및 제2바이폴라 트랜지스터의 접속점에 공급하는 기준전압 전달수단과, 상기 접속점이 상기 분배전압으로 될 때까지 상기 부하구동 수단이 동작하는 것을 방지하도록 시간지연하는 지연수단을 구성함을 특징으로 하는 바이씨 모스에 의한 고전압 대전력 구동회로.
  2. 제1항에 있어서, 고전압 씨모스 트랜지스터(M1)의 드레인단에 병렬 연결단위 다아링톤 바이폴라 트랜지스터(Q1×N,Q2×N)의 베이스단을 연결하고 레벨신호 입력단(1)의 입력에 따라 소정 인가전압 입력으로 상기 바이폴라 트랜지스터(Q1×N,Q1×N)를 통해 대전류를 흘리도록 구성함을 특징으로 하는 회로.
  3. 제1항에 있어서, 부하구동 수단은 소정인가 전압에 따라 고전압 씨모스 트랜지스터의 드레인단과 병렬연결단위 다아링톤 바이폴라 트랜지스터의 베이스간에 직렬연결 다이오드수를 소정배수로 늘려 상기 바이폴라 트랜지스터의 액티브 영역에서 구동하여 부하가 대전력을 얻도록 구성함을 특징으로 하는 회로.
  4. 제1항에 있어서, 기준전압 전달수단은 고전압 씨모스 트랜지스터(M5)의 드레인단에 씨모스 트랜지스터(M2)의 게이트단을 접속하여 레벨신호 입력에 따라 인가전압의 분배된 기준전압을 제1차로 전달하여 전류공급과 부하구동단의 바이폴라 트랜지스터 에미터와 콜렉터의 브레이크 다운을 방지하도록 노드(3)가 일정 전압을 유지하도록 하며 확장하여 큰 스윙을 요구할 시 인가전압을 일정기준 전압으로 재분배하고 고전압 씨모스 트랜지스터(M14)와 씨모스 트랜지스터(M15)의 구성회로를 상기 제1차 전달수단과 병렬로 확장하여 인가전압이 증가하더라도 각 바이폴라 트랜지스터 에미터 콜렉터에는 일정한 같은 레벨의 전압만 전달되도록 구성함을 특징으로 하는 회로.
KR1019870000579A 1987-01-24 1987-01-24 바이 씨 모스에 의한 고전압 대전력 구동회로 KR900001746B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019870000579A KR900001746B1 (ko) 1987-01-24 1987-01-24 바이 씨 모스에 의한 고전압 대전력 구동회로
US07/144,933 US4853559A (en) 1987-01-24 1988-01-15 High voltage and power BiCMOS driving circuit
DE3801530A DE3801530A1 (de) 1987-01-24 1988-01-20 Bicmos-treiberschaltung
JP63012736A JPS63260219A (ja) 1987-01-24 1988-01-25 Ｂｉ　ＣＭＯＳによる高電圧大電力駆動回路
GB8801597A GB2202703B (en) 1987-01-24 1988-01-25 A bicmos high voltage and power driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870000579A KR900001746B1 (ko) 1987-01-24 1987-01-24 바이 씨 모스에 의한 고전압 대전력 구동회로

Publications (2)

Publication Number Publication Date
KR880009476A KR880009476A (ko) 1988-09-15
KR900001746B1 true KR900001746B1 (ko) 1990-03-19

Family

ID=19259111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000579A KR900001746B1 (ko) 1987-01-24 1987-01-24 바이 씨 모스에 의한 고전압 대전력 구동회로

Country Status (5)

Country Link
US (1) US4853559A (ko)
JP (1) JPS63260219A (ko)
KR (1) KR900001746B1 (ko)
DE (1) DE3801530A1 (ko)
GB (1) GB2202703B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
CN102723935A (zh) * 2012-05-22 2012-10-10 柏德胜 一种自关断器件驱动保护电路
CN104539271A (zh) * 2014-11-14 2015-04-22 合肥雷科电子科技有限公司 一种基于阴极正负输出的栅极调制器及其实现方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725678A (en) * 1971-05-07 1973-04-03 Bendix Corp Circuit for providing multiple level output voltage signal in response to a remotely sensed voltage variation and having automatic level switching feedback
US4210826A (en) * 1978-09-21 1980-07-01 Exxon Research & Engineering Co. Switching circuit
FR2445642A1 (fr) * 1978-12-29 1980-07-25 Radiotechnique Compelec Agencement de securite en cas de chute d'une tension d'alimentation continue
CH639521B (fr) * 1980-05-28 Ebauches Electroniques Sa Circuit detecteur de niveau de tension.
JPS5894233A (ja) * 1981-11-30 1983-06-04 Fujitsu Ltd Ｔｔｌ論理回路
US4481430A (en) * 1982-08-02 1984-11-06 Fairchild Camera & Instrument Corp. Power supply threshold activation circuit
JPH0628335B2 (ja) * 1984-12-27 1994-04-13 沖電気工業株式会社 駆動回路
JPS61158175A (ja) * 1984-12-28 1986-07-17 Toshiba Corp プレ−ナ型トランジスタ装置
US4721867A (en) * 1986-04-16 1988-01-26 Cherry Semiconductor Corporation High speed logic gate with simulated open collector output

Also Published As

Publication number Publication date
DE3801530C2 (ko) 1989-12-14
JPS63260219A (ja) 1988-10-27
GB2202703B (en) 1991-09-25
GB8801597D0 (en) 1988-02-24
US4853559A (en) 1989-08-01
KR880009476A (ko) 1988-09-15
GB2202703A (en) 1988-09-28
DE3801530A1 (de) 1988-08-04

Similar Documents

Publication Publication Date Title
KR100301605B1 (ko) 밴드갭 기준 전압 발생 회로
EP0375979B1 (en) BICMOS driver circuit for high density CMOS logic circuits
US4804868A (en) BiMOS logical circuit
US4620115A (en) Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage
KR930001439B1 (ko) BiCMOS용 출력회로
US5206546A (en) Logic circuit including variable impedance means
US5075579A (en) Level shift circuit for achieving a high-speed processing and an improved output current capability
JP2743401B2 (ja) Ｅｃｌ回路
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
KR900001746B1 (ko) 바이 씨 모스에 의한 고전압 대전력 구동회로
US4490631A (en) Totem pole/open collector selectable output circuit
US5198704A (en) Bi-CMOS output circuit with limited output voltage
US4458162A (en) TTL Logic gate
US5144164A (en) BiCMOS current switching circuit having a plurality of resistors of a specified value
US5107143A (en) Signal output circuit included in bus driving integrated circuit
JPH0155778B2 (ko)
JPH04227326A (ja) 高速反転用ヒステリシスｔｔｌバッファ回路
JPH05315937A (ja) Ｃｍｏｓ／ｅｃｌレベル変換回路
US4947058A (en) TTL current sinking circuit with transient performance enhancement during output transition from high to low
US5262688A (en) Operational amplifier circuit
JPH08293785A (ja) 論理回路
JP2655045B2 (ja) Ｅｃｌ回路
KR930004799Y1 (ko) 2전원 공급회로
KR930006692Y1 (ko) 쇼트키 다이오드를 이용한 스위칭 시간 단축회로
EP0225489A2 (en) Logic circuit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060207

Year of fee payment: 17

EXPY Expiration of term