JPH0855823A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH0855823A
JPH0855823A JP19038094A JP19038094A JPH0855823A JP H0855823 A JPH0855823 A JP H0855823A JP 19038094 A JP19038094 A JP 19038094A JP 19038094 A JP19038094 A JP 19038094A JP H0855823 A JPH0855823 A JP H0855823A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
semiconductor wafer
dicing
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19038094A
Other languages
English (en)
Inventor
Toyohiro Taya
谷 豊 宏 田
Keizo Obata
幡 啓 三 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19038094A priority Critical patent/JPH0855823A/ja
Publication of JPH0855823A publication Critical patent/JPH0855823A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

(57)【要約】 【目的】 半導体ウェハのダイシング時等に発生する塵
等が半導体ウェハ表面に付着することを確実に防止する
ことができる。 【構成】 半導体ウェハ1の表面全面に熱収縮性テープ
15を貼付すると共に、半導体ウェハ1の裏面にダイシ
ングテープ2を貼付する。その後にダイヤモンドブレー
ド3によって半導体ウェハ1のダイシングを行う。この
ダイシングによって得られた半導体チップ4をダイシン
グテープ2から分離した後に、加熱する。この加熱によ
り熱収縮性テープ15は、収縮して半導体チップ4から
簡単に剥離する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体製造方法に係
り、特に半導体ウェハのダイシング及びダイボンディン
グ時に発生するシリコン等の半導体材料の塵や異物が半
導体ウェハ表面に付着することを防止する半導体製造方
法に関する。
【0002】
【従来の技術】LSI等の半導体素子は、その製造工程
において発生した塵や異物が半導体ウェハ表面に付着す
ると、半導体素子製造の歩留まりが大幅に低下してしま
う。このような塵や異物の中には、例えば、半導体ウェ
ハのダイシング時の切削粉等のように半導体ウェハ自身
から発生する塵等が存在する。そこで、この半導体ウェ
ハ自身から発生する塵等が半導体ウェハ表面に付着する
ことを防止するために、これまで種々の対策が講じられ
ている。
【0003】図6乃至図12は従来のシリコン半導体素
子の製造方法を示したもので、図6においてシリコン半
導体ウェハ1にはその裏面にダイシングテープ2が貼付
され、ダイヤモンドブレード3が半導体ウェハ1をその
表面側から切削し切断する。この時、ウェハ表面に付着
するシリコン切粉等の塵の量をできるだけ少なくするた
めに、ダイヤモンドブレード3は図6に示したように、
半導体ウェハ1を完全切断、即ちフルカットする。こう
して、図7に示したようにダイシングテープ2上で各半
導体チップ4が互いに切断分離される。
【0004】その後に、ダイシングテープ2によって接
続された各半導体チップ4は、図8に示したようにウェ
ハ支持台5に載置され、突上げピン6によって突上げら
れると共にピックアップ部7によって吸着されて、ダイ
シングテープ2から分離される。
【0005】その後に、一般のプラスチックパッケージ
の場合には、図9に示したように半導体チップ4の裏面
にリードフレーム8が取付けられ、この後に、図示を省
略した金ワイヤがリードフレーム8と半導体チップ4の
表面との間に接続される。
【0006】他方、LOC構造のパッケージの場合に
は、図10に示したように、熱可塑性樹脂9が先端に貼
付されたリードフレーム10が半導体チップ4の表面に
積層される。この後に、リード押付けコレット11がリ
ードフレーム10の先端を半導体チップ4の表面に押付
けながら、熱可塑性樹脂9を加熱溶解してリードフレー
ム10を半導体チップ4の表面に接着する。こうして半
導体チップ4へのリードフレーム10のダイボンディン
グが行われる。次いで、図11及び図12に示したよう
にリードフレーム10とボンディングパッド12との間
に金ワイヤ13が接続される。
【0007】
【発明が解決しようとする課題】ところが、上述した従
来の半導体素子の製造方法は、図7に示したように半導
体ウェハ1の切断時に半導体ウェハ裏面の切断縁にシリ
コンの欠け14が発生し、このシリコン欠け14は、図
8に示した突上げピン6とピックアップ部7とによる半
導体チップ4の吸着分離時に飛散し、塵となって周囲の
半導体チップ4の表面に付着することがある。このよう
に周囲の半導体チップ表面に付着した欠け塵14は、ピ
ックアップ部7による半導体チップ4の吸着時に半導体
チップ表面に強く押付けられ、半導体チップ4の歩留り
低下及び品質や信頼性の低下を招来するといった問題が
ある。
【0008】更に、LOC構造のパッケージの場合に
は、図10に示したようにリードフレーム10と半導体
チップ4の表面との間に欠け塵14が存在していた場合
には、リード押付けコレット11が大きな押圧力でリー
ドフレーム10を半導体チップ4の表面に押付けると、
欠け塵14が半導体チップ表面に損傷を及ぼし、半導体
素子特性に悪影響を与えるといった問題も発生する。そ
こで、本発明の目的は、半導体ウェハのダイシング時等
に発生する塵等が半導体ウェハ表面に付着することを確
実に防止することができる半導体素子の製造方法を提供
することにある。
【0009】
【課題を解決するための手段】この目的を達成するため
に本発明は、半導体ウェハの表面に熱収縮性テープを貼
付すると共に、上記半導体ウェハの裏面にダイシングテ
ープを貼付し、その後に上記半導体ウェハのダイシング
を行い、上記ダイシングによって得られた半導体チップ
を加熱し、この加熱により上記熱収縮性テープを上記半
導体チップから剥離することを特徴とするものである。
【0010】この方法にあっては、上記熱収縮性テープ
の剥離後に上記半導体チップにリードフレームを熱可塑
性樹脂を介して積層し、この積層後に上記熱可塑性樹脂
を加熱して上記リードフレームを上記半導体チップに接
着することが望ましい。
【0011】
【作用】半導体ウェハは、その表面に熱収縮性テープが
貼付された後に、ダイシングが行われるので、ダイシン
グに起因して発生した塵が半導体ウェハ表面に付着する
ことが確実に防止される。熱収縮性テープは半導体チッ
プの加熱によって収縮し、半導体ウェハ表面から簡単に
剥離する。
【0012】
【実施例】以下に本発明による半導体素子の製造方法の
実施例を図6及び図12と同部分には同一符号を付して
示した図1乃至図5を参照して説明する。図1におい
て、シリコン半導体ウェハ1にはその裏面にダイシング
テープ2が貼付され、その表面全面にポリオレフィン材
等の熱収縮性テープ15が貼付される。なお、この熱収
縮性テープ15の貼付は常温で行われる。ダイヤモンド
ブレード3が半導体ウェハ1をその表面側、即ち熱収縮
性テープ15側から切削し切断する。この時、ウェハ表
面に付着するシリコン切粉等の塵の量をできるだけ少な
くするために、ダイヤモンドブレード3は図1に示した
ように、半導体ウェハ1を完全切断、即ちフルカットす
る。こうして、図2に示したようにダイシングテープ2
上で半導体チップ4が互いに切断分離される。この後
に、半導体チップ4は、図8に示した突上げピン6とピ
ックアップ部7とによってダイシングテープ2から分離
される。
【0013】一般のプラスチックパッケージの場合に
は、その後に半導体チップ4は表面に熱収縮性テープ1
5が貼付されたままの状態で、図3に示したように半導
体チップ裏面にリードフレーム8が取付けられる。この
リードフレーム8の取付け後に、熱収縮性テープ15の
剥離用の加熱工程が行われる。即ち、半導体チップ4は
熱収縮性テープ15側から加熱され、この加熱によっ
て、熱収縮性テープ15が収縮し半導体チップ表面から
剥離する。こうして、図3に示されたように熱収縮性テ
ープ15の表面に付着していた欠け塵14は、熱収縮性
テープ15と共に取除かれ、塵等の異物が全く付着して
いない半導体チップ表面が露出する。この後に、図示を
省略した金ワイヤがリードフレーム8と半導体チップ4
の表面との間に接続される。
【0014】他方、LOC構造のパッケージの場合に
は、半導体チップ4が図4に示したように支持台16に
載置され位置決めされる。この支持台16は加熱用のヒ
ータを内蔵し、載置された半導体チップ4を420±2
0°Cに加熱する。この加熱によって、熱収縮性テープ
15が収縮し半導体チップ4の表面から剥離する。
【0015】また、図5に示した熱可塑性樹脂9が先端
に貼付されたリードフレーム10は、予め200±50
°Cで予備加熱され、この予備加熱によって熱可塑性樹
脂9が軟化されている。
【0016】位置決めされた半導体チップ4を載置した
支持台16は、図5に示したように、予備加熱されたリ
ードフレーム10の真下に移動され、この後に、ヒータ
内蔵のリード押付けコレット11がリードフレーム10
の先端を半導体チップ4の表面に押付ける。これによっ
て、熱可塑性樹脂9は、420±20°Cに加熱されて
いる半導体チップ4によって、本加熱され溶解してリー
ドフレーム10を半導体チップ4の表面に接着する。こ
うして半導体チップ4へのリードフレーム10のダイボ
ンディングが行われる。次いで、図11及び図12に示
したようにリードフレーム10とボンディングパッド1
2との間に金ワイヤ13が接続される。
【0017】本実施例では、熱収縮性テープ15は、支
持台16に内蔵された本加熱用のヒータによって、加熱
剥離された。しかしながら、本発明は、これに限らず剥
離専用のヒータを別個に用意してこれによって熱収縮性
テープ15を収縮剥離することができる。更には、リー
ドフレーム10の200±50°Cでの予備加熱用のヒ
ータを使用して熱収縮性テープ15を収縮剥離すること
もできる。なお、熱収縮性テープ15の剥離温度条件
は、約80°〜約450°Cが好ましい。
【0018】以上のように本実施例によると、熱収縮性
テープ15は、半導体チップ4がダイシングテープ2か
ら分離された後であってかつリードフレームの接着直前
に、半導体チップ表面から取除かれるので、半導体チッ
プ表面は、ダイシング作業時等に発生した異物が全く付
着しない状態で後続の処理を順次行うことができる。更
に、熱収縮性テープ15は市販のテープ貼付用の自動機
を使用することができるため、本実施例は格別な機器の
開発や新たな購入を必要とすることなく、即ち、従来に
比べて特別のコスト上昇を招くことなく、実施すること
ができる利点を有する。また、上記の実施例では、半導
体ウェハはシリコンウェハを使用した。しかしながら、
本発明は、これに限らずガリウムひ素ウェハ等の任意の
半導体ウェハに適用することができる。
【0019】
【発明の効果】以上の説明から明らかなように本発明に
よれば、半導体ウェハは、その表面に熱収縮性テープが
貼付された後にダイシングが行われるので、ダイシング
等に起因して発生した塵等の異物が半導体ウェハ表面に
付着することが確実に防止され、従って半導体素子の品
質や信頼性や歩留りの向上を図ることができる。
【0020】更に、本発明によれば、熱収縮性テープは
加熱によって収縮して半導体チップ表面から簡単に剥離
するので、作業性に優れ、半導体素子を格別なコストの
上昇を生ずることなく製造することができる。
【図面の簡単な説明】
【図1】本発明による半導体素子の製造方法の実施例の
ダイシング工程を概略的に示した断面図。
【図2】実施例のダイシング工程が終了した時の半導体
ウェハを示した断面図。
【図3】一般のプラスチックパッケージの場合のリード
フレーム取付工程を概略的に示した断面図。
【図4】LOC構造のパッケージの場合の半導体チップ
の加熱工程を示した断面図。
【図5】LOC構造のパッケージの場合の半導体チップ
にリードフレームを接着する工程を示した断面図。
【図6】従来の半導体素子の製造方法のダイシング工程
を概略的に示した断面図。
【図7】従来の半導体素子の製造方法のダイシング工程
が終了した時の半導体ウェハを示した断面図。
【図8】従来の半導体素子製造方法における半導体チッ
プの取出し工程を示した断面図。
【図9】従来の半導体素子製造方法における一般のプラ
スチックパッケージの場合のリードフレーム取付工程を
概略的に示した断面図。
【図10】従来の半導体素子製造方法におけるLOC構
造のパッケージの場合のリードフレームの接着工程を概
略的に示した断面図。
【図11】従来の半導体素子の製造方法におけるボンデ
ィング工程を概略的に示した断面図。
【図12】従来の半導体素子の製造方法におけるボンデ
ィング工程を概略的に示した斜視図。
【符号の説明】
1 半導体ウェハ 2 ダイシングテープ 4 半導体チップ 15 熱収縮性テープ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 P

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体ウェハの表面に熱収縮性テープを貼
    付すると共に、上記半導体ウェハの裏面にダイシングテ
    ープを貼付し、その後に上記半導体ウェハのダイシング
    を行い、上記ダイシングによって得られた半導体チップ
    を加熱し、この加熱により上記熱収縮性テープを上記半
    導体チップから剥離することを特徴とする半導体素子の
    製造方法。
  2. 【請求項2】上記熱収縮性テープの剥離後に上記半導体
    チップにリードフレームを熱可塑性樹脂を介して積層
    し、この積層後に上記熱可塑性樹脂を加熱して上記リー
    ドフレームを上記半導体チップに接着することを特徴と
    する請求項1に記載の半導体素子の製造方法。
JP19038094A 1994-08-12 1994-08-12 半導体素子の製造方法 Pending JPH0855823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19038094A JPH0855823A (ja) 1994-08-12 1994-08-12 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19038094A JPH0855823A (ja) 1994-08-12 1994-08-12 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH0855823A true JPH0855823A (ja) 1996-02-27

Family

ID=16257214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19038094A Pending JPH0855823A (ja) 1994-08-12 1994-08-12 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0855823A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052387A1 (ja) * 2005-11-04 2007-05-10 Tokyo Seimitsu Co., Ltd. フィルム剥離方法およびフィルム剥離装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052387A1 (ja) * 2005-11-04 2007-05-10 Tokyo Seimitsu Co., Ltd. フィルム剥離方法およびフィルム剥離装置
US8052824B2 (en) 2005-11-04 2011-11-08 Tokyo Seimitsu Co., Ltd. Film peeling method and film peeling device

Similar Documents

Publication Publication Date Title
JP3485525B2 (ja) 半導体装置の製造方法
JP2994510B2 (ja) 半導体装置およびその製法
US6319754B1 (en) Wafer-dicing process
MY120043A (en) Method of die bonding electronic component and die bonding apparatus therefor
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JPH11204551A (ja) 半導体装置の製造方法
JPH08213349A (ja) ダイシング用リングフレームへの接着剤の付着防止方法、該方法に用いられる粘着シートおよび該粘着シートを備えたウェハ加工用シート
JP4666887B2 (ja) 接着シート及び接着剤つき半導体チップの製造方法
JP2866453B2 (ja) エキスパンドテープ及びチップ部品の実装方法
US5169804A (en) Method for fastening a semiconductor, body provided with at least one semiconductor component to a substrate
JP2003197567A (ja) 半導体装置の製造方法
JPH07263382A (ja) ウェーハ固定用テープ
JPH0855823A (ja) 半導体素子の製造方法
JP2680364B2 (ja) 半導体装置の製造方法
JP2005260154A (ja) チップ製造方法
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
JP2001156028A (ja) 半導体装置の製造方法
JPS6362328A (ja) 半導体基板の裏面処理方法
JPH0621219A (ja) 半導体装置の製造方法
JPH09283469A (ja) 半導体装置の製造方法
JP2017139409A (ja) ダイボンドダイシングシート
JPS59103342A (ja) 半導体装置の製造方法
JPH04247640A (ja) 半導体装置の製造方法
JPH06204267A (ja) 半導体装置の製造方法
JP2803805B2 (ja) 半導体装置の製造方法