JPH08509546A

JPH08509546A - Ｓｑｕｉｄ制御装置

Info

Publication number: JPH08509546A
Application number: JP6518199A
Authority: JP
Inventors: エス．コルクロウ，マーク
Original assignee: コンダクタス，インコーポレイテッド
Priority date: 1993-02-02
Filing date: 1994-02-02
Publication date: 1996-10-08
Anticipated expiration: 2017-12-24
Also published as: JP3359923B2; EP0682776A1; EP0682776B1; WO1994018576A3; DE69417546D1; JP3554556B2; US5532592A; WO1994018576A2; JP2003057324A; AU6132694A

Abstract

(57)【要約】多重SQUIDプローブ（102）を制御するためのSQUID制御システムであり、各SQUIDプローブに対応する複数のヘッドユニット（104）を備え、各ヘッドユニットは、それぞれの変調周波で動作する非極低温変調磁束ルー・フィードバク回路を含んでいる。この装置は、ヘッドユニットの全てに結合されたベースユニット（112）を含んでおり、ベースユニットは、多重ヘッドユニットを制御するために制御信号を供給する。デイジー・チェイン配置等の使用によって、変調磁束ロックループ・フィードバック回路の全ての変調周波数を同期させるための手段も設けられている。ヘッドユニットは、復調器の局部発振入力を用意するため、変調周波数発振信号の位相をシフトするために結合された移相器を含んでおり、移相器は、基本周波数成分を除く全ての周波数成分を所望の量に減少させるため、発振信号をフィルタリングする移相フィルタ、およびフィルタされ移相された信号を方形波に整形する整形手段を含んでいてもよい。

Description

【発明の詳細な説明】 SQUID制御装置発明の分野この発明は、複数のSQUIDを制御する装置に関するものであり、特に、並列的な（multiple）複数のSQUIDを統合して制御する装置に関するものである。関連する技術の説明超伝導量子干渉デバイス（SQUID）は、少なくとも１カ所がジョセフソン接合によって切断された超伝導ループによって構成されている。SQUIDが１つの接合のみを有する場合には、発振電流によってバイアスされなければならないRF SQU IDとして知られている。SQUIDが２以上の接合を有する場合には、DC電流によってバイアス可能なDC SQUIDとして知られている。この発明は、主として、複数の DC SQUIDの制御に関するものであるが、ある側面においては、複数のRF SQUIDの制御システムにも用いることができる。 DC SQUIDは、超伝導ループに引加される全磁束の作用によって変化する、接合部を横切る出力電圧を提供するものであるから、本質的に、磁束−電圧コンバータである。出力電圧は、印加された磁束中において、１つの磁束量子Φ₀の周期に関して周期的である。したがって、静的な電圧出力レベルにセットするため、 SQUIDに固定的なDC磁束を印加することにより、SQUID中に生成される単一磁束量子と同じような磁界は、SQUIDの出力電圧の静的な値からの偏差を計測することによって検出することができる。複数のSQUIDおよびその制御システムについては、クラーク（Clarke）、「複数SQUIDの原理および応用（Principiles and Applications of SQUIDs）」、IEE E会報、第７７巻、第８号、１２０８〜１２２３頁（１９８９年）を参照して具体化する。ここに述べられているように、ほとんどのSQUIDの読み出し方法は、磁束ロックループ（flux-locked loop(FLL)）回路を使用することを含んでいる。外部からの印加磁界によって、SQUIDの電圧出力が静的な値（通常は０）から変動すると、この回路は、SQUIDに近接するフィードバックコイルに印加されるフィードバック電流を生成する。フィードバックコイルによる磁束が外部印加磁束を補償して、外部印加磁束を打ち消しSQUIDに印加される磁束を全体として０に戻すようなフィードバック電流を、この回路は供給する。したがって、SQ UIDの電圧出力は、静的な値に保持される。そして、外部印加磁束の大きさを示すアナログ出力信号を得るために、外部印加磁束を打ち消すために必要なフィードバック電流のレベルが、測定される。この技術は、単一の磁束量子より著しく小さい外部印加磁界レベルの検出を可能とするだけでなく、電圧／磁束カーブ上の所定の動作点にSQUIDを連続的に駆動するので、当該カーブの周期的な性質（periodic nature）によって制限されるものではない。FLLフィードバック回路が必要な補償電流を供給し、かつ、FLL フィードバック回路がカーブのある期間から次に飛ぶのを防ぐに十分なほど早く応答すれば、ほとんどの瞬間の外部印加磁束レベルΦ₀が測定可能である。また、FLL技術は、外部印加磁束に対して直線的に変化するアナログ出力信号も提供する。実用上、FLLは、SQUIDの電圧出力の静的な値からの偏差を積分する積分器を含んでいることもある。FLL回路に固有のDCドリフト問題は、フィードバック電流を約１００kHz〜５００kHzの高周波によって変調し、SQUIDの電圧出力を同じ周波数で復調することによって改善することができる。SQUIDの動作点が電圧／磁束カーブの最小または最大にセットされており、±Φ₀／４によってSQUIDに供給され、フィードバック磁束を発振するに十分な振幅を持つ方形波によってフィードバック電流が変調されている場合、SQUIDの電圧出力は、動作点の左側に電圧／磁束カーブの上の方への途中の点と、動作点の右側に電圧／磁束カーブの上の方への途中の点との間を交互する。両電圧は等しく、SQUID出力電圧の交流成分はゼロである。そのような状態のSQUIDは、平均交流電圧が０の静的レベルを示すものとして示す。外部磁束が印加されると、動作点は、もはや電圧／磁束カーブの最大または最小ではなくなる。したがって、SQUIDの電圧出力は、動作点の左と右の間の点を交互し、もはやその電圧は等しくなくなり、平均交流電圧は０の静的な値に対して上または下に変動する。 FLLフィードバック回路は、外部印加磁界に対して補償を行うことができ、これによって所望のアナログ出力信号を生成することができる。変調電流は、フィードバックコイルに生成されるフィードバック電流に加えられてもよく、SQUIDの近傍に位置する別個の変調コイルと分離して供給されるようにしてもよい。復調は、一般的な同調復調器またはロックイン検出器（lock-in detector）を用いて行なわれる。ここで用いている「FLL回路」は、電流フィードバック経路およびフィードバックコイルとともに、SQUIDそのもの、SQUIDに結合されたオプショナルなプリアンプ、オプショナルなロックイン検出器およびオプショナルな積分器を含むものとして考慮する。「FLLLフィードバック回路」は、プリアンプ、ロックイン検出器、積分器およびフィードバックコイルから戻る電流経路を含むものとして考慮し、フィードバックコイルそのものやSQUIDを含まないものとして考慮する。FLL 回路またはFLLフィードバック回路は、上記の変調および復調技術を用いる場合には、変調FLL回路または変調FLLフィードバック回路として考慮する。一般的なシステムにおいて、SQUIDおよび種々のコイルが、極低温で維持できるようにされたSQUIDプローブ上に設けられている。FLLフィードバック回路は、通常、室温にて動作し、プローブケーブルによってプローブに結合される。超伝導現象による効果を得るのであれば、ここで用いられているように、回路は「極低温」にて動作する。同様に、超伝導現象を用いないのであれば、回路は「室温」にて動作する。厳密に外部環境の周囲温度にある回路を「室温」回路とすべきであるとは、意図していない。SQUIDの電圧出力は、オプショナルな直流ブロックコンデンサおよび／または共振回路と同じように、１以上のインピーダンス・マッチングトランスを介して、FLLフィードバック回路の入力に結合されてもよい。異なる設計としては、これら結合要素の異なるものが、プローブ上に配置されて極低温に保持されるか、または、FLLフィードバック回路とともに配置されて室温に保持される。応用物理システム「DC SQUIDシステムモデル581」マウンテンビュー、カルフォルニア：１９９０年（Applied Physics Systems,"Model 581 DC SQUID System"(Mountain View,California：1990)）において、DC SQUIDセンサ、極低温プローブ（これは、DC SQUIDセンサとともに、ここで用いる用語としての「SQUIDプローブ」を構成する）、SQUID処理電子回路および制御／表示コンソールを有するSQUIDシステムが述べられている。極低温プローブは冷却器に挿入するためのロッドを備えており、SQUIDセンサはチューブの挿入端に取り付けられている。RFIフィルタを含む金属筐体（brass denclosure）およびコネクタが、チューブの非挿入端に取り付けられている。SQUID処理電子回路部は、SQUID閉ループ電子回路の全てを含んで、高度にシールドされフィルタされた筐体にある。この回路は、短いシールドケーブルを介して、SQUIDプローブの一端においてコネクタと結合されている。SQUID処理回路部は、冷却器の上に簡単に装着するには大きすぎ、当然、冷却器の上に、２個もしくは３個以上設けるにも大きすぎる。１つのSQUIDを冷却器に挿入すべき場合には、応用物理システム（APS）SQUID が適している。しかしながら、同時に動作するSQUIDを必要とするSQUIDの応用が開発されている。たとえば、脳波によって生成される磁束信号を検出するために用いるSQUIDシステムは、他のものから１インチ以内に配置された複数のSQUIDセンサを必要とする。これらの形式の応用において、APS技術は、少なくとも２つの理由によって適切でない。第一に、各チャネルにおいて、別個のSQUIDプローブ、別個の処理電子回路および別個の制御／表示コンソールを含む完全な構成要素が独自に必要とされる。コンソールの出力は、単一コンピュータのデータ取得モジュールに接続されてもよいが、複数のSQUIDの動作を制御することを想定したコンピュータに対する準備はされていない；各コンソールは手動によって調整されるべきものとなっている。第二に、構成要素が多いことに加えて、APSシステムは、種々のチャネルの変調周波数の同期を想定した用意をしていない。SQUIDは他のものと近接して配置されるので、あるSQUIDに対して印加したフィードバック磁束は、他のSQUIDにおいても同様に検出される。複数のSQUID間での変調周波数の違いは、種々のSQUID からの読取において、好ましくないビートの原因となる。量子デザイン「DC SQUIDセンサ、電子回路およびシステム」（Quantum Design,"DC SQUID Sensors,Electronics ans Systems"）（１９９０年）においては、特に複数チャネル使用を意図したシステムが述べられている。システムは、１つの「マスターボード」（masterboard）および各チャネルのための独立した「マルチカード」を備えている。各チャネルの入／出力構成は、冷却器に挿入するためのフレキシブルなSQUIDプローブ／センサ、プローブを室温電子回路に結合するフレキシブルケーブル、スモールバックシェル型（small back shell-s tyle）のマイクロ・プリアンプ（micropreamp）、マイクロコンピュータを対応するマルチカードに結合するための１０ｍまでの高度にシールドされたケーブルを含んでいる。マイクロ・プリアンプは、RFシールドおよびフィルタ、DC SQUID プローブを有しており、ケーブルは耐RF（RF immunity）および磁気シールドされている。マイクロ・プリアンプは、内部もしくは外部フィードバックとともに動作し、SQUIDプローブはどちらのタイプの応用においても配される。量子デザイン（QD）システムは、各チャネルのための分離した磁束ロックループ構成を提供するが、FLLフィードバック回路の主要部分は、SQUIDから１０ｍを限度として離されたマルチカード中に配置される。特に、SQUIDの電圧出力は、マイクロ・プリアンプによってある程度まで増幅され、高度にシールドされたケーブルを介して、別々にマルチカードに伝送される。マルチカードは、ロックイン検出器、積分器およびフィードバック電流経路を有している。RF変調周波数は、マルチカード上のフィードバック電流経路（または、分離された変調電流リード）に印加され、ケーブルを介してSQUIDプローブに伝送される。同様に、マイクロ・プリアンプの信号出力にはまだRF変調周波数が含まれており、これはマルチカード上のロックイン検出器に信号が到達するまで取り除かれない。ケーブルを介してのRF信号の伝送は、SQUIDプローブと制御器との間のケーブルの最大長に制限され、ケーブルが高度にシールドされていることおよび信号が個別に伝送されることという要求を強くする。加えて、QDシステム中の各マルチカードは、SQUIDバイアス電流、非対称電流、直流オフセット電流等を制御するためのD/Aコンバータ等のチャネルに特定の種々のデジタル回路も有している。これらは、FLLのゲイン、アンチ− アリアシング・フィルタ（anti-aliasing filter）の選択等の調整を制御するためのデジタル制御のアナログスイッチも有している。よって、これら回路のスイッチングによるノイズは、磁束ロックループの動作に悪影響を与える。さらに、マルチプレクサ、A/Dコンバータ、FIFOおよびマイクロプロセッサ等のデジタル回路を有するマスターボードは、全てのマルチカードと同様に同じSQUID制御ボックス中に配置されている。これら構成要素からのノイズも、また同じように磁束ロックループの動作に影響を与える。QDシステムは、これらの影響を最小にするために、広範囲にわたる内部シールドを必要とし、ハードウエア結合に起因してこのシールドが不完全であれば、それはFLLを制御するため入り込まねばならない。 QDシステムの制御ユニットは、前面パネルまたはRS232CやGPIBを介して制御器に結合された外部コンピュータのいずれからも制御できるようになっている。プローブから読み出した出力信号は、制御器の前面パネル上に表示され、および／または、外部コンピュータに伝送される。QDシステム中のSQUID制御器を制御するための命令は、Quantum Design Inc.の「モデル5000DC SQUID制御器操作マニュアル」（１９９１年）に詳しい。フジマキ「Josephson Integrated Circuits III--１チップSQUID磁力メータ（ magnetometer）」、富士通科学技術ジャーナル、第２７巻第１号（1９９１年）、５９頁〜８３頁においては、各SQUIDチャネルが、SQUIDと同じ極低温チップ上のジョセフソン・デジタル回路を用いて構築されるデジタル・フィードバックループを有している多重SQUIDシステムが述べられている。しかしながら、この技術を用いるシステムを実用化するためにはその前に、無視できないほど重要な研究が必要である。 SQUIDを制御するさらに他の技術は、減衰発振器（relaxation oscillator）中にSQUIDを有している。しかしながら、複数のSQUIDは異なる周波数で動作するので、この技術は、近接した複数のSQUIDを多重に制御するためには有用でない。よって、この発明は、上記問題の全てまたは一部を改善したSQUID制御システムを提供することを目的とする。発明の概要この発明による多重SQUIDプローブを制御するためのSQUID制御装置は、概略、それぞれSQUIDプローブに対応する複数のヘッドユニットを有しており、各ヘッドユニットは、それぞれの変調周波数で動作する、極低温でない変調された磁束ロックループ・フィードバック回路を有している。この装置は、ヘッドユニットの全てと結合されたベースユニットも有しており、ベースユニットは、多重ヘッドユニットを制御するための信号を供給する。デイジー・チェイン・トポロジー（daisy chain topology）を使用することなどにより、全ての変調磁束ロックループ・フィードバック回路の変調周波数を同期するための手段も設けられている。ヘッドユニットは、復調器の局部発振入力（local oscillator input）に供給するための変調周波数発振信号を移相するために結合され、所望量基本周波数成分を移相するための移相器も有しており、移相器は、基本周波数成分を除いた周波数成分の全てを減少させるため、発振信号をフィルタリングするための移相フィルタを有していてもよく、フィルタされ移相された信号を方形波にするための整形手段を有していてもよい。図面の簡単な説明この発明を、以下の図面を参照して、その実施例に関して説明しする。図１、８および９は、この発明によるSQUIDシステムのための全体的配置を示している。図２は、SQUIDプローブを記号化して示している。図３は、図１のヘッドユニットの１つのブロック図である。図４は、図３の積分器の模式図である。図５は、図３の選択抵抗の模式図である。図６は、図３の移相器の模式図である。図７は、図１のインターフェイス・ユニットのブロック図である。詳細な説明図１に、この発明によるSQUIDシステムのための全体的配置を示す。このシステムは、複数のチャネルを有しており、各チャネルはプローブ102a,102bまたは1 02n（まとめて102）およびヘッドユニット104a,104bまたは104n（まつめて104）を有している。プローブ102は、冷却器への挿入に適合するようにされており、たとえば、ヘッドユニット104とともに冷却器の上に搭載される。搭載メカニズムは、接着、ボルトおよびナット、電気的コネクタの機械的支持、またはその他の技術により可能である。それぞれのケーブル106a,106bおよび106n（まとめて1 06）は、プローブ102をそれぞれのヘッドユニット104に、フレキシブルに、剛性チューブの中空部を介して、結合するものである。APSおよびQDシステムとともに、ケーブル106はシールドされ、差動ペア（differential pair）を介して、プローブとヘッド間に信号を運ぶ。ヘッドユニット104と冷却器の極低温領域との間の熱伝導を最小にするため、適切な処置が用いられている。ヘッドユニット104は、室温にて動作する。これらは、全て、それぞれのケーブル110a,110bおよび110n（まとめて110）を含むケーブル網を介して、共通のインターフェイス・ユニット108に結合されている。後に見られるように、これらのケーブル110は高度にシールドする必要がなく、ほとんど任意の長さが許される。さらに、ケーブル110は光ファイバーを有していてもよい。インターフェイス・ユニット108は、RS232リンク114を介して、パーソナルコンピュータ等のコンピュータにも接続されている。他の実施例においては、後者の接続は、GPIB等の異なるプロトコルに従うものであってもよい。より詳細に以下に述べるように、種々のチャネルの変調周波数は、１つのヘッドユニット104aがマスターとして動作するRF発振器を提供することによって同期がとられる。残りのヘッドユニット104bおよび104nのそれぞれは、直前のヘッドユニットのスレーブとして動作し、直後のヘッドユニットのマスターとして動作する。よって、ケーブル網は、ヘッドユニット104aのマスター出力をヘッドユニット104bのスレーブ入力に結合するケーブル116a、およびヘッドユニット104bのマスター出力をヘッドユニット104nのスレーブ入力に結合するケーブル116bを有している。他の実施例においては、図１に示すデイジーチェイン配置に代えて、マスターのヘッドユニットがスレーブのヘッドユニットの全てを直接制御してもよい。その他の配置も可能であり、その一部を後述する。全てのチャネルの変調周波数を同期させることにより、ビートを防止することができる。全てのチャネルの変調周波数が同一である場合だけでなく、異なるチャネルの変調周波数が他のチャネルに対して倍数になっている場合においてもビートを防止することができる。また、異なるチャネルの変調周波数が、すべて共通周波数の倍数になっている場合、共通周波数が容易にフィルタリングできるほど十分に高い限りにおいて、ビートを防止することができる。ここで用いているように、「同期」とはこれら全てのバリエーションを含むものとして意図している。図２は、図１のSQUIDプローブ102の一つを模式的に示したものである。発明に用いるため選択したSQUIDプローブの特定の構造は、発明自身の一部を構成するものではなく、発明を実施するSQUID制御システムの構成要素は、選択したSQUID プローブの型に適合したものである。しかしながら、ここで述べた特定の実施例は、YBCO等の高温超伝導材料によって形成されたSQUIDプローブの使用に特に適している。このようなSQUIDの例は、Wellstood,et.al."Integrated dc SQUID ma gnetometeo with a High Slew Rate",Rev.Sci.Instrum.,第５５巻第６号９５２〜５７頁（１９８４年）に詳しい。図２に示すように、プローブは、２つのジョセフソン接合204を持つSQUID 202 を有している。入力バイアス電流は、差動リード207,208（それぞれ、Ｉバイアス＋およびＩバイアス-）を介してSQUIDに与えられ、SQUIDからの電圧出力は差動リード210,212（それぞれ、信号＋および信号-）を介して供給される。フィードバック＋およびフィードバック-ライン216および218を介して異なって駆動されるフィードバックコイル214が含まれており、この実施例では、分離した変調コイル220を有しており、差動変調＋および変調-リード222,224を介して駆動される。また、プローブの上に小型ヒーター216が設けられ、ヒーターライン218から接地／シールドライン220によって駆動される。図２のSQUIDプローブの動作は、一般的であり、典型的なDC SQUIDプローブに関して上記で述べたものと同様である。図３は、図１の１つのヘッドユニット104のブロック図である。一方側は、プローブユニット102の１つに結合するためのプローブコネクタ（図示せず）によってっており、反対側は、ケーブル110の１つを介してインターフェイス・ユニット108に結合するためのインターフェイス・ユニット・コネクタ（図示せず）によって終っている。ケーブル110の１つに結合されるコネクタは、たとえば、ペンシルバニア、エリーのスペクトラム・コントロール会社（Spectrum Control ,Inc.,）製造のモデル56-711-015等のローパス・フィルタを用いることができる。ヘッドユニット102は、冷却器の上に複数個を合わせて搭載できるように、十分コンパクトである。図３を参照すると、磁束ロック・フィードバック回路は、プリアンプ302、ロックイン検出器304、積分器306、差動ドライバ308および選択抵抗310を介して通る差動電流フィードバック経路を備えている。特に、ライン210,212に現れるSQU IDプローブの差動電圧出力は、トランス312の１次コイルの反対端に結合されている。トランス312の２次側は接地された一端を有しており、他端はAC結合プリアンプ302の入力に結合されている。プリアンプ302は一般的なものであり、マイクロボルトのオーダーの信号をボルトのオーダーの信号に信号強度を増幅する点を除いて、ここでは詳しく説明しない。プリアンプ302の出力は、ロックイン検出器304の信号入力に結合されている。ロックイン検出器304は、ニューヨーク、ブルックリンのミニサーキット社（Min icircuits Inc.,）製造のSRA-8ユニット等のダブル・バランス・ミキサーを用いて実現できる。ロックイン検出器304の出力は、後に詳述する積分器306の信号入力に接続されている。積分器306は、２つのリセット入力RST1およびRST2を有しており、これら双方の能動状態はフィードバック・コンデンサを短絡する。積分器306の出力は、手動ゲイン制御ポテンショメーター（図示せず）を有する差動ドライバ308の入力に接続されている。ドライバ308の差動出力は、選択抵抗回路310の一端に接続されている。選択抵抗310の差動出力は、SQUIDプローブのフィードバックコイルに結合するための差動フィードバックライン216,218に接続されている。ヘッドユニット104は、それぞれのケーブル110を介してインターフェイス・ユニット108からレンジ制御信号314を受け取る。レンジ制御信号は、４つのフィードバック抵抗値の１つを選択するため、選択抵抗310の抵抗選択（RSEL）入力に結合された２ビットの２進数値を伝達する。同じレンジの制御信号314もまた、４つの積分フィードバック・コンデンサの適切な１つを選択することにより、固定積分時定数を維持する積分器306のコンデンサ選択（CAPSEL）入力に供給される。ヘッドユニット104の各々は、特定のヘッドユニットがマスターまたはスレーブとして動作するか否かによって、動作又は非動作を切り換えられる内部方形波発振器316を有している。したがって、発振器316への電源接続は、単一極ダブル投入（single-pole,double-throw）のスイッチ318の共通接点に接続され、１つの極は電源に接続され、他の極は接地または開放される。ヘッドユニット104がマスターとして動作する場合、スイッチ318は、電源を発振器316に切り換える。発振器316の出力は他の単一極ダブル投入スイッチ320の一方の極に接続され、その他方の極はバッファ322の入力に接続される。ヘッドユニット104は、バッファ322の入力に接続されたスレーブ入力リード324を有している。スイッチ320の共通接点は、その出力にマスター出力リード328の設けられた他のバッファ326の入力に接続されている。ヘッドユニット104がマスターである場合、スイッチ320は発振器316の出力に切り換えられ、ヘッドユニットがスレーブである場合、バッファ322の出力に切り換えられる。スイッチ320の共通接点は、他端が接地された可変抵抗330の一端にも接続されている。可変抵抗330のタップは、その差動電流出力がSQUIDプローブの変調コイル220のために用意された変調電流ライン222,224をドライブする差動ドライバ33 2の入力にＡＣ結合されている。ジャンパ334と336は、分離したフィードバックまたは入力コイルを介するよりも、変調コイルを介してSQUIDにフィードバックを行う場合に用いるために、差動変調ライン222,224上のフィードバック電流を結合するために設けられている。差動電流ドライバ332の入力は、インダクタ338、バイパス・コンデンサ340および直列抵抗341を介して、DCオフセット入力ライン342にDC結合されている。DCオフセット入力ライン342は、後述の様に、それぞれのケーブル1 10を介して、インターフェイス・ユニット108により駆動される。スイッチ320の共通接点は、変調ライン222に提供されているのに加えて、移相器344を介して、ロックイン検出器304の局部発振入力にも結合されている。移相器344は、SQUIDプローブとヘッドユニットとの間で、SQUID電圧信号がロックイン検出器304の信号入力に戻る前に生じる位相のずれを補償するために挿入されている。位相器344の特別に有利な構成は、図６を参照して以下に述べる。積分器306の出力は、差動電流ドライバ308の入力に供給されているのに加えて、抵抗346を介してフォロワ（follower）348にも結合されている。フォロワ348 の出力は、リード350を通して、インターフェイス・ユニット108に接続するために設けられたANALOUT信号を形成する。ANALOUT信号は、フィードバック電流のレベルに比例するので、ヘッドユニット104の磁束ロックループのアナログ出力信号を形成する。磁束ロックループのアナログ出力を読み出すその他の（好ましい）方法は、選択抵抗310の一方の反対端を、インスツルメンテーション（instrum entation）アンプ（図示せず）の対応する反転および非反転入力に接続し、インスツルメンテーション・アンプの出力を、346のような抵抗を介して、フォロワ3 48の入力に供給することである。この方法においては、選択抵抗310の一方を介してフィードバック電流が生じる電圧降下が直接測定される。積分器306のRST1入力は、対応するケーブル110を介して、インターフェイスユニット108からの信号を受け取るために結合されたリセットライン352に接続されている。このリセットライン352は、閉状態において抵抗358を介してロックイン検出器304をフォロワ348の入力に結合するアナログスイッチ356の制御入力に、遅延器354を介して、結合されている。よって、リセットライン352の上に短いパルスを印加することにより、インターフェイス・ユニット108は、積分器306を遠隔的にリセットすることができる。リセット信号が長い期間保たれている場合には、積分器306がリセット状態に保たれるだけでなく、ロックイン検出器304の出力が、積分器306の電圧出力に代えて、 ANALOUTライン350に結合される。これは、インターフェイスユニット108がロックイン検出器304を直接観察することを可能にするテストモードである。加えて、それぞれのケーブル110を介しての直接観察のために、ACプリアンプ302の出力は、AMPOUTライン360を介して、インターフェイス・ユニット108に接続されている。他の実施例では、ケーブル110中にこのRF信号が含まれるのを防ぐため、AMP OUT信号が個別に観察装置に接続され、完全に否定する場合もある。積分器306の出力は、積分器306の電圧出力が高しきい値を越え、低しきい値を下回った場合に、積分器306のRST2入力に対してリセット信号を与える自動リセット制御回路362によってもモニタされる。同時に、自動リセット制御回路362は、COUNTライン364およびそれぞれのケーブル110を介して、インターフェイス・ユニット108にパルスを送る。インターフェイス・ユニット108は、COUNTライン3 64の信号を観測することにより、自動リセット制御回路362によって能動的にされたリセットの数の経過を保持する。自動リセット制御回路362は、積分器306を飽和しないように保持することにより、FLLのダイナミック・レンジを増加させる。異なる実施例においては、自動リセット制御回路362を無くし、ANALOUTライン350のモニタに対応してRESETライン352に適切なリセットパルスを供給するインターフェイス・ユニット108を持つことによって同じ結果を得ることができる。ヘッドユニット104は、インターフェイス・ユニット108からＶバイアス・ライン366を介して、SQUID202のために好ましいバイアス電流レベルを示す電圧信号を受信する。Ｖバイアス信号は、その出力がＩバイアス＋およびＩバイアス-ライン207をドライブするために接続されている差動電流ドライバ368の入力に接続される。同様に、ヘッドユニット104も、インターフェイス・ユニット108からライン370を介して、SQUID 202近傍のヒーター216をオンにすべきか否かを示すヒーター入力信号を受け取る。ヒーター入力信号は、SQUIDプローブ102のために、ローパス・フィルタ372を介して、ヒーター出力ライン218に結合されている。Ｉバイアス＋ライン207は、他端がＩバイアス-ライン208に接続された可変抵抗374の一端に接続されている。可変抵抗374のタップは、直列抵抗376を介して、インダクタ338、抵抗341およびコンデンサ340の接続点に結合されている。この接続は、SQUIDのバイアス電流を繰り返し反転することを含み、動作点を電圧／磁束カーブの最小または最大に維持するため、SQUID同期のDCバイアス磁束を調整する、追加の既知の低周波ノイズ除去手法を実現可能とする。この手法を用いるため、インターフェイス・ユニット108において動作するソフトウエアは、たとえば、１〜５kHzの周波数にてＶバイアス信号を繰り返し反転することだけが必要である。可変抵抗374のタップ位置は、バイアス電流が反転するよう、適切な動作点の移動を得るために調整されている。図４は、積分器306の基本構成を示す。入力ライン402は、直列抵抗404を介して、非反転入力が接地された入力オペアンプ406の反転入力に結合されている。アンプ406の出力は、４つの並列経路を介し、４つの異なる値のコンデンサ408,4 10,412,414をとおって、単極４投入アナログスイッチ（fiour-throw analog swi tch）416のそれぞれの極に接続されている。アナログスイッチ416の共通接点は、アンプ406の反転入力に戻って接続されており、アナログスイッチ416の選択入力はライン314の２ビットレンジ信号を受信するよう接続されている。オペアンプ406の出力も、その制御入力がRST1とRST2信号をそれぞれ受けるよう接続された２並列単極単投入スイッチ418,420を介して、非反転入力に戻って接続されている。これらの信号の何れかが能動的になると、それぞれのスイッチ418または4 20が閉じ、フィードバック・コンデンサ408,410,412,414の何れか現在用いているものをショートする。オペアンプ406の出力は、積分器306の出力422を形成する。図５は、選択抵抗310（図３）の主要な構成要素を示している。ドライバー308 の非反転出力502は、４つの並列抵抗504を介して、その選択入力ポートがライン 314の２ビットレンジ信号を受けるために結合された、単極４投入スイッチのそれぞれの極に結合されている。反転出力508も同様に、４つの並列抵抗510を介して、単極４投入スイッチ512のそれぞれの極に結合されている。スイッチ512の選択入力ポートは、ライン314の２ビットレンジ制御信号を受信するために結合されている。スイッチ506および512の共通接点は、選択抵抗310の差動出力ライン216,218を形成する。前述のように、局部発振入力としてロックイン検出器304（図３）に与えられる前に、変調ライン222と224に供給される発振信号の位相をシフトすることが好ましい。正弦波に対する位相シフトはよく知られており、その一つが、Horowitz ,"The Art of Electronics"第２版（ケンブリッジ大学出版：１９９０年）７７〜７８頁に述べられている。正弦波でない信号の位相をシフトすることも好ましいが、これはシフトされるべき信号が矩形波である図３の回路の場合である。正弦波でない信号は、一般的な位相シフト回路を適用すれば、異なる量のシフトとなって、ゆがんだ出力を生成するような、異なる周波数におけるフーリエ成分を含んでいる。また、一般的な移相器は、大きなレンジにわたって連続的に調整されるべき移相シフトが可能ではない。 EG＆G Brookdeal Electronics,Princeton Applied Reaearch,"Model 128A Loc k-In Amplifier-Operating and Service Manual"（Princeton,New Jersey:１９７１年）VII-7頁においては、どのような周波数でも、広い範囲にわたって位相シフト信号を得ることを意図した移相回路が記述されている。しかしながら、その回路は極めて複雑である。したがって、移相器344（図３）は本発明の原理にしたがって構成されており、入力信号（発振器316からの、またはバッファ322からの）は、基本周波数等の所望の周波数成分を除く全ての周波数成分を減少または圧縮するためにフィルタリングされ、中間信号を生成するために所望量の位相シフトがなされる。その後、この中間信号は、中間信号に対応して所望の形状を有する出力信号を生成するため、整形される。特に図３において、移相器344に対する入力信号と出力信号の所望の形状はともに、方形波である。よって、移相器344は、直列抵抗および比較器に続く同調回路（tuned circuit）を有している。同調回路は、入力方形波の基本周波数よりもわずかに上または下の調整可能な周波数に同調し、これにより、抵抗および同調回路は、それぞれ所望の正または負の量で選択信号の位相をシフトする。特に、同調回路を選択信号周波数の上に同調すると遅れを生じ、同調回路を選択信号周波数の下に同調すると進みを生じる。比較器を含む移相器 344は、中間信号に応じて方形波を生成する。図６は、本発明の原理による移相回路の実施例を示すものである。入力ライン 602は、直列抵抗604を介して、ノード606と接地間に結合される同調回路630のトップを形成するノード606に結合されている。同調回路630は、ノード606と接地との間に結合されたコンデンサ608、およびコンデンサ608に並列に結合された可変インダクタ610を有している。インダクタ610は、インダクタ610のコア612の挿入深さを調整することにより可変となっている。中間信号を伝達するノード606は、直列コンデンサ614を介して、比較器616の非反転入力にAC結合されている。比較器616の非反転入力は、抵抗618を介して、比較器616の反転入力に結合されており、比較器616の反転入力は、正電圧と接地との間に結合された抵抗620と抵抗622の直列体によって形成される抵抗ドライバの出力に接続される。比較器616の反転入力は、コンデンサ623を介して接地される。比較器616の出力は、そのエミッタが接地され、コレクタが抵抗626を介して正電源に結合された、トランジスタ624（比較器616の一部として考えてもよい）のベースに接続される。トランジスタ624のコレクタは、移相器344の出力628を形成する。動作において、コンデンサ608とインダクタ610は、同調回路630が入力信号の基本周波数を除く全ての周波数成分を効果的に排除する（最小化する）ように選択されている。したがって、ノード606における波形は、実質的に、入力された方形波のように同じ周波数を有する正弦波である。しかしながら、同調回路630 の同調周波数に依存して、正または負の量、入力方形波の位相に対して位相がシフトしている。位相のシフト量は、インダクタ610のコア612の挿入深さを調節することにより調整する。異なる実施例においては、同調回路630の同調周波数は、その他の既知の技術によって調整してもよく、たとえば、インダクタ610の実効巻き数を調整したり、コンデンサ608の容量を調整することによって調整してもよい。ノード606の中間信号は、比較器616の非反転入力にAC結合され、そこで抵抗62 0と622によって形成される抵抗分割によって決定されるしきい値と比較される。バイパスコンデンサ623は、しきい値電圧の大きな影響から中間信号を防いでいる。出力抵抗624とともに、比較器616の非反転入力の正弦波信号がしきい値を下回ると、比較器616は出力ライン628の低電圧レベルを生成し、比較器616の非反転入力の正弦波信号がしきい値を上回ると、出力ライン628の高電圧レベルを生成する。したがって、比較器616およびトランジスタ624は、ライン602の入力信号の独特の形状の正弦波を方形波に戻すように変換する。比較器6 16およびトランジスタ624は、たとえば、Santa Clara,Cahforniaのナショナル・セミコンダクタ社によって生成された単一LM311の一部として入手できる。図６の回路のバリエーションの数は、注意に値する。第一に、中間信号の矩形化は、比較器616に代えて、他の公知の手段によって実現可能である。第二に、移相器344は入力波形のどのような形に対しても適切に動作して、方形波である出力波形を生成する。第三に、同調回路630は、基本周波数と違って、入力信号の高調波（harmonic）近傍に同調してもよい。図６の場合であれば、基本波よりも選択した高調波の周波数において、位相シフト方形波出力を生成する。第四に、移相器の出力を形成する矩形化回路は、位相シフト出力信号を所望の形（たとえば、三角や階段）にするための他の整形回路によって置き換え得る。図７は、インターフェイス・ユニット108（図１）のブロック図である。これは、モトローラ製造の68HC805C4チップを用いて実現可能なマイクロコンピュータ702を備えている。インターフェース・ユニット108は、４チャネル１２ビット電圧出力DAC 704a,704b,704c,704d（まとめて704）のバンクを備えている。各４チャネルDAC 704は、マサチューセッツ、ノーワードのアナログ・デバイセス製造のDAC-8420とすることができ、直列データ入力（SDI）、アクティブロウ（act ive low）ののチップセレクト（CS）入力、アクティブロウのロード（LD）入力、クロック入力を備えている。全ての４チャネルDACのSDI入力は、マイクロコンピュータ702のシリアル出力（SO）からシリアルデータ信号を受信するために接続されており、DAC 704のためのクロック入力は、すべて、マイクロコンピュータ702のSCK出力から直列クロック信号を受信するために接続されている。マイクロコンピュータ702は、８ビットDACCTL出力バスをドライブし、４つ全ての４チャネルDAC 704のために、CSやLD信号を各ラインに供給する。４チャネルDAC 704 は、それぞれ、１つは各内部DACのための、また合計１６のアナログ出力のための、４つのアナログ出力A,B,C,Dを有している。４チャネルチッブ704の動作は、アナログ・デバイヤスのデータシート"Quad 1 2-Bit Serial Voltage-Output DAC,Preliminary,DAC-8420"に詳しい（ノーウッド、マサチューセッツ：６-23-92）。基本的に、チップ704の１つの各DACは、１２ビットデータワードによって続けられた４ビットアドレスヘッダを含む１６ビット直列ワードによって個別にアドレスされる。アドレスヘッダの４ビットにおいて、最初の２つは４つの中間DAC１つを示すものであり、後の２つは残されている（reserved）。チップ704の１つのCS入力が能動である時、SDI入力に与えられるデータは、最初のDACアドレスビットから始るデータをシフトする内部シフトレジスタに直列にロードされる。特に、SDI入力に与えられるデータは、SCKの各立ち下がりに対応して、入力レジスタ中でシフトされる。その後、LDがストローブであるとき、入力レジスタの１２ビットワードは、内部データバスに並列シフトされ、アドレスビットで特定されたDACのためのDACデータレジスタに書込まれる。DAC-8420チップは、インターフェイス・ユニット108のために選択された。なぜなら、これらは正確でありコンパクトであるが、DACの他の形式および他の直列または並列インターフェイス技術を代りに用いるからである。４チャネルDACチッブ704aのＡおよびＢ出力は、各直列抵抗を介して、ケーブル110の１つによって８つまでのヘッド104の最初のものに結合される、Ｖバイアス１およびDCオフセット１信号を提供するために結合される（図１）。同様に、４チャネルDACチッブ704aのＣおよびＤ出力は、第２ヘッド104のため、各直列抵抗を介して、Ｖバイアス２およびDCオフセット２信号を供給するため結合される。４チャネルDACチッブ704bのＡおよびＢ出力は、各抵抗を介して、ケーブル110 の１つによって第３のヘッド104に結合されたＶバイアス３およびDCオフセット３信号を供給するために結合され、４チャネルDACチッブ704bのＣおよびＤ出力は、第４ヘッド104のため、各直列抵抗を介して、Ｖバイアス４およびDCオフセット４信号を供給するため結合される。４チャネルDACチッブ704CのＡおよびＢ出力は、各抵抗を介して、ケーブル 110の１つによって第５のヘッド104に結合されたＶバイアス５およびDCオフセット５信号を供給するために結合され、４チャネルDACチップ704CのＣおよびＤ出力は、第６ヘッド104のため、各直列抵抗を介して、Ｖバイアス６およびDCオフセット６信号を供給するため結合される。４チャネルDACチップ704dのＡおよびＢ出力は、各抵抗を介して、ケーブル110の１つによって第７のヘッド104に結合されたＶバイアス７およびDCオフセット７信号を供給するために結合され、４チャネルDACチップ704dのＣおよびＤ出力は、第８ヘッド104のため、各直列抵抗を介して、Ｖバイアス８およびDCオフセット８信号を供給するため結合される。マイクロコンピュータ702のSO出力は、保持型シフトレジスタ706aの直列データ入力（SDI）に接続されている。保持型シフトレジスタ706aは、たとえば、モトローラ社製造の74HC595チップでよい。706aのような分離された保持型シフトレジスタが、インターフェイス・ユニット108によってサポートされた８チャネル（その８番目を図７の706hに示す）のそれぞれのために設けられている。各ラッチ型シフトレジスタ706a_…706h（あわせて706）は、保持型シフトレジスタ706 hを除いて、チェインになった次の保持型シフトレジスタのSDI入力に接続された直列データ出力（SDO）リードを有している。保持型シフトレジスタ706の全ては、マイクロコンピュータ702のSCK出力を受信するために接続された直列クロック（SCK）入力を有しており、マイクロコンピュータ702のDOUTLD出力を受けるために結合されたRCK入力を有している。各保持型シフトレジスタ706は、８ビットを保持し、そのうち４ビットのみがインターフェイス・ユニット108にて用いられる。どのビットがどの制御信号に割り当てられているかの詳細は大切ではないが、説明すると、チャネルの１つに対応する保持型シフトレジスタ706のビットの一つがヒーター信号を伝え、ビットの一つがリセット信号を伝え、ビットの２つがレンジ信号を伝える。これらのビットは、保持型シフトレジスタのQ0〜Q3出力から、ケーブル110の１つを介して、そのチャネルに対応するヘッドユニットのために用意される。 SCK入力の各パルスに対応して、SDI入力からのデータを直列にシフトすることにより、保持型シフトレジスタ706が動作する。RCK信号がストローブである場合だけ、出力ピンをラッチするシフトレジスタの電流成分を用いる。したがって、保持型シフトレジスタ706のいずれの出力を変更するため、マイクロコンピュータ702は、マイクロコンピュータ702のSOおよびSCK出力を用いて、８× ８＝６４ビットの直列の流れを保持する。マイクロコンピュータ702のDOUTLD出力、保持型シフトレジスタ706の出力に、６４ビット全てをラッチするため、マイクロコンピュータ702のDOUTLDをストローブする。マイクロコンピュータ702は、ビットのフルセットのコピーを保持する。アンプ708の反転入力は、ケーブル110を介して、対応するヘッド104から、信号接地（SIGGND）を受信するよう結合されている。図７においてANA1_…ANA8と符号が付されたアンプ708の出力は、それぞれ８：１アナログ・マルチプレクサ710 の入力に結合され、このマルチプレクサの３ビット選択入力は、マイクロコンピュータ702からの３ビットMPX(A:C)信号を受けるように結合されている。マルチプレクサ710の出力は、ADコンバータ712のアナログ入力に接続されている。A/D コンバータ712は、たとえば、マサチューセッツ、ノーウッドのアナログ・デバイセス製造のAD677とすればよい。A/Dコンバータ712の制御リード（CML,BSYおよびSAMP）は、マイクロコンピュータ702のADCCTLバスのそれぞれのラインに接続されている。SDOピンは、その出力がマイクロコンピュータ702のシリアル入力（ SI）に接続された、４：１デジタル・マルチプレクサ714の１入力に接続されている。マルチプレクサ714の２ビット選択入力は、他のマルチプレクサ716の選択入力のためにも提供されている、マイクロコンピュータ702からの２ビットDIGSE L出力信号を受けるために結合されている。マイクロコンピュータ702のSCK出力は、他の３つの入力が接地された、マルチプレクサ716の入力の一つに接続されている。SCK信号が接続される入力は、マルチプレクサ714上の、A/Dコンバータ7 12のSDO出力が接続されるそれと同じ入力である。したがって、DIGSEL信号が、マルチプレクサ716に、A/Dコンバータ712からのSDO信号を選択させた場合、マイクロコンピュータ702からのSCK信号もマルチプレクサ716によって選択される。マルチプレクサ716の出力は、変換制御のためおよびSDO出力へのデジタルデータ出力のクロックとして用いられる、A/Dコンバータ712のクロック入力に接続されている。各ヘッド104のカウント出力は、それぞれのケーブル110を介して、８進ラッチ 718のそれぞれの入力に結合されている。同様に、各ヘッド104の信号接地の接続は、それぞれのケーブル110を介して、８進ラッチ720のそれぞれの入力に結合される。モトローラ社製造の74HC597を用いることができる８進ラッチ718,720は、ラッチしたデータをシリアルにシフトして出力するためのシリアル出力（SO）を含んでいる。ラッチ718,720のSO出力は、マルチプレクサ714のそれぞれの入力に結合されている。ヘッドユニット104の信号接地リードを読み出せ得ることは有用である。なぜなら、これにより、マイクロコンピュータ702がヘッドユニットが各８チャネルに接続されているか否かを決定できるからである。入力の一つがヘッドによって接地されない場合に、論理１を提供するため、プルアップ抵抗（図示せず）が、インターフェイスユニット108の信号接地入力に接続されている。８進ラッチ718と720のそれぞれは、その双方がマイクロコンピュータ702からのDINLAT信号を受信するため結合されているラッチ（LAT）入力およびマイクロコンピュータ702からのSS出力信号を受信するため結合されたSS入力を有している。８進ラッチのそれぞれは、マイクロコンピュータ702のSCK入力を受信するために結合されたSH入力を含んでいる。８進ラッチ718は、LAT入力のパルスに応答して、８ビット並列入力値をラッチし、SH入力に印加される一連のパルスに応答して、それぞれのSOピンにラッチデータをシフトすることによって動作する。SS 入力がハイの場合にはシリアルシフトを、ロウの場合にはバラレルロードを可能にしている。したがって、マイクロコンピュータ702は、マイクロコンピュータ7 02のDINLAT出力をストローブし、マイクロコンピュータ702のDIGSEL出力を、マイクロコンピュータ702のSI入力を用意するために、マルチプレクサ714が８進ラッチ718のSO出力を選択するようにセッティングし、その後、マイクロコンピュータ702のSCK出力を、DINLATのストローブに対応してラッチ718にラッチされる８ビットをシフト出力するに十分な時間、ストローブすることにより、８つのヘッドユニット104からのカウント信号の電流値を読むことができる。マイクロコンピュータ702 は、ヘッド104から８つの信号接地信号を読み出すために、同じような動作を実行する。インターフェイス・ユニット108は、さらに、マイクロコンピュータ702をコンピュータ（パーソナルコンピュータ等）やダンプ端子等の外部ユニットに結合するためのRS232インターフェイス722を含んでいる。RS232インターフェイス722は、カリフォルニア、サンバレイのMaxim Integtrated Products製造のMAX250/MAX 251チップセットを用いればよい。追加的な分離は、光分離器（optoisolators）を用いて達成できる。マイクロコンピュータ702に接続された個別の信号ラインは、図７にあるように、個々に名称が付されている点に注意すべきである。これらのラインの多くは、マイクロコンピュータ702の汎用I/Oポートに実際に接続されており、ここで述べた個々の機能を実行するため、マイクロコンピュータのソフトウエアによって制御されているだけである。特に、テーブルＩは、各割り当ておよび対応するポートピンをセットしている。このテーブルにおいて、"!"は、アクティブ・ロウ信号を表わしている。図７の回路は、装置の一実施例であり、多重SQUIDシステムの個々のチャネルを制御し、多重SQUIDシステムのチャネル出力を読むための、インターフェイス・ユニット108（図１）を含んでいてもよい。しかしながら、インターフェイス・ユニット108は、その他の種々の形式をとることができる。この実施例におけるインターフェイス・ユニット108は、それ自身の制御を有していない。むしろ、コマンドを受け取って、RS232ケーブル114を介してパーソナルコンピュータ112にデータを伝送することに適している。コンピュータ112は、ケーブル114を介してインターフェイス・ユニット108に、好ましくはASCIIキャラクタの形式にてハイレベル・コマンドを生成し、好ましくはASCIIキャラクタの形式でデータを受信する。インターフェイス・ユニット108は、RS232ポート 114から受信したコマンドに応じて、ケーブル110を介して、ローレベル制御信号を提供し、各チャネルからケーブル110を介して受信したアナログ出力信号に応答して、RS232ポート114を介して、コンピュータ112にデータを送り返す。パードナルコンピュータ112とのASCII通信プロトコルが好ましい。なぜなら、パーソナルコンピュータ112をその応用において単なるダンプターミナルにすることを可能とするからである。マイクロコンピュータ702のソフトウエア（図７）は、RS232インターフェイス 722を介して受信したコマンドを解析し、２進数のオペランドに変換する。イレギュラーな命令を受信した場合、エラーメッヤージが対応する。有効なコマンドを受信すると、マイクロコンピュータ702は、コマンドにしたがって、出力装置のセットを適切に変更する。たとえば、コマンドの一つ（GC）は、インターフェイスユニット108を、A/Dコンバータ712を用いる、選択されたSQUIDチャネルからの出力信号を読み出すようにし、ソフトウエア・ルーチンを介して、１０進数の読み出しを変換し、それをRS32ポートを介して伝達する。他のコマンド（Icnnnn ）は、インターフェイス・ユニット108に、特定の繰り返し間隔で、これらの動作を自動的に実行するように指示する。マイクロコンピュータ702は、実質的に、他のコマンドの翻訳と実行を同時に実行する。マイクロコンピュータ702は、システムの種々の部品をテストすることを可能とするための、いくつかのビルトイン（built-in）テスト機能を有している。RS 232インターフェイス722を介しての所定の固定データシーケンスを伝送するインターフェイス・ユニット108をオプションとして有する場合もある。テーブルIIは、RS232ケーブル114からインターフェイス・ユニット108に供給できるコマンドのリストである。このテーブルにおいて、"c"はチャネル番号（１から８、０が全てのチャネルを表わす）を示し、正または負を示す"+"または" -"および"±"が頭に付された"nnnn"は1-4ASCII１０進数を示している。各コマンドは、コマンド実行のための、復帰（CARRIAGE RETURN）文字によって終らねければならない。改行（LINEFEED）文字は無視され、エスケープ文字は一部送ったコマンドをキャンセルする。SQUID出力データは、-32768〜+32767の範囲において、オプショナルな±に続くASCII１０進数の形式に戻される。テストデータモード（M64）において、マイクロコンピュータ702は、A/Dコンバータ712ではなく、テストデータの内部テーブルからのデータを伝送する。テストデータセットは、128読み取り長さであり、継続的に繰り返す。デバッグモードにおいて、インターフェイスユニット108は、以下のようにＶコマンドに応答する。 128以下の全てのモードおよびモード128以上の何れかのモードは、モード番号を同時に付加されて活性化される。インターフェイス・ユニット108が、RS232ケーブル114で伝送できるレートよりもさらに早くデータを取得する場合には、インターフェイス・ユニット108は流れの中からデータ値を無視して、伝送データは常に最新のものとなる。図８は、多重SQUIDチャネルを制御するためのシステムの他の配置である。図１の配置のように、各チャネルは極低温プローブ802、それぞれのケーブル806を介して共通インターフェイス・ユニット808に結合された、FLLフィードバック回路を含む対応する室温ヘッドユニット804を備えている。しかしながら、発振信号のデイジー・チェインを防止するため、種々のチャネルのための変調周波数は、インターフェイス・ユニット808中のマスター発振器810によってすべて制御される。変調周波数は、ケーブル806により、全てのヘッドユニット804に伝送される。他のケーブル806の信号のように高度にフィルタすることができない、変調信号は広帯域幅経路によって伝送されねばならないので、図８の配置における１つの問題が生じる。前述のように、インターフェイス・ユニット808中のデジタル回路からのノイズは、変調周波数信号に結合可能であり、このためヘッドユニット804に伝送される。これをさけるため、変調周波数信号を各ヘッド804でオプショナルに分離してもよく、ケーブル806中を走る光ファイバを介してヘッド804に伝達してもよい。また、変調周波数は、分割（divided down）周波数でケーブル 806を通して伝送され、位相ロックループの使用により、ヘッドユニット804中で適切な周波数に再生されてもよい。図９は、多重チャネルSQUID制御システムの、さらに他の配置を示す。図１の配置と同じように、各チャネルは極低温プローブ902および室温ヘッドユニット9 04を備えている。ヘッド904は、全て、ケーブル網908を介して、インターフェイス・ユニット906に接続されているが、ケーブル網908はインターフェイス・ユニット906への単一のケーブル接続のみを備え、１つのヘッドユニット9 04から次のものへデイジー・チェインまたは並列バスに結合されている。ケーブル網908は、情報のデジタル・フローを運び、各ヘッド904のインテリジェント・デジタル部910によって、読み出されおよび／または駆動される。ヘッド904のそれぞれは、図１および８の配置におけるそれと同様のアナログ部912とともに、このデジタル部910を含んでいる。ヘッドユニット904は、まだ、冷却器の上に置くに十分小さく、デジタル部910はそれ自身、命令を解釈し、ケーブル網908を越えてデータを伝送するに十分にインテリジェントである。ケーブル網908は、たとえば、銅線または光ファイバのいずれでも用いることができる。この配置においては、マスター発振器914がインターフェイス・ユニットに含まれ、ケーブル網908を介してのデータ伝送のための基本バスデータレートを提供する。伝送データの適切なエンコード（マンチェスター・エンコードの使用等）により、信号には、常に、ビットレートに対応した強い周波数成分が含まれる。このビットレートは、ヘッドユニット904の位相ロックループによって、コマンド受信と同時に再現される。したがって、ケーブル網908は、コマンド伝送と同時に同期変調周波数の伝送機能を提供する。この発明を特定の実施例と共に説明した、そしてその範囲内において多数の変更が可能である。たとえば、フィードバック電流変調およびACバイアス電流に加えて、種々の他の低周波ノイズ・リダクション手法を実施することができる。Ｔの実施例では、ここで述べた種々の原理を、RF SQUIDに拡張して用いることができる。これらの変更やその他の変更は、クレームの範囲内にある。

【手続補正書】特許法第１８４条の８【提出日】１９９５年３月２日【補正内容】 SQUID System"(Mountain View,California：1990)）において、DC SQUIDセンサ、極低温プローブ（これは、DC SQUIDセンサとともに、ここで用いる用語としての「SQUIDプローブ」を構成する）、SQUID処理電子回路および制御／表示コンソールを有するSQUIDシステムが述べられている。極低温プローブは冷却器に挿入するためのロッドを備えており、SQUIDセンサはチューブの挿入端に取り付けられている。RFIフィルタを含む金属筐体（brass denclosure）およびコネクタが、チューブの非挿入端に取り付けられている。SQUID処理電子回路部は、SQUID閉ループ電子回路の全てを含んで、高度にシールドされフィルタされた筐体にある。この回路は、短いシールドケーブルを介して、SQUIDプローブの一端においてコネクタと結合されている。SQUID処理回路部は、冷却器の上に簡単に装着するには大きすぎ、当然、冷却器の上に、２個もしくは３個以上設けるにも大きすぎる。１つのSQUIDを冷却器に挿入すべき場合には、応用物理システム（APS）SQUID が適している。しかしながら、同時に動作するSQUIDを必要とするSQUIDの応用が開発されている。たとえば、脳波によって生成される磁束信号を検出するために用いるSQUIDシステムは、他のものから2.54cm以内に配置された複数のSQUIDセンサを必要とする。これらの形式の応用において、APS技術は、少なくとも２つの理由によって適切でない。第一に、各チャネルにおいて、別個のSQUIDプローブ、別個の処理電子回路および別個の制御／表示コンソールを含む完全な構成要素が独自に必要とされる。コンソールの出力は、単一コンピュータのデータ取得モジュールに接続されてもよいが、複数のSQUIDの動作を制御することを想定したコンピュータに対する準備はされていない；各コンソールは手動によって調整されるべきものとなっている。第二に、構成要素が多いことに加えて、APSシステムは、種々のチャネルの変調周波数の同期を想定した用意をしていない。SQUIDは他のものと近接して配置されるので、あるSQUIDに対して印加したフィードバック磁束は、他のSQUIDにおいても同様に検出される。複数のSQUID間での変調周波数の違いは、種々のSQUID からの読取において、好ましくないビートの原因となる。量子デザイン社によるカタログ、「DC SQUIDセンサ、電子回路およびシステム」（Quantum Design,"DC SQUID Sensors,Electronics ans Systems"）（１９９０年）においては、特に複数チャネル使用を意図したシステムが述べられている。システムは、１つの「マスターボード」（masterboard）および各チャネルのための独立した「マルチカード」を備えている。各チャネルの入／出力構成は、冷却器に挿入するためのフレキシブルなSQUIDプローブ／センサ、プローブを室温電子回路に結合するフレキシブルケーブル、スモールバックシェル型（sm all back shell-style）のマイクロ・プリアンプ（micropreamp）、マイクロコンピュータを対応するマルチカードに結合するための１０ｍまでの高度にシールドされたケーブルを含んでいる。マイクロ・プリアンプは、RFシールドおよびフィルタ、DC SQUIDプローブを有しており、ケーブルは耐RF（RF immunity）および磁気シールドされている。マイクロ・プリアンプは、内部もしくは外部フィードバックとともに動作し、SQUIDプローブはどちらのタイプの応用においても配される。量子デザイン（QD）システムは、各チャネルのための分離した磁束ロックループ構成を提供するが、FLLフィードバック回路の主要部分は、SQUIDから１０ｍを限度として離されたマルチカード中に配置される。特に、SQUIDの電圧出力は、マイクロ・プリアンプによってある程度まで増幅され、高度にシールドされたケーブルを介して、別々にマルチカードに伝送される。マルチカードは、ロックイン検出器、積分器およびフィードバック電流経路を有している。RF変調周波数は、マルチカード上のフィードバック電流経路（または、分離された変調電流リード）に印加され、ケーブルを介してSQUIDプローブに伝送される。同様に、マイクロ・プリアンプの信号出力にはまだRF変調周波数が含まれており、これはマルチカード上のロックイン検出器に信号が到達するまで取り除かれない。ケーブルを介してのRF信号の伝送は、SQUIDプローブと制御器との間のケーブルの最大長に制限され、ケーブルが高度にシールドされていることおよび信号が個別に伝送されることという要求を強くする。加えて、QDシステム中の各マルチカードは、SQUIDバイアス電流、非対称電流、直流オフセット電流等を制御するためのD/Aコンバータ等のチャネルに特定の種々のデジタル回路も有している。これらは、FLLのゲイン、アンチ− アリアシング・フィルタ（anti-aliasing filter）の選択等の調整を制御するためのデジタル制御のアナログスイッチも有している。よつて、これら回路のスイッチングによるノイズは、磁束ロックループの動作に悪影響を与える。さらに、マルチプレクサ、A/Dコンバータ、FIFOおよびマイクロプロセッサ等のデジタル回路を有するマスターボードは、全てのマルチカードと同様に同じSQUID制御ボックス中に配置されている。これら構成要素からのノイズも、また同じように磁束ロックルーブの動作に影響を与える。QDシステムは、これらの影響を最小にするために、広範囲にわたる内部シールドを必要とし、ハードウエア結合に起因してこのシールドが不完全であれば、それはFLLを制御するため入り込まねばならない。 QDシステムの制御ユニットは、前面パネルまたはRS232CやGPIBを介して制御器に結合された外部コンピュータのいずれからも制御できるようになっている。プローブから読み出した出力信号は、制御器の前面パネル上に表示され、および／または、外部コンピュータに伝送される。QDシステム中のSQUID制御器を制御するための命令は、Quantum Design Inc.の「モデル5000 DC SQUID制御器操作マニュアル」（１９９１年）と名付けられた出版物に詳しい。フジマキ「Josephson Integrated Circuits III--チップSQUID磁力メータ（ma gnetometer）」、富士通科学技術ジャーナル、第２７巻第１号（１９９１年）、５９頁〜８３頁においては、各SQUIDチャネルが、SQUIDと同じ極低温チッブ上のジョセフソン・デジタル回路を用いて構築されるデジタル・フィードバックループを有している多重SQUIDシステムが述べられている。しかしながら、この技術を用いるシステムを実用化するためにはその前に、無視できないほど重要な研究が必要である。 SQUIDを制御するさらに他の技術は、減衰発振器（relaxation oscillator）中にSQUIDを有している。しかしながら、複数のSQUIDは異なる周波数で動作するので、この技術は、近接した複数のSQUIDを多重に制御するためには有用でない。よって、この発明は、上記問題の全てまたは一部を改善したSQUID制御システムを提供することを目的とする。ェイン配置に代えて、マスターのヘッドユニットがスレーブのヘッドユニットの全てを直接制御してもよい。その他の配置も可能であり、その一部を後述する。全てのチャネルの変調周波数を同期させることにより、ビートを防止することができる。全てのチャネルの変調周波数が同一である場合だけでなく、異なるチャネルの変調周波数が他のチャネルに対して倍数になっている場合においてもビートを防止することができる。また、異なるチャネルの変調周波数が、すべて共通周波数の倍数になっている場合、共通周波数が容易にフィルタリングできるほど十分に高い限りにおいて、ビートを防止することができる。ここで用いているように、「同期」とはこれら全てのバリエーションを含むものとして意図している。図２は、図１のSQUIDプローブ102の一つを模式的に示したものである。発明に用いるため選択したSQUIDプローブの特定の構造は、発明自身の一部を構成するものではなく、発明を実施するSQUID制御システムの構成要素は、選択したSQUID プローブの型に適合したものである。しかしながら、ここで述べた特定の実施例は、YBCO等の高温超伝導材料によって形成されたSQUIDプローブの使用に特に適している。このようなSQUIDの例は、Wellstood,et.al."Integrated dc SQUID ma gnetometeo with a High Slew Rate",Rev.Sci.Instrum.，第５５巻第６号９５２〜５７頁（１９８４年）に詳しい。図２に示すように、プローブは、２つのジョセフソン接合204を持つSQUID 202 を有している。入力バイアス電流は、差動リード207,208（それぞれ、Ｉバイアス+およびＩバイアス-）を介してSQUIDに与えられ、SQUIDからの電圧出力は差動リード210,212（それぞれ、信号+および信号-）を介して供給される。フィードバック+およびフィードバック-ライン216および218を介して異なって駆動されるフィードバックコイル214が含まれており、この実施例では、分離した変調コイル220を有しており、差動変調+および変調-リード222,224を介して駆動される。また、プローブの上に小型ヒーター217が設けられ、ヒーターライン219から接地／シールドライン221によつて駆動される。図２のSQUIDプローブの動作は、一般的であり、典型的なDC SQUIDプローブに関して上記で述べたものと同様である。図３は、図１の１つのヘッドユニット104のブロック図である。一方側は、プローブユニット102の１つに結合するためのプローブコネクタ（図示せず）によってっており、反対側は、ケーブル110の１つを介してインターフェイス・ユニット108に結合するためのインターフェイス・ユニット・コネクタ（図示せず）によって終っている。ケーブル110の１つに結合されるコネクタは、たとえば、ペンシルバニア、エリーのスペクトラム・コントロール会社（Spectrum Control ,Inc.,）製造のモデル56-711-015等のローパス・フィルタを用いることができる。ヘッドユニット102は、冷却器の上に複数個を合わせて搭載できるように、十分コンパクトである。図３を参照すると、磁束ロック・フィードバック回路は、プリアンプ302、ロックイン検出器304、積分器306、差動ドライバ308および選択抵抗310を介して通る差動電流フィードバック経路を備えている。特に、ライン210,212に現れるSQU IDプローブの差動電圧出力は、トランス312の１次コイルの反対端に結合されている。トランス312の２次側は接地された一端を有しており、他端はAC結合プリアンプ302の入力に結合されている。プリアンプ302は一般的なものであり、マイクロボルトのオーダーの信号をボルトのオーダーの信号に信号強度を増幅する点を除いて、ここでは詳しく説明しない。プリアンプ302の出力は、ロックイン検出器304の信号入力に結合されている。ロックイン検出器304は、ニューヨーク、ブルックリンのミニサーキット社（Min icircuits Inc.,）製造のSRA-8ユニット等のダブル・バランス・ミキサーを用いて実現できる。ロックイン検出器304の出力は、後に詳述する積分器306の信号入力に、信号流経路402によって、接続されている。積分器306は、２つのリセット入力RST1およびRST2を有しており、これら双方の能動状態はフィードバック・コンデンサを短絡する。積分器306の出力は、手動ゲイン制御ポテンショメーター（図示せず）を有する差動ドライバ308の入力に、信号流経路422によって、接続されている。ドライバ308の差動出力は、選択抵抗回路310の一端に接続されている。選択抵抗310の差動出力は、SQUIDプローブのフィードバックコイルに結合するための差動フィードバックライン216,218に、一対の導体502,508によって接続されている。ヘッドユニット104は、それぞれのケーブル110を介してインターフェイス・ユニット108から、導体314に印加されるレンジ制御信号を受け取る。レンジ信号は、４つのフィードバック抵抗値の１つを選択するため、選択抵抗310 の抵抗選択（RSEL）入力に結合された２ビットの２進数値を伝達する。同じレンジ信号もまた、４つの積分フィードバック・コンデンサの適切な１つを選択することにより、固定積分時定数を維持する積分器306のコンデンサ選択（CAPSEL）入力に、導体314によって供給される。ヘッドユニット104の各々は、特定のヘッドユニットがマスターまたはスレーブとして動作するか否かによって、動作又は非動作を切り換えられる内部方形波発振器316を有している。したがって、発振器316への電源接続は、単一極ダブル投入（single-pole,double-throw）のスイッチ318の共通接点に接続され、１つの極は電源に接続され、他の極は接地または開放される。ヘッドユニット104がマスターとして動作する場合、スイッチ318は、電源を発振器316に切り換える。発振器316の出力は他の単一極ダブル投入スイッチ320の一方の極に接続され、その他方の極はバッファ322の入力に接続される。ヘッドユニット104は、バッファ322の入力に接続されたスレーブ入力リード（OSC SLAVE IN）324を有していろ。スイッチ320の共通接点は、その出力にマスター出力リード（OSC MASTER OUT ）328の設けられた他のバッファ326の入力に、信号流経路602によって接続されている。ヘッドユニット104がマスターである場合、スイッチ320は発振器316の出力に切り換えられ、ヘッドユニットがスレーブである場合、バッファ322の出力に切り換えられる。スイッチ320の共通接点は、他端が接地された可変抵抗330の一端にも接続されている。可変抵抗330のタップは、その差動電流出力がSQUIDプローブの変調コイル220のために用意された変調電流ライン222,224をドライブする差動ドライバ33 2の入力にＡＣ結合されている。ジャンパ334と336は、分離したフィードバックまたは入力コイルを介するよりも、変調コイルを介してSQUIDにフィードバックを行う場合に用いるために、差動変調ライン222,224上のフィードバック電流を結合するために設けられている。差動電流ドライバ332の入力は、インダクタ338、バイパス・コンデンサ340および直列抵抗341を介して、DCオフセット入力ライン342にDC結合されている。DC オフセット入力ライン（DC OFFSET）342は、後述の様に、それぞれのケーブル11 0を介して、インターフェイス・ユニット108により駆動される。スイッチ320の共通接点は、変調ライン222に提供されているのに加えて、信号流経路602、移相器344および信号流経路628を介して、ロックイン検出器304の局部発振入力にも結合されている。移相器344は、SQUIDプローブとヘッドユニットとの間で、SQUID電圧信号がロックイン検出器304の信号入力に戻る前に生じる位相のずれを補償するために挿入されている。位相器344の特別に有利な構成は、図６を参照して以下に述べる。積分器306の出力は、差動電流ドライバ308の入力に供給されているのに加えて、抵抗346を介してフォロワ（follower）348にも結合されている。フォロワ348 の出力は、リード350を通して、インターフェイス・ユニット108に接続するために設けられたANALOUT信号を形成する。ANALOUT信号は、フィードバック電流のレベルに比例するので、ヘッドユニット104の磁束ロックループのアナログ出力信号を形成する。磁束ロックループのアナログ出力を読み出すその他の（好ましい）方法は、選択抵抗310の一方の反対端を、インスツルメンテーション（instrum entation）アンプ（図示せず）の対応する反転および非反転入力に接続し、インスツルメンテーション・アンプの出力を、346のような抵抗を介して、フォロワ3 48の入力に供給することである。この方法においては、選択抵抗310の一方を介してフィードバック電流が生じる電圧降下が直接測定される。積分器306のRST1入力は、対応するケーブル110を介して、インターフェイスユニット108からのリセット信号（RESET）を受け取るために結合されたリセットライン352に接続されている。このリセットライン352は、閉状態において抵抗358 を介してロックイン検出器304をフォロワ348の入力に結合するアナログスイッチ 356の制御入力に、遅延器354を介して、結合されている。よって、リセットライン352の上に短いパルスを印加することにより、インターフェイス・ユニット108は、積分器306を遠隔的にリセットすることができる。リセット信号が長い期間保たれている場合には、積分器306がリセット状態に保たれるだけでなく、ロックイン検出器304の出力が、積分器306の電圧出力に代えて、ANALOUTライン350に結合される。これは、インターフェイスユニット108がロックイン検出器304を直接観察することを可能にするテストモードである。加えて、それぞれのケーブル110を介しての直接観察のために、ACブリアンプ302の出力は、AMPOUTライン360を介して、インターフェイス・ユニット108に接続されている。他の実施例では、ケーブル110中にこのRF信号が含まれるのを防ぐため、A MPOUT信号が個別に観察装置に接続され、完全に否定する場合もある。積分器306の出力は、積分器306の電圧出力が高しきい値を越え、低しきい値を下回った場合に、積分器306のRST2入力に対してリセット信号を与える自動リセット制御回路362によってもモニタされる。同時に、自動リセット制御回路362は、COUNTライン364およびそれぞれのケーブル110を介して、インターフェイス・ユニット108にパルスを送る。インターフェイス・ユニット108は、COUNTライン3 64の信号を観測することにより、自動リセット制御回路362によって能動的にされたリセットの数の経過を保持する。自動リセット制御回路362は、積分器306を飽和しないように保持することにより、FLLのダイナミック・レンジを増加させる。異なる実施例においては、自動リセット制御回路362を無くし、ANALOUTライン350のモニタに対応してRESETライン352に適切なリセットパルスを供給するインターフェイス・ユニット108を持つことによって同じ結果を得ることができる。ヘッドユニット104は、インターフェイス・ユニット108からＶバイアス・ライン366を介して、SQUID 202のために好ましいバイアス電流レベルを示す電圧信号を受信する。Ｖバイアス信号は、その出力がＩバイアス+およびＩバイアス-ライン207をドライブするために接続されている差動電流ドライバ368の入力に接続される。同様に、ヘッドユニット104も、インターフェイス・ユニット108からライン370を介して、SQUID 202近傍のヒーター216をオンにすべきか否かを示すヒーター入力信号を受け取る。ヒーター入力信号は、SQUI Dプローブ102のために、ローパス・フィルタ372を介して、ヒーターライン219に結合されている。Ｉバイアス+ライン207は、他端がＩバイアス-ライン208に接続された可変抵抗 374の一端に接続されている。可変抵抗374のタップは、直列抵抗376を介して、インダクタ338、抵抗341およびコンデンサ340の接続点に結合されている。この接続は、SQUIDのバイアス電流を繰り返し反転することを含み、動作点を電圧／磁束カーブの最小または最大に維持するため、SQUID同期のＤＣバイアス磁束を調整する、追加の既知の低周波ノイズ除去手法を実現可能とする。この手法を用いるため、インターフェイス・ユニット108において動作するソフトウエアは、たとえば、１〜５kHzの周波数にてＶバイアス信号を繰り返し反転することだけが必要である。可変抵抗374のタップ位置は、バイアス電流が反転するよう、適切な動作点の移動を得るために調整されている。図４は、積分器306の基本構成を示す。入力ライン402は、直列抵抗404を介して、非反転入力が接地された入力オペアンプ406の反転入力に結合されている。アンプ406の出力は、４つの並列経路を介し、４つの異なる値のコンデンサ408,4 10,412,414をとおって、単極４投入アナログスイッチ（four-throw analog swit ch）416のそれぞれの極に接続されている。アナログスイッチ416の共通接点は、アンプ406の反転入力に戻って接続されており、アナログスイッチ416のCAPSEL入力はライン314の２ビットレンジ信号を受信するよう接続されている。オペアンブ406の出力も、その制御入力がRST1とRST2信号をそれぞれ受けるよう接続された２並列単極単投入スイッチ418,420を介して、非反転入力に戻って接続されている。これらの信号の何れかが能動的になると、それぞれのスイッチ418または4 20が閉じ、フィードバック・コンデンサ408,410,412,414の何れか現在用いているものをショートする。オペアンプ406の出力は、積分器306の出力422を形成する。図５は、選択抵抗310（図３）の主要な構成要素を示している。ドライバー308 の非反転出力502は、４つの並列抵抗504を介して、その選択入力ポートがライン 314の２ビットレンジ信号を受けるために結合された、単極４投入スイッチのそれぞれの極に結合されている。反転出力508も同様に、４つの並列抵抗5 10を介して、単極４投入スイッチ512のそれぞれの極に結合されている。スイッチ512の選択入力ポートは、ライン314の２ビットレンジ制御信号を受信するために結合されている。スイッチ506および512の共通接点は、選択抵請求の範囲１．電圧出力を有するSQUIDプローブとともに用いるSQUID制御装置であって、下記を備えたもの：前記プローブの前記電圧出力を受信するための電気的導体を有するヘッドユニット、前記ヘッドユニットは、前記プローブに関して、前記プローブに対し外部的に印加される磁束を示すアナログ出力を有する非極低温磁束ロックループを有している；前記アナログ出力をディジタル信号に変換する手段を有するベースユニット；および前記アナログ信号を前記ヘッドユニットから前記ベースユニットに運ぶケーブル手段。２．請求項１の装置において、さらに、前記プローブを極低温に保つ冷却器を備え、前記ヘッドユニットは前記冷却器の上に搭載され、前記ベースユニットは前記冷却器から離されているもの。３．請求項１の装置において、複数のSQUIDプローブとともに用いるためのものにおいて、前記ヘッドユニットは複数のヘッドユニット１つであり、それぞれは、前記プローブの対応する１つに関し、前記各プローブに対して外部的に印加される磁束を示す、対応するアナログ出力を有する磁束ロックループを有しており、前記ベースユニットは、前記ヘッドユニットの全てのアナログ出力をディジタル信号に変換する手段を有しており、前記ケーブル手段は、全ての前記ヘッドユニットのアナログ出力を前記ベースユニットに運ぶ。４．請求項１の装置において、前記SQUIDプローブは、SQUIDループ、前記SQUI Dループから前記電圧出力を得るための手段、およびフィードバック磁束を前記SQUIDループに印加するためのフィードバックコイルを備えており、前記磁束ロックループは下記を備えている：前記プローブの電圧出力の静的値からの偏差に対応して、補償フィードバック電流レベルを前記フィードバックコイルに印加するための手段；および前記補償フィードバック電流レベルに対応して、前記磁束ロックループの前記アナログ出力を供給する手段。５．請求項４の装置において、補償フィードバック電流を印加するための前記手段が下記を備えているもの：積分値を得るために、前記プローブの電圧出力の前記静的値からの前記偏差を積分する手段；および前記積分値に対応して補償フィードバック電流レベルを印加する手段。６．請求項４の装置において、前記ヘッドユニットは、前記プローブに対して変調磁束発振を印加するため、前記プローブの構造に結合するための変調手段を有しており、前記プローブの前記電圧出力の静的値が、前記プローブの前記電圧出力において、発振強度の静的値を構成し、補償フィードバック電流レベルを印加するための前記手段が下記を備えているもの：復調値を生成するため、前記プローブの電圧出力を復調する手段；および前記復調値に応じて、前記補償フィードバック電流レベルを印加する手段。７．請求項６の装置において、前記変調手段は、発振出力信号を有するRF発振器と、前記発振出力信号に対応して、前記プローブに発振電流を出力する手段とを備え、前記復調手段は、前記発振出力信号を受信するため結合された出力および入力を有する移相器を備えており、前記復調手段は、さらに、前記プローブの電圧出力を受けるために結合された第１入力と、前記移相器の出力に結合された第２入力とを備えており、前記ロックイン検出器は前記復調値を生成する。８．請求項６の装置において、前記変調手段は下記を備えている：出力を有する内部発振器；外部発振信号を受けるためのリード；および前記内部発振器または外部発振入力リードの出力に選択的に応答して、発振電流を、前記プローブに出力するための手段。９． SQUID制御システムのための非極低温ヘッドユニットであり、ベースユニットおよびSQUIDプローブとともに用いるためのものであって、前記ベースユニットは前記ヘッドユニットのための遠隔制御信号を提供し、前記SQUIDプローブはSQUIDと、フィードバックコイルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧出力を得て、前記フィードバックコイルにフィードバック電流を印加するためのリードを有したものにおいて、前記ヘッドユニットが下記を備えたもの：前記SQUIDからの電圧出力を受けるための入力リードと、前記フィードバック電流を前記プローブのフィードバックコイルに与えるためのフィードバック出力リードと、前記フィードバック電流の大きさを示すアナログ出力とを有する磁束ロックループ・フィードバック回路；前記遠隔制御信号を、前記ベースユニットから受信し、前記ヘッドユニットに印加する手段；および前記ヘッドユニットを、前記ベースユニットに関して、前記プローブに近接して配置する手段。１０．請求項９のヘッドユニットにおいて、さらに、下記を備えたもの：出力を有する内部発振器；外部発振信号を受けるためのリード；選択発振信号を提供するため、前記内部発振器の出力または前記外部発振信号を選択する手段；および SQUIDに印加される磁束を変調するため、前記選択発振信号を前記プローブに印加する手段、前記磁束ロックループ・フィードバック回路は、さらに、選択発振信号に結合された発振入力に応じて、前記SQUIDからの電圧出力を復調するための復調器を有している。１１．請求項１０のヘッドユニットにおいて、SQUIDプローブとともに用いるためのものであって、さらに、前記フィードバックコイルと区別される変調コイルと、変調電流を変調コイルに印加するためのリードとを有し、前記印加手段は下記を備えている：前記変調電流をプローブの変調コイルに提供するための変調出力リード；および前記選択発振信号を、前記フィードバック出力リードまたは前記変調出力リードに選択的に結合するための手段。１２．請求項１０のヘッドユニットにおいて、さらに、前記復調器の発振入力を用意するため、前記選択発振信号の位相をシフトするため結合された移相器を備えており、前記移相器は下記を備えている：基本周波数成分を除いて、全ての周波数成分を減少させるため、前記選択発振信号をフィルタリングし、中間信号を生成するため、前記基本周波数成分の位相を所望量シフトするための移相フィルタ手段；および前記中間信号に対応して、方形波を生成するための整形手段。１３．請求項９のヘッドユニットにおいて、前記磁束ロックループ・フィードバック回路は、さらに、レンジ選択入力ポートを有し、前記前記ベースユニットから遠隔制御を受信するための前記手段は、前記ベースユニットからレンジ選択信号を受信し、前記レンジ選択信号を、前記磁束ロックループ・フィードバック回路の前記レンジ選択入力ポートに印加するための手段を備えている。１４．請求項９のヘッドユニットにおいて、前記前記ベースユニットから遠隔制御を受信するための前記手段は、前記ベースユニットからバイアス決定信号を受信する手段を備えており、前記ヘッドユニットはさらに下記を備えている：前記バイアス電流を前記プローブに提供するためのバイアス出力リード；および前記バイアス決定信号に応答して、前記バイアス電流を前記バイアス出力リードに印加する手段。１５．請求項９のヘッドユニットにおいて、前記SQUIDプローブの前記リードは、DCオフセット磁束をSQUIDに印加するためのDCオフセット電流を受信するための第１リードを含んでおり、前記遠隔制御を前記ベースユニットから受信する前記手段は、DCオフセット決定信号を前記ベースユニットから受けるための手段を備えており、前記ヘッドユニットは、さらに、前記DCオフセット決定信号に応じて、前記DCオフセット電流を、SQUIDプローブの前記第１リードに印加する手段を含んでいる。１６．請求項９のヘッドユニットにおいて、遠隔制御を受信する前記手段は、前記ヘッドユニットを前記ベースユニットに結合するケーブルを備えたもの。１７．請求項９のヘッドユニットにおいて、さらに、前記プローブを極低温に保つための冷却器を備えており、前記ヘッドユニットを、前記ベースユニットに関して、前記プローブに近接して配置するための前記手段は、下記を備えている：前記ヘッドユニットを前記冷却器に取り付ける取付機構；および前記ヘッドユニットを前記ベースユニットに結合するケーブル。１８． SQUID制御システムのための非極低温ヘッドユニットであり、ベースユニットおよびSQUIDプローブとともに用いるものであって、前記SQUIDプローブが、SQUIDと、前記SQUIDにバイアス電流を印加し、前記SQUIDからの電圧出力を供給し、フィードバック電流を前記フィードバックコイルに印加し、前記SQUIDへのDCオフセット磁束の印加のためのDCオフセット電流を受信するためのフィードバックコイルおよびリードを備えており、前記ヘッドユニットは、下記を備えている：出力を有する内部発振器；外部発振信号を受信するためのリード；選択発振信号を得るため、前記内部発振器または外部発振信号を受信するための前記リードを選択する手段；位相シフト発振信号を得るため、前記選択発振信号を受信し、位相をシフトするために結合された移相器；磁束ロックループ・フィードバック回路であって；前記SQUIDからの電圧出力を受信するための入力リード；前記フィードバック電流を前記プローブのフィードバックコイルに与えるためのフィードバック出力リード；前記フィードバック電流の大きさを示すアナログ出力；レンジ選択入力ポート；前記位相発振信号を受信するため結合された発振入力；および SQUIDからの前記電圧出力を、前記位相シフト発振信号に応じて復調するため、前記入力リードと発振入力に機能的に接続された復調器；を有する磁束ロックループ・フィードバック回路；前記SQUIDに印加する磁束を変調するため、前記選択発振信号を前記プローブに印加する手段；レンジ選択信号を前記ベースユニットから受信するため、前記磁束ロックループ・フィードバック回路の前記レンジ選択入力ポートに機能的に接続された手段；バイアス決定入力；前記ベースユニットからのバイアス決定信号を受けるため、前記バイアス決定入力に接続された手段；前記バイアス電流を前記プローブに提供するバイアス出力リード；前記バイアス決定信号に応じて、前記バイアス電流を前記バイアス出力リードに印加するため、前記バイアス出力リードおよび前記バイアス決定入力に機能的に接続された手段； DCオフセット決定入力；前記DCオフセット電流をプローブに供給するDCオフセット電流出力；前記ベースユニットからDCオフセット決定信号を受信するため、前記DCオフセット決定入力に接続された手段；前記DCオフセット決定信号に応じて、前記DCオフセット電流を前記DCオフセット電流出力に与えるため、前記DCオフセット決定入および前記DCオフセット電流出力に機能的に接続された手段；および前記ベースユニットに関して、前記ヘッドユニットを前記プローブに近接して配置するための手段。１９．複数のSQUIDプローブとともに用いるためのSQUID制御装置であって下記を備えたもの：複数のヘッドユニットであって、それぞれが、前記SQUIDプローブの一つにに対応しており、前記ヘッドユニットのそれぞれは、それぞれの変調周波数で動作す【図２】【図３】【図３】【図４】【図５】【図６】

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＳ，ＶＮ

Claims

【特許請求の範囲】１．電圧出力を有するSQUIDプローブとともに用いるSQUID制御装置であって、下記を備えたもの：前記プローブの前記電圧出力を受信するため結合可能なヘッドユニット、前記ヘッドユニットは、前記プローブに関して、前記プローブに対し外部的に印加される磁束を示すアナログ出力を有する非極低温磁束ロックループを有している；前記アナログ出力をディジタル信号に変換する手段を有するベースユニット；および前記アナログ信号を前記ヘッドユニットから前記ベースユニットに運ぶケーブル手段。２．請求項１の装置において、さらに、前記プローブを極低温に保つ冷却器を備え、前記ヘッドユニットは前記冷却器の上に搭載され、前記ベースユニットは前記冷却器から離されているもの。３．複数のSQUIDプローブとともに用いる請求項１の装置において、前記ヘッドユニットは、複数のヘッドユニットの一つであり、各々のヘッドユニットは、前記プローブのそれぞれに関して、前記各プローブに対して外部的に印加された磁束を示す個別のアナログ出力を有する磁束ロックループを有しており、前記ベースユニットは全てのヘッドユニットのアナログ出力をディジタル信号に変換する手段を有し、および前記ケーブル手段は、全ての前記ヘッドユニットのアナログ出力を前記ベースユニットに伝達するもの。４．請求項１の装置において、前記SQUIDプローブは、SQUIDループ、SQUIDループから前記出力電圧を得る手段、および前記SQUIDループに対してフィードバック磁束を印加するフィードバックコイルを備えており、前記磁束ロックループは下記を備えたもの：静止した値からの前記プローブの前記電圧出力の偏りに応じて前記フィードバックコイルに対して補償フィードバック電流レベルを印加する手段；および前記補償フィードバック電流レベルに応じて前記磁束ロックループの前記アナログ出力を供給する手段。５．請求項４の装置において、前記補償フィードバック電流レベルを印加する手段は、下記を備えたもの：合成値を求めるための、前記静止した値からの前記プローブの前記電圧出力の前記偏りを合成する手段；および前記合成値に応じて前記補償フィードバック電流レベルを印加する手段。６．請求項４の装置において、前記ヘッドユニットは、前記プローブに対して変調磁束発振を印加するため、前記プローブの構造に結合するための変調手段を有しており、前記プローブの前記電圧出力の静的値が、前記プローブの前記電圧出力において、発振強度の静的値を構成し、補償フィードバック電流レベルを印加するための前記手段が下記を備えているもの：復調値を生成するため、前記プローブの電圧出力を復調する手段；および前記復調値に応じて、前記補償フィードバック電流レベルを印加する手段。７．請求項６の装置において、前記変調手段は、発振出力信号を有するRF発振器と、前記発振出力信号に対応して、前記プローブに発振電流を出力する手段とを備え、前記復調手段は、前記発振出力信号を受信するため結合された出力および入力を有する移相器を備えており、前記復調手段は、さらに、前記プローブの電圧出力を受けるために結合された第１入力と、前記移相器の出力に結合された第２入力とを備えており、前記ロックイン検出器は前記復調値を生成する。８．請求項６の装置において、前記変調手段は下記を備えている：出力を有する内部発振器；外部発振器入力線；および前記内部発振器または外部発振器入力線の前記出力の選択に応じて前記プローブに対し発振電流を出力する手段。９． SQUID制御システムのための非極低温ヘッドユニットであり、ベースユニットおよびSQUIDプローブとともに用いるためのものであって、前記ベースユニットは前記ヘッドユニットのための遠隔制御信号を提供し、前記SQUIDプローブはSQUIDと、フィードバックコイルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧出力を得て、前記フィードバックコイルにフィードバック電流を印加するためのリードを有したものにおいて、前記ヘッドユニットが下記を備えたもの：前記SQUIDからの電圧出力を受けるための入力リードと、前記フィードバック電流を前記プローブのフィードバックコイルに与えるためのフィードバック出力リードと、前記フィードバック電流の大きさを示すアナログ出力とを有する磁束ロックループ・フィードバック回路；前記遠隔制御信号を、前記ベースユニットから受信し、前記ヘッドユニットに印加する手段；および前記ヘッドユニットを、前記ベースユニットに関して、前記プローブに近接して配置する手段。１０．請求項９のヘッドユニットにおいて、さらに、出力を有する内部発振器；外部発振器信号を受信するための線；選択発振器信号を作るための、前記内部発振器または前記外部発振器信号の前記出力を選択する手段；および前記SQUIDへの磁束を変調するために前記プローブに対し前記選択発振器信号を印加する印加手段を備えたものであって、前記磁束ロックループフィードバック回路は、さらに前記選択発振器信号に反応するために結合された発振器入力に応じて前記SQUIDからの前記電圧出力を変調を減衰させる変調減衰器を有している。１１． SQUIDプローブとともに任意に使用する請求項１０のヘッドユニットにおいて、さらに、前記フィードバックコイルとは異なる変調コイルおよび前記変調コイルに変調電流を印加する線を有しており、前記印加手段は下記を備えたもの：前記プローブの前記変調コイルに対し前記変調電流を供給する変調出力線；および前記フィードバック出力線または前記変調出力線に対して前記選択発振器信号を選択的に接合する結合手段。１２．請求項１０のヘッドユニットにおいて、さらに、準備のため前記選択発振信号を位相移動させる前記変調減衰器の前記発振器入力に結合した移相器を備えており、前記移相器は以下を備えたこと：基本周波数成分を除く全ての周波数成分を低減するため前記選択発振器信号をフィルターし、および中間信号を作るため前記基本周波数成分を所望の量だけ移動させる移動フィルター手段、および前記中間信号に応じ矩形波を作り出す形状手段。１３．請求項９のヘッドユニットにおいて、前記磁束ロックループフィードバック回路は、さらに、レンジ選択入力ポートを有し、前記ベースユニットから遠隔操作を受ける前記受信手段は、前記ベースユニットからのレンジ選択信号を受ける手段および前記磁束ロックループフィードバック回路の前記レンジ選択入力ポートに対し前記レンジ選択信号を印加する手段を備えている。１４．請求項９のヘッドユニットにおいて、前記ベースユニットから遠隔操作を受ける前記受信手段は、前記ベースユニットからバイアス決定信号を受信する受信手段を備えており、前記ヘッドユニットはさらに下記を備えたもの：前記プローブに対して前記バイアス電流を供給するバイアス出力線；および前記バイアス決定信号に応じて前記バイアス出力線に対し前記バイアス電流を印加する印加手段。１５．請求項９のヘッドユニットにおいて、前記SQUIDプローブの前記線は、前記SQUIDに対しＤＣオフセット磁束として印加されるＤＣオフセット電流を受信するための第１線を含んでおり、前記ベースユニットから遠隔操作を受ける前記受信手段は、前記ベースユニットからＤＣオフセット決定信号を受信する受信手段を備え、前記ヘッドユニットは、さらに、前記ＤＣオフセット決定信号に応じ前記SQUIDプローブの前記第１線に対して前記ＤＣオフセット電流を印加する印加手段を備えている。１６．請求項９のヘッドユニットにおいて、遠隔操作を受ける前記受信手段は、前記ヘッドユニットと前記ベースユニットとのケーブル結合を備えている。１７．請求項９のヘッドユニットにおいて、さらに、前記プローブを極低温に維持するため冷却器を備え、前記プローブに対し前記ベースユニットに比べてきわめて近接して前記ヘッドユニットを配列する前記配列手段を備え、下記を備えたもの：前記ヘッドユニットを前記冷却器に接触させる接触機構；および前記ヘッドユニットと前記ベースユニットとのケーブル結合。１８． SQUID制御システムのための非極低温ヘッドユニットであり、ベースユニットおよびSQUIDプローブとともに用いるものであって、前記SQUIDプローブが、SQUIDと、前記SQUIDにバイアス電流を印加し、前記SQUIDからの電圧出力を供給し、フィードバック電流を前記フィードバックコイルに印加し、前記SQUIDへのDCオフセット磁束の印加のためのDCオフセット電流を受信するためのフィードバックコイルおよびリードを備えており、前記ヘッドユニットは、下記を備えている：出力を有する内部発振器；外部発振信号を受信するためのリード；選択発振信号を得るため、前記内部発振器または外部発振信号を受信するための前記リードを選択する手段；位相シフト発振信号を得るため、前記選択発振信号を受信し、位相をシフトするために結合された移相器；磁束ロックループ・フィードバック回路であって、前記SQUIDからの電圧出力を受信するための入力リードと、前記フィードバック電流を前記プローブのフィードバックコイルに与えるためのフィードバック出力リードと、前記フィードバック電流の大きさを示すアナログ出力とを有し、前記磁束ロックループ・フィードバック回路は、さらにレンジ選択入力ポートを有している；前記SQUIDに印加する磁束を変調するため、前記選択発振信号を前記プローブに印加する手段；レンジ選択信号を前記ベースユニットから受信するため、前記磁束ロックループ・フィードバック回路の前記レンジ選択入力ポートに機能的に接続された手段；前記ヘッドユニットは、さらに、バイアス決定信号を前記ベースユニットから受信する手段を備えており；前記バイアス電流を前記プローブに提供するバイアス出力リード；前記バイアス決定信号に応じて、前記バイアス電流を前記バイアス出力リードに印加するための手段；前記ヘッドユニットは、さらに、前記ベースユニットからDCオフセット決定信号を受信する手段を備えており；前記DCオフセット決定信号に応じて、前記DCオフセット電流を前記DCオフセット電流出力に与えるための手段；および前記ベースユニットに関して、前記ヘッドユニットを前記プローブに近接して配置するための手段。１９．複数のSQUIDプローブとともに用いるSQUID制御装置であって：複数のヘッドユニットであって、それぞれが各々一つの前記SQUIDプローブに対応しており、前記ヘッドユニットのそれぞれは、別個の変調周波数で動作する非極低温変調磁束ロックループ・フィードバック回路を含んでおり；および全ての前記ヘッドユニットに結合され、前記ヘッドユニットを制御する制御信号を供給する供給手段を含むベースユニットを備えたものにおいて、全ての前記変調磁束ロックループフィードバック回路の変調周波数は同期していること。２０．複数のSQUIDプローブとともに用いるSQUID制御装置であって下記を備えたもの：それぞれが各々一つの前記SQUIDプローブに対応する複数のヘッドユニット、別個の変調周波数で動作する非極低温変調磁束ロックループフィードバック回路を含んでおり；および全ての前記ヘッドユニットに結合され、前記ヘッドユニットを制御する制御信号を供給する供給手段を含むベースユニット、全ての前記変調磁束ロックループフィードバック回路の変調周波数を同期させる同期手段。２１．請求項２０の装置であって、前記同期手段は、下記を備えたもの：全ての前記ヘッドユニットと結合する出力を有する主変調発振器；および前記主変調発振器の前記出力から各々のヘッドユニットの変調周波数を引き出す前記ヘッドユニットのそれぞれにおける引き出し手段。２２．請求項２１の装置において、前記主変調発振器は、前記ヘッドユニットの一つの内に配列され、前記主変調発振器の前記出力は、前記ヘッドユニットの他の全てに、ひとつながりの鎖状（デイジー・チェイン）になって結合されていることを特徴とするもの。２３．請求項２１の装置において、前記変調発振器は前記ベースユニット内に配列されることを特徴とするもの。２４．請求項２１の装置において、前記主変調発振器は前記ベースユニット内に配置され、前記ベースユニットは、さらに、少なくとも幾つかの前記制御信号を伝達するディジタルビットストリームの送信を含む形式で前記ヘッドユニットに対して前記制御信号を送信し、前記主変調発振器の前記出力に反応する周波数で動作する送信手段、前記ヘッドユニットのそれぞれにおける前記引き出し手段は、前記ディジタルビットストリームから前記それぞれのヘッドユニット変調周波数を引出す手段を含んでいること。２５．複数のSQUIDプローブとともに用いるSQUID制御装置であって、前記プローブの一つに対応する主ヘッドユニットおよび前記プローブの他の全てに対応する従ヘッドユニットを備えており、前記主ヘッドユニットは下記を備えていること：主変調周波数により動作する主変調磁束ロックループフィードバック回路；前記主変調磁束ロックループフィードバック回路に対し主変調周波数を供給するために結合された主変調発振器；および前記主変調発信器から前記主変調周波数を伝送するため結合された従出力、前記従ヘッドユニットのそれぞれは下記を備えていること：従変調周波数により動作する従変調磁束ロックループフィードバック回路；前記従変調磁束ロックループフィードバック回路に対して前記従変調周波数を供給するため結合された主入力、前記SQUID制御装置は、さらに、前記主ヘッドユニットの前記従出力が前記従ヘッドユニットの最初の一の前記主入力と結合するケーブルネットワークを備えている。２６．請求項２５の装置において、前記各従ヘッドユニットは、さらに、前記それぞれのヘッドユニットの主入力からの従変調周波数を伝送するために結合された従出力を備えており、前記ケーブルネットワークは、鎖状につながれた従前の一の前記ヘッドユニットの従出力を受けるために、前記各従ヘッドユニットの主入力を結合し、前記従変調周波数の全ては、前記主ヘッドユニットの前記従出力から最大限に引き出される。２７．請求項の２５のSQUID制御装置において、前記各ヘッドユニットは、対応するプローブに対して外部的に印加された磁束を示すアナログ信号を作り出し、前記制御装置は、さらにベースユニットおよび前記ベースユニット前記各ヘッドユニットに結合するケーブルネットワークを備えており、前記ヘッドユニットから前記ケーブルネットワークを超えて前記アナログ出力信号を受け、前記ヘッドユニットを制御するために制御信号を前記ケーブルネットワークを超えて供給する前記ベースユニットを備えている。２８．入力信号の位相をシフトさせるための装置であって、下記を備えたもの：中間信号を生成するため、好ましい周波数成分を除いて、全ての周波数成分を減衰させるため、前記入力信号をフィルタリングし、前記好ましい周波数成分の位相をシフトするための移相フィルタ手段；および前記中間信号に応じて、好ましい形状の出力信号を生成するための整形手段。２９．請求項２８の装置において、前記移相フィルタ手段は、前記好ましい周波数成分から、好ましい周波数成分を所望量移相シフトするために必要な量だけずれた同調周波数に同調するための同調回路を備えている。３０．請求項２９の装置において、前記同調回路の前記同調周波数は調整可能であること。３１．請求項２８の装置において、前記所望の周波数成分は、前記入力信号の基本周波数成分であること。３２．請求項２８の装置において、前記入力信号は既知の形式を有しており、前記所望の形式は、前記既知の形式であること。３３．請求項３２の装置において、前記既知の形式は矩形波であること。３４．請求項２８の装置において、前記所望の形式は矩形波であり、前記形状手段は、前記中間信号を引き出すために結合された一の入力およびしきい値を受けるために結合された第二入力を有するコンパレーターを備えており、前記コンパレーターは、前記出力信号を伝送する出力を有していること。３５．入力信号矩形波の位相を移動させる装置であって、前記入力信号は、基本周波数成分を有しており、下記を備えたもの：前記入力信号の前記基本周波数成分から所望量偏った同調周波数に調整される同調回路、前記同調回路は、前記入力信号を受けるための入力および出力を有しており；および前記同調回路の前記出力に結合された第１入力信号、しきい値を受けるための第２入力信号、および出力を有するコンパレーター。３６．請求項３５の装置において、前記同調回路の前記同調周波数は調整可能であること。