JP3359923B2 - Ｓｑｕｉｄ制御装置 - Google Patents

Ｓｑｕｉｄ制御装置

Info

Publication number
JP3359923B2
JP3359923B2 JP51819994A JP51819994A JP3359923B2 JP 3359923 B2 JP3359923 B2 JP 3359923B2 JP 51819994 A JP51819994 A JP 51819994A JP 51819994 A JP51819994 A JP 51819994A JP 3359923 B2 JP3359923 B2 JP 3359923B2
Authority
JP
Japan
Prior art keywords
squid
probe
output
feedback
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51819994A
Other languages
English (en)
Other versions
JPH08509546A (ja
Inventor
エス． コルクロウ，マーク
Original Assignee
コンダクタス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コンダクタス，インコーポレイテッド filed Critical コンダクタス，インコーポレイテッド
Publication of JPH08509546A publication Critical patent/JPH08509546A/ja
Application granted granted Critical
Publication of JP3359923B2 publication Critical patent/JP3359923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/035—Measuring direction or magnitude of magnetic fields or magnetic flux using superconductive devices
    • G01R33/0354—SQUIDS
    • G01R33/0356—SQUIDS with flux feedback
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/842—Measuring and testing
    • Y10S505/843—Electrical
    • Y10S505/845—Magnetometer
    • Y10S505/846—Magnetometer using superconductive quantum interference device, i.e. squid

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Magnetic Variables (AREA)

Description

【発明の詳細な説明】 発明の分野 この発明は、複数のSQUIDを制御する装置に関するも
のであり、特に、並列的な（multiple）複数のSQUIDを
統合して制御する装置に関するものである。
関連する技術の説明 超伝導量子干渉デバイス（SQUID）は、少なくとも１
カ所がジョセフソン接合によって切断された超伝導ルー
プによって構成されている。SQUIDが１つの接合のみを
有する場合には、発振電流によってバイアスされなけれ
ばならないRF SQUIDとして知られている。SQUIDが２以
上の接合を有する場合には、DC電流によってバイアス可
能なDC SQUIDとして知られている。この発明は、主とし
て、複数のDC SQUIDの制御に関するものであるが、ある
側面においては、複数のRF SQUIDの制御システムにも用
いることができる。
DC SQUIDは、超伝導ループに印加される全磁束の作用
によって変化する、接合部を横切る出力電圧を提供する
ものであるから、本質的に、磁束−電圧コンバータであ
る。出力電圧は、印加された磁束中において、１つの磁
束量子Φ０の周期に関して周期的である。したがって、
静的な電圧出力レベルにセットするため、SQUIDに固定
的なDC磁束を印加することにより、SQUID中に生成され
る単一磁束量子と同じような磁界は、SQUIDの出力電圧
の静的な値からの偏差を計測することによって検出する
ことができる。
複数のSQUIDおよびその制御システムについては、ク
ラーク（Clarke）、「複数SQUIDの原理および応用（Pri
ncipiles and Applications of SQUIDs）」、IEEE会
報、第77巻、第８号、1208〜1223頁（1989年）を参照し
て具体化する。ここで述べられているように、ほとんど
のSQUIDの読み出し方法は、磁束ロックループ（flux−l
ocked loop（FLL））回路を使用することを含んでい
る。外部からの印加磁界によって、SQUIDの電圧出力が
静的な値（通常は０）から変動すると、この回路は、SQ
UIDに近接するフィードバックコイルに印加されるフィ
ードバック電流を生成する。フィードバックコイルによ
る磁束が外部印加磁束を補償して、外部印加磁束を打ち
消しSQUIDに印加される磁束を全体として０に戻すよう
なフィードバック電流を、この回路は供給する。したが
って、SQUIDの電圧出力は、静的な値に保持される。そ
して、外部印加磁束の大きさを示すアナログ出力信号を
得るために、外部印加磁束を打ち消すために必要なフィ
ードバック電流のレベルが、測定される。
この技術は、単一の磁束量子より著しく小さい外部印
加磁界レベルの検出を可能とするだけでなく、電圧／磁
束カーブ上の所定の動作点にSQUIDを連続的に駆動する
ので、当該カーブの周期的な性質（periodic nature）
によって制限されるものではない。FLLフィードバック
回路が必要な補償電流を供給し、かつ、FLLフィードバ
ック回路がカーブのある期間から次に飛ぶのを防ぐに十
分なほど早く応答すれば、ほとんどの瞬間の外部印加磁
束レベルΦ０が測定可能である。また、FLL技術は、外
部印加磁束に対して直線的に変化するアナログ出力信号
も提供する。
実用上、FLLは、SQUIDの電圧出力の静的な値からの偏
差を積分する積分器を含んでいることもある。FLL回路
に固有のDCドリフト問題は、フィードバック電流を約10
0kHz〜500kHzの高周波によって変調し、SQUIDの電圧出
力を同じ周波数で復調することによって改善することが
できる。SQUIDの動作点が電圧／磁束カーブの最小また
は最大にセットされており、±Φ0/4によってSQUIDに供
給され、フィードバック磁束を発振するに十分な振幅を
持つ方形波によってフィードバック電流が変調されてい
る場合、SQUIDの電圧出力は、動作点の左側に電圧／磁
束カーブの上の方への途中の点と、動作点の右側に電圧
／磁束カーブの上の方への途中の点との間を交互する。
両電圧は等しく、SQUID出力電圧の交流成分はゼロであ
る。そのような状態のSQUIDは、平均交流電圧が０の静
的レベルを示すものとして示す。外部磁束が印加される
と、動作点は、もはや電圧／磁束カーブの最大または最
小ではなくなる。したがって、SQUIDの電圧出力は、動
作点の左と右の間の点を交互し、もはやその電圧は等し
くなくなり、平均交流電圧は０の静的な値に対して上ま
たは下に変動する。FLLフィードバック回路は、外部印
加磁界に対して補償を行うことができ、これによって所
望のアナログ出力信号を生成することができる。変調電
流は、フィードバックコイルに生成されるフィードバッ
ク電流に加えられてもよく、SQUIDの近傍に位置する別
個の変調コイルと分離して供給されるようにしてもよ
い。復調は、一般的な同調復調器またはロックイン検出
器（lock−in detector）を用いて行なわれる。
ここで用いている「FLL回路」は、電流フィードバッ
ク経路およびフィードバックコイルとともに、SQUIDそ
のもの、SQUIDに結合されたオプショナルなプリアン
プ、オプショナルなロックイン検出器およびオプショナ
ルな積分器を含むものとして考慮する。「FLLLフィード
バック回路」は、プリアンプ、ロックイン検出器、積分
器およびフィードバックコイルから戻る電流経路を含む
ものとして考慮し、フィードバックコイルそのものやSQ
UIDを含まないものとして考慮する。FLL回路またはFLL
フィードバック回路は、上記の変調および復調技術を用
いる場合には、変調FLL回路または変調FLLフィードバッ
ク回路として考慮する。
一般的なシステムにおいて、SQUIDおよび種々のコイ
ルが、極低温で維持できるようにされたSQUIDプローブ
上に設けられている。FLLフィードバック回路は、通
常、室温にて動作し、プローブケーブルによってプロー
ブに結合される。超伝導現象による効果を得るのであれ
ば、ここで用いられているように、回路は、「極低温」
にて動作する。同様に、超伝導現象を用いないのであれ
ば、回路は「室温」にて動作する。厳密に外部環境の周
囲温度にある回路を「室温」回路とすべきであるとは、
意図していない。SQUIDの電圧出力は、オプショナルな
直流ブロックコンデンサおよび／または共振回路と同じ
ように、１以上のインピーダンス・マッチングトランス
を介して、FLLフィードバック回路の入力に結合されて
もよい。異なる設計としては、これら結合要素の異なる
ものが、プローブ上に配置されて極低温に保持される
か、または、FLLフィードバック回路とともに配置され
て室温に保持される。
応用物理システム「DC SQUIDシステム モデル581」
マウンテンビュー、カリフォルニア:1990年（Applied P
hysics Systems,“Model 581 DC SQUID System"（Mount
ain View,California:1990））において、DC SQUIDセン
サ、極低温プローブ（これは、DC SQUIDセンサととも
に、ここで用いる用語としての「SQUIDプローブ」を構
成する）、SQUID処理電子回路および制御／表示コンソ
ールを有するSQUIDシステムが述べられている。極低温
プローブは冷却器に挿入するためのロッドを備えてお
り、SQUIDセンサはチューブの挿入端に取り付けられて
いる。RFIフィルタを含む金属筐体（brass denclosur
e）およびコネクタが、チューブの非挿入端に取り付け
られている。SQUID処理電子回路部は、SQUID閉ループ電
子回路の全てを含んで、高度にシールドされフィルタさ
れた筐体にある。この回路は、短いシールドケーブルを
介して、SQUIDプローブの一端においてコネクタと結合
されている。SQUID処理回路部は、冷却器の上に簡単に
装着するには大きすぎ、当然、冷却器の上に、２個もし
くは３個以上設けるにも大きすぎる。
１つのSQUIDを冷却器に挿入すべき場合には、応用物
理システム（APS）SQUIDが適している。しかしながら、
同時に動作するSQUIDを必要とするSQUIDの応用が開発さ
れている。たとえば、脳波によって生成される磁束信号
を検出するために用いるSQUIDシステムは、他のものか
ら2.54cm以内に配置された複数のSQUIDセンサを必要と
する。これらの形式の応用において、APS技術は、少な
くとも２つの理由によって適切でない。第一に、各チャ
ネルにおいて、別個のSQUIDプローブ、別個の処理電子
回路および別個の制御／表示コンソールを含む完全な構
成要素が独自に必要とされる。コンソールの出力は、単
一コンピュータのデータ取得モジュールに接続されても
よいが、複数のSQUIDの動作を制御することを想定した
コンピュータに対する準備はされていない；各コンソー
ルは手動によって調整されるべきものとなっている。
第二に、構成要素が多いことに加えて、APSシステム
は、種々のチャネルの変調周波数の同期を想定した用意
をしていない。SQUIDは他のものと近接して配置される
ので、あるSQUIDに対して印加したフィードバック磁束
は、他のSQUIDにおいても同様に検出される。複数のSQU
ID間での変調周波数の違いは、種々のSQUIDからの読取
において、好ましくないビートの原因となる。
量子デザイン社によるカタログ、「DC SQUIDセンサ、
電子回路およびシステム」（Quantum Design,“DC SQUI
D Sensors,Electronics ans Systems"）（1990年）にお
いては、特に複数チャネル使用を意図したシステムが述
べられている。システムは、１つの「マスターボード」
（masterboard）および各チャネルのための独立した
「マルチカード」を備えている。各チャネルの入／出力
構成は、冷却器に挿入するためのフレキシブルなSQUID
プローブ／センサ、プローブを室温電子回路に結合する
フレキシブルケーブル、スモールバックシェル型（smal
l back shell−style）のマイクロ・プリアンプ（micro
preamp）、マイクロコンピュータに対応するマルチカー
ドに結合するための10mまでの高度にシールドされたケ
ーブルを含んでいる。マイクロ・プリアンプは、RFシー
ルドおよびフィルタ、DC SQUIDプローブを有しており、
ケーブルは耐RF（RF immunity）および磁気シールドさ
れている。マイクロ・プリアンプは、内部もしくは外部
フィードバックとともに動作し、SQUIDプローブはどち
らのタイプの応用においても配される。
量子デザイン（QD）システムは、各チャネルのための
分離した磁束ロックループ構成を提供するが、FLLフィ
ードバック回路の主要部分は、SQUIDから10mを限度とし
て離されたマルチカード中に配置される。特に、SQUID
の電圧出力は、マイクロ・プリアンプによってある程度
まで増幅され、高度にシールドされたケーブルを介し
て、別々にマルチカードに伝送される。マルチカード
は、ロックイン検出器、積分器およびフィードバック電
流経路を有している。RF変調周波数は、マルチカード上
のフィードバック電流経路（または、分離された変調電
流リード）に印加され、ケーブルを介してSQUIDプロー
ブに伝送される。同様に、マイクロ・プリアンプの信号
出力にはまだRF変調周波数が含まれており、これはマル
チカード上のロックイン検出器に信号が到達するまで取
り除かれない。ケーブルを介してのRF信号の伝送は、SQ
UIDプローブと制御器との間のケーブルの最大長に制限
され、ケーブルが高度にシールドされていることおよび
信号が個別に伝送されることという要求を強くする。
加えて、QDシステム中の各マルチカードは、SQUIDバ
イアス電流、非対称電流、直流オフセット電流等を制御
するためのD/Aコンバータ等のチャネルに特定の種々の
デジタル回路も有している。これらは、FLLのゲイン、
アンチ−アリアシング・フィルタ（anti−aliasing fil
ter）の選択等の調整を制御するためのデジタル制御の
アナログスイッチも有している。よって、これら回路の
スイッチングによるノイズは、磁束ロックループの動作
に悪影響を与える。さらに、マルチプレクサ、A/Dコン
バータ、FIFOおよびマイクロプロセッサ等のデジタル回
路を有するマスターボードは、全てのマルチカードと同
様に同じSQUID制御ボックス中に配置されている。これ
ら構成要素からのノイズも、また同じように磁束ロック
ループの動作に影響を与える。QDシステムは、これらの
影響を最小にするために、広範囲にわたる内部シールド
を必要とし、ハードウエア結合に起因してこのシールド
が不完全であれば、それはFLLを制御するため入り込ま
ねばならない。
QDシステムの制御ユニットは、前面パネルまたはRS23
2CやGPIBを介して制御器に結合された外部コンピュータ
のいずれからも制御できるようになっている。プローブ
から読み出した出力信号は、制御器の前面パネル上に表
示され、および／または、外部コンピュータに伝送され
る。QDシステム中のSQUID制御器を制御するための命令
は、Quantum Design Inc.の「モデル5000 DC SQUID制御
器操作マニュアル」（1991年）と名付けられた出版物に
詳しい。
フジマキ「Josephson Integrated Circuits III−−
１チップSQUID磁力メータ（magnetometer）」、富士通
科学技術ジャーナル、第27巻第１号（1991年）、59頁〜
83頁においては、各SQUIDチャネルが、SQUIDと同じ極低
温チップ上のジョセフソン・デジタル回路を用いて構築
されるデジタル・フィードバックループを有している多
重SQUIDシステムが述べられている。しかしながら、こ
の技術を用いるシステムを実用化するためにはその前
に、無視できないほど重要な研究が必要である。
SQUIDを制御するさらに他の技術は、減衰発振器（rel
axation oscillator）中にSQUIDを有している。しかし
ながら、複数のSQUIDは異なる周波数で動作するので、
この技術は、近接した複数のSQUIDを多重に制御するた
めには有用でない。
よって、この発明は、上記問題の全てまたは一部を改
善したSQUID制御システムを提供することを目的とす
る。
発明の概要 この発明による多重SQUIDプローブを制御するためのS
QUID制御装置は、概略、それぞれSQUIDプローブに対応
する複数のヘッドユニットを有しており、各ヘッドユニ
ットは、それぞれの変調周波数で動作する、極低温でな
い変調された磁束ロックループ・フィードバック回路を
有している。この装置は、ヘッドユニットの全てと結合
されたベースユニットも有しており、ベースユニット
は、多重ヘッドユニットを制御するための信号を供給す
る。デイジー・チェイン・トポロジー（daisy chain to
pology）を使用することなどにより、全ての変調磁束ロ
ックループ・フィードバック回路の変調周波数を同期す
るための手段も設けられている。ヘッドユニットは、復
調器の局部発振入力（local oscillator input）に供給
するための変調周波数発振信号を移相するために結合さ
れ、所望量基本周波数成分を移相するための移相器も有
しており、移相器は、基本周波数成分を除いた周波数成
分の全てを減少させるため、発振信号をフィルタリング
するための移相フィルタを有していてもよく、フィルタ
され移送された信号を方形波にするための整形手段を有
していてもよい。
図面の簡単な説明 この発明を、以下の図面を参照して、その実施例に関
して説明しする。
図１、８および９は、この発明によるSQUIDシステム
のための全体的配置を示している。
図２は、SQUIDプローブを記号化して示している。
図３は、図１のヘッドユニットの１つのブロック図で
ある。
図４は、図３の積分器の模式図である。
図５は、図３の選択抵抗の模式図である。
図６は、図３の移相器の模式図である。
図７は、図１のインターフェイス・ユニットのブロッ
ク図である。
詳細な説明 図１に、この発明によるSQUIDシステムのための全体
的配置を示す。このシステムは、複数のチャネルを有し
ており、各チャネルはプローブ102a,102bまたは102n
（まとめて102）およびヘッドユニット104a,104bまたは
104n（まつめて104）を有している。プローブ102は、冷
却器への挿入に適合するようにされており、たとえば、
ヘッドユニット104とともに冷却器の上に搭載される。
搭載メカニズムは、接着、ボルトおよびナット、電気的
コネクタの機械的支持、またはその他の技術により可能
である。それぞれのケーブル106a,106bおよび106n（ま
とめて106）は、プローブ102をそれぞれのヘッドユニッ
ト104に、フレキシブルに、剛性チューブの中空部を介
して、結合するものである。APSおよびQDシステムとと
もに、ケーブル106はシールドされ、差動ペア（differe
ntial pair）を介して、プローブとヘッド間に信号を運
ぶ。ヘッドユニット104と冷却器の極低温領域との間の
熱伝導を最小にするため、適切な処置が用いられてい
る。
ヘッドユニット104は、室温にて動作する。これら
は、全て、それぞれのケーブル110a,110bおよび110n
（まとめて110）を含むケーブル網を介して、共通のイ
ンターフェイス・ユニット108に結合されている。後に
見られるように、これらのケーブル110は高度にシール
ドする必要がなく、ほとんど任意の長さが許される。さ
らに、ケーブル110は光ファイバーを有していてもよ
い。インターフェイス・ユニット108は、RS232リンク11
4を介して、パーソナルコンピュータ等のコンピュータ
にも接続されている。他の実施例においては、後者の接
続は、GPIB等の異なるプロトコルに従うものであっても
よい。
より詳細に以下に述べるように、種々のチャネルの変
調周波数は、１つのヘッドユニット104aがマスターとし
て動作するRF発振器を提供することによって同期がとら
れる。残りのヘッドユニット104bおよび104nのそれぞれ
は、直前のヘッドユニットのスレーブとして動作し、直
後のヘッドユニットのマスターとして動作する。よっ
て、ケーブル網は、ヘッドユニット104aのマスター出力
をヘッドユニット104bのスレーブ入力に結合するケーブ
ル116a、およびヘッドユニット104bのマスター出力をヘ
ッドユニット104nのスレーブ入力に結合するケーブル11
6bを有している。他の実施例においては、図１に示すデ
イジーチェイン配置に代えて、マスターのヘッドユニッ
トがスレーブのヘッドユニットの全てを直接制御しても
よい。その他の配置も可能であり、その一部を後述す
る。全てのチャネルの変調周波数を同期させることによ
り、ビートを防止することができる。
全てのチャネルの変調周波数が同一である場合だけで
なく、異なるチャネルの変調周波数が他のチャネルに対
して倍数になっている場合においてもビートを防止する
ことができる。また、異なるチャネルの変調周波数が、
すべて共通周波数の倍数になっている場合、共通周波数
が容易にフィルタリングできるほど十分に高い限りにお
いて、ビートを防止することができる。ここで用いてい
るように、「同期」とはこれら全てのバリエーションを
含むものとして意図している。
図２は、図１のSQUIDプローブ102の一つを模式的に示
したものである。発明に用いるため選択したSQUIDプロ
ーブの特定の構造は、発明自身の一部を構成するもので
はなく、発明を実施するSQUID制御システムの構成要素
は、選択したSQUIDプローブの型に適合したものであ
る。しかしながら、ここで述べた特定の実施例は、YBCO
等の高温超伝導材料によって形成されたSQUIDプローブ
の使用に特に適している。このようなSQUIDの例は、Wel
lstood,et.al.“Integrated dc SQUID magnetometeo wi
th a High Slew Rate",Rev.Sci.Instrum.,第55巻第６号
952〜57頁（1984年）に詳しい。
図２に示すように、プローブは、２つのジョセフソン
接合204を持つSQUID202を有している。入力バイアス電
流は、差動リード207,208（それぞれ、Ｉバイアス＋お
よびＩバイアス−）を介してSQUIDに与えられ、SQUIDか
らの電圧出力は差動リード210,212（それぞれ、信号＋
および信号−）を介して供給される。フィードバック＋
およびフィードバック−ライン216および218を介して異
なって駆動されるフィードバックコイル214が含まれて
おり、この実施例では、分離した変調コイル220を有し
ており、差動変調＋および変調−リード222,224を介し
て駆動される。また、プローブの上に小型ヒーター217
が設けられ、ヒーターライン219から接地／シールドラ
イン221によって駆動される。図２のSQUIDプローブの動
作は、一般的であり、典型的なDC SQUIDプローブに関し
て上記で述べたものと同様である。
図３は、図１の１つのヘッドユニット104のブロック
図である。一方側は、プローブユニット102の１つに結
合するためのプローブコネクタ（図示せず）によってお
り、反対側は、ケーブル110の１つを介してインターフ
ェイス・ユニット108に結合するためのインターフェイ
ス・ユニット・コネクタ（図示せず）によって終ってい
る。ケーブル110の１つに結合されるコネクタは、たと
えば、ペンシルバニア、エリーのスペクトラム・コント
ロール会社（Spectrum Control,Inc.,）製造のモデル56
−711−015等のローパス・フィルタを用いることができ
る。ヘッドユニット102は、冷却器の上に複数個を合わ
せて搭載できるように、十分コンパクトである。
図３を参照すると、磁束ロック・フィードバック回路
は、プリアンプ302、ロックイン検出器304、積分器30
6、差動ドライバ308および選択抵抗310を介して通る差
動電流フィードバック経路を備えている。特に、ライン
210,212に現れるSQUIDプローブの差動電圧出力は、トラ
ンス312の１次コイルの反対端に結合されている。トラ
ンス312の２次側は接地された一端を有しており、他端
はAC結合プリアンプ302の入力に結合されている。プリ
アンプ302は一般的なものであり、マイクロボルトのオ
ーダーの信号をボルトのオーダーの信号に信号強度を増
幅する点を除いて、ここでは詳しく説明しない。
プリアンプ302の出力は、ロックイン検出器304の信号
入力に結合されている。ロックイン検出器304は、ニュ
ーヨーク、ブルックリンのミニサーキット社（Minicirc
uits Inc.,）製造のSRA−８ユニット等のダブル・バラ
ンス・ミキサーを用いて実現できる。ロックイン検出器
304の出力は、後に詳述する積分器306の信号入力に、信
号流経路402によって、接続されている。積分器306は、
２つのリセット入力RST1およびRST2を有しており、これ
ら双方の能動状態はフィードバック・コンデンサを短絡
する。
積分器306の出力は、手動ゲイン制御ポテンショメー
ター（図示せず）を有する差動ドライバ308の入力に、
信号流経路422によって、接続されている。ドライバ308
の差動出力は、選択抵抗回路310の一端に接続されてい
る。選択抵抗310の差動出力は、SQUIDプローブのフィー
ドバックコイルに結合するための差動フィードバックラ
イン216,218に、一対の導体502,508によって接続されて
いる。ヘッドユニット104は、それぞれのケーブル110を
介してインターフェイス・ユニット108から、導体314に
印加されるレンジ制御信号を受け取る。レンジ信号は、
４つのフィードバック抵抗値の１つを選択するため、選
択抵抗310の抵抗選択（RSEL）入力に結合された２ビッ
トの２進数値を伝達する。同じレンジ信号もまた、４つ
の積分フィードバック・コンデンサの適切な１つを選択
することにより、固定積分時定数を維持する積分器306
のコンデンサ選択（CAPSEL）入力に、導体314によって
供給される。
ヘッドユニット104の各々は、特定のヘッドユニット
がマスターまたはスレーブとして動作するか否かによっ
て、動作又は非動作を切り換えられる内部方形波発振器
316を有している。したがって、発振器316への電源接続
は、単一極ダブル投入（single−pole,double−throw）
のスイッチ318の共通接点に接続され、１つの極は電源
に接続され、他の極は接地または開放される。ヘッドユ
ニット104がマスターとして動作する場合、スイッチ318
は、電源を発振器316に切り換える。
発振器316の出力は他の単一極ダブル投入スイッチ320
の一方の極に接続され、その他方の極はバッファ322の
入力に接続される。ヘッドユニット104は、バッファ322
の入力に接続されたスレーブ入力リード（OSC SLAVE I
N）324を有している。
スイッチ320の共通接点は、その出力にマスター出力
リード（OSC MASTER OUT）328の設けられた他のバッフ
ァ326の入力に、信号流経路602によって接続されてい
る。ヘッドユニット104がマスターである場合、スイッ
チ320は発振器316の出力に切り換えられ、ヘッドユニッ
トがスレーブである場合、バッファ322の出力に切り換
えられる。
スイッチ320の共通接点は、他端が接地された可変抵
抗330の一端にも接続されている。可変抵抗330のタップ
は、その差動電流出力がSQUIDプローブの変調コイル220
のために用意された変調電流ライン222,224をドライブ
する差動ドライバ332の入力にAC結合されている。ジャ
ンパ334と336は、分離したフィードバックまたは入力コ
イルを介するよりも、変調コイルを介してSQUIDにフィ
ードバックを行う場合に用いるために、差動変調ライン
222,224上のフィードバック電流を結合するために設け
られている。
差動電流ドライバ332の入力は、インダクタ338、バイ
パス・コンデンサ340および直列抵抗341を介して、DCオ
フセット入力ライン342にDC結合されている。DCオフセ
ット入力ライン（DC OFFSET）342は、後述の様に、それ
ぞれのケーブル110を介して、インターフェイス・ユニ
ット108により駆動される。
スイッチ320の共通接点は、変調ライン222に提供され
ているのに加えて、信号流経路602、移相器344および信
号流経路628を介して、ロックイン検出器304の局部発振
入力にも結合されている。移相器344は、SQUIDプローブ
とヘッドユニットとの間で、SQUID電圧信号がロックイ
ン検出器304の信号入力に戻る前に生じる位相のずれを
補償するために挿入されている。位相器344の特別に有
利な構成は、図６を参照して以下に述べる。
積分器306の出力は、差動電流ドライバ308の入力に供
給されているのに加えて、抵抗346を介してフォロワ（f
ollower）348にも結合されている。フォロワ348の出力
は、リード350を通して、インターフェイス・ユニット1
08に接続するために設けられたANALOUT信号を形成す
る。ANALOUT信号は、フィードバック電流のレベルに比
例するので、ヘッドユニット104の磁束ロックループの
アナログ出力信号を形成する。磁束ロックループのアナ
ログ出力を読み出すその他の（好ましい）方法は、選択
抵抗310の一方の反対端を、インスツルメンテーション
（instrumentation）アンプ（図示せず）の対応する反
転および非反転入力に接続し、インスツルメンテーショ
ン・アンプの出力を、346のような抵抗を介して、フォ
ロワ348の入力に供給することである。この方法におい
ては、選択抵抗310の一方を介してフィードバック電流
を生じる電圧降下が直接測定される。
積分器306のRST1入力は、対応するケーブル110を介し
て、インターフェイスユニット108からのリセット信号
（RESET）を受け取るために結合されたリセットライン3
52に接続されている。このリセットライン352は、閉状
態において抵抗358を介してロックイン検出器304をフォ
ロワ348の入力に結合するアナログスイッチ356の制御入
力に、遅延器354を介して、結合されている。よって、
リセットライン352の上に短いパルスを印加することに
より、インターフェイス・ユニット108は、積分器306を
遠隔的にリセットすることができる。リセット信号が長
い期間保たれている場合には、積分器306がリセット状
態に保たれるだけでなく、ロックイン検出器304の出力
が、積分器306の電圧出力に代えて、ANALOUTライン350
に結合される。これは、インターフェイスユニット108
がロックイン検出器304を直接観察することを可能にす
るテストモードである。加えて、それぞれのケーブル11
0を介しての直接観察のために、ACプリアンプ302の出力
は、AMPOUTライン360を介して、インターフェイス・ユ
ニット108に接続されている。他の実施例では、ケーブ
ル110中にこのRF信号が含まれるのを防ぐため、AMPOUT
信号が個別に観察装置に接続され、完全に否定する場合
もある。
積分器306の出力は、積分器306の電圧出力が高しきい
値を越え、低しきい値を下回った場合に、積分器306のR
ST2入力に対してリセット信号を与える自動リセット制
御回路362によってもモニタされる。同時に、自動リセ
ット制御回路362は、COUNTライン364およびそれぞれの
ケーブル110を介して、インターフェイス・ユニット108
にパルスを送る。インターフェイス・ユニット108は、C
OUNTライン364の信号を観測することにより、自動リセ
ット制御回路362によって能動的にされたリセットの数
の経過を保持する。自動リセット制御回路362は、積分
器306を飽和しないように保持することにより、FLLのダ
イナミック・レンジを増加させる。異なる実施例におい
ては、自動リセット制御回路362を無くし、ANALOUTライ
ン350のモニタに対応してRESETライン352に適切なリセ
ットパルスを供給するインターフェイス・ユニット108
を持つことによって同じ結果を得ることができる。
ヘッドユニット104は、インターフェイス・ユニット1
08からＶバイアス−ライン366を介して、SQUID202のた
めに好ましいバイアス電流レベルを示す電圧信号を受信
する。Ｖバイアス信号は、その出力がＩバイアス＋およ
びＩバイアス・ライン207をドライブするために接続さ
れている差動電流ドライバ368の入力に接続される。同
様に、ヘッドユニット104も、インターフェイス・ユニ
ット108からライン370を介して、SQUID202近傍のヒータ
ー216をオンにすべきか否かを示すヒーター入力信号を
受け取る。ヒーター入力信号は、SQUIDプローブ102のた
めに、ローパス・フィルタ372を介して、ヒーターライ
ン219に結合されている。
Ｉバイアス＋ライン207は、他端がＩバイアス−ライ
ン208に接続された可変抵抗374の一端に接続されてい
る。可変抵抗374のタップは、直列抵抗376を介して、イ
ンダクタ338、抵抗341およびコンデンサ340の接続点に
結合されている。この接続は、SQUIDのバイアス電流を
繰り返し反転することを含み、動作点を電圧／磁束カー
ブの最小または最大に維持するため、SQUID同期のDCバ
イアス磁束を調整する、追加の既知の低周波ノイズ除去
手法を実現可能とする。この手法を用いるため、インタ
ーフェイス・ユニット108において動作するソフトウエ
アは、たとえば、１〜5kHzの周波数にてＶバイアス信号
を繰り返し反転することだけが必要である。可変抵抗37
4のタップ位置は、バイアス電流が反転するよう、適切
な動作点の移動を得るために調整されている。
図４は、積分器306の基本構成を示す。入力ライン402
は、直列抵抗404を介して、非反転入力が接地された入
力オペアンプ406の反転入力に結合されている。アンプ4
06の出力は、４つの並列経路を介し、４つの異なる値の
コンデンサ408,410,412,414をとおって、単極４投入ア
ナログスイッチ（four−throw analog switch）416のそ
れぞれの極に接続されている。アナログスイッチ416の
共通接点は、アンプ406の反転入力に戻って接続されて
おり、アナログスイッチ416のCAPSEL入力はライン314の
２ビットレンジ信号を受信するよう接続されている。オ
ペアンプ406の出力も、その制御入力がRST1とRST2信号
をそれぞれ受けるよう接続された２並列単極単投入スイ
ッチ418,420を介して、非反転入力に戻って接続されて
いる。これらの信号の何れかが能動的になると、それぞ
れのスイッチ418または420が閉じ、フィードバック・コ
ンデンサ408,410,412,414の何れか現在用いているもの
をショートする。オペアンプ406の出力は、積分器306の
出力422を形成する。
図５は、選択抵抗310（図３）の主要な構成要素を示
している。ドライバー308の非反転出力502は、４つの並
列抵抗504を介して、その選択入力ポートがライン314の
２ビットレンジ信号を受けるために結合された、単極４
投入スイッチのそれぞれの極に結合されている。反転出
力508も同様に、４つの並列抵抗510を介して、単極４投
入スイッチ512のそれぞれの極に結合されている。スイ
ッチ512の選択入力ポートは、ライン314の２ビットレン
ジ制御信号を受信するために結合されている。スイッチ
506および512の共通接点は、選択抵抗310の差動出力ラ
イン216,218を形成する。
前述のように、局部発振入力としてロックイン検出器
304（図３）に与えられる前に、変調ライン222と224に
供給される発振信号の位相をシフトすることが好まし
い。正弦波に対する位相シフトはよく知られており、そ
の一つが、Horowitz,“The Art of Electronics"第２版
（ケンブリッジ大学出版:1990年）77〜78頁に述べられ
ている。正弦波でない信号の位相をシフトすることも好
ましいが、これはシフトされるべき信号が矩形波である
図３の回路の場合である。正弦波でない信号は、一般的
な位相シフト回路を適用すれば、異なる量のシフトとな
って、ゆがんだ出力を生成するような、異なる周波数に
おけるフーリエ成分を含んでいる。また、一般的な移相
器は、大きなレンジにわたって連続的に調整されるべき
移相シフトが可能ではない。
EG＆G Brookdeal Electronics,Princeton Applied Re
aearch,“Model 128A Lock−In Amplifier−Operating
and Service Manual"（Princeton,New Jersey:1971年）
VII−７頁においては、どのような周波数でも、広い範
囲にわたって位相シフト信号を得ることを意図した移相
回路が記述されている。しかしながら、その回路は極め
て複雑である。
したがって、移相器344（図３）は本発明の原理にし
たがって構成されており、入力信号（発振器316から
の、またはバッファ322からの）は、基本周波数等の所
望の周波数成分を除く全ての周波数成分を減少または圧
縮するためにフィルタリングされ、中間信号を生成する
ために所望量の位相シフトがなされる。その後、この中
間信号は、中間信号に対応して所望の形状を有する出力
信号を生成するため、整形される。特に図３において、
移相器344に対する入力信号と出力信号の所望の形状は
ともに、方形波である。よって、移相器344は、直列抵
抗および比較器に続く同調回路（tuned circuit）を有
している。同調回路は、入力方形波の基本周波数よりも
わずかに上または下の調整可能な周波数に同調し、これ
により、抵抗および同調回路は、それぞれ所望の正また
は負の量で選択信号の位相をシフトする。特に、同調回
路を選択信号周波数の上に同調すると遅れを生じ、同調
回路を選択信号周波数の下に同調すると進みを生じる。
比較器を含む移相器344は、中間信号に応じて方形波を
生成する。
図６は、本発明の原理による移相回路の実施例を示す
ものである。入力ライン602は、直列抵抗604を介して、
ノード606と接地間に結合される同調回路630のトップを
形成するノード606に結合されている。同調回路630は、
ノード606と接地との間に結合されたコンデンサ608、お
よびコンデンサ608に並列に結合された可変インダクタ6
10を有している。インダクタ610は、インダクタ610のコ
ア612の挿入深さを調整することにより可変となってい
る。
中間信号を伝達するノード606は、直列コンデンサ614
を介して、比較器616の非反転入力にAC結合されてい
る。比較器616の非反転入力は、抵抗618を介して、比較
器616の反転入力に結合されており、比較器616の反転入
力は、正電圧と接地との間に結合された抵抗620と抵抗6
22の直列体によって形成される抵抗ドライバの出力に接
続される。比較器616の反転入力は、コンデンサ623を介
して接地される。比較器616の出力は、そのエミッタが
接地され、コレクタが抵抗626を介して正電源に結合さ
れた、トランジスタ624（比較器616の一部として考えて
もよい）のベースに接続される。トランジスタ624のコ
レクタは、移相器344の出力628を形成する。
動作において、コンデンサ608とインダクタ610は、同
調回路630が入力信号の基本周波数を除く全ての周波数
成分を効果的に排除する（最小化する）ように選択され
ている。したがって、ノード606における波形は、実質
的に、入力された方形波のように同じ周波数を有する正
弦波である。しかしながら、同調回路630の同調周波数
に依存して、正または負の量、入力方形波の位相に対し
て位相がシフトしている。位相のシフト量は、インダク
タ610のコア612の挿入深さを調節することにより調整す
る。異なる実施例においては、同調回路630の同調周波
数は、その他の既知の技術によって調整してもよく、た
とえば、インダクタ610の実効巻き数を調整したり、コ
ンデンサ608の容量を調整することによって調整しても
よい。
ノード606の中間信号は、比較器616の非反転入力にAC
結合され、そこで抵抗620と622によって形成される抵抗
分割によって決定されるしきい値と比較される。バイパ
スコンデンサ623は、しきい値電圧の大きな影響から中
間信号を防いでいる。出力抵抗624とともに、比較器616
の非反転入力の正弦波信号がしきい値を下回ると、比較
器616は出力ライン628の低電圧レベルを生成し、比較器
616の非反転入力の正弦波信号がしきい値を上回ると、
出力ライン628の高電圧レベルを生成する。したがっ
て、比較器616およびトランジスタ624は、ライン602の
入力信号の独特の形状の正弦波を方形波に戻すように変
換する。比較器616およびトランジスタ624は、たとえ
ば、Santa Clara,Californiaのナショナル・セミコンダ
クタ社によって生成された単一LM311の一部として入手
できる。
図６の回路のバリエーションの数は、注意に値する。
第一に、中間信号の矩形化は、比較器616に代えて、他
の公知の手段によって実現可能である。第二に、移相器
344は入力波形のどのような形に対しても適切に動作し
て、方形波である出力波形を生成する。第三に、同調回
路630は、基本周波数と違って、入力信号の高調波（har
monic）近傍に同調してもよい。図６の場合であれば、
基本波よりも選択した高調波の周波数において、位相シ
フト方形波出力を生成する。第四に、移相器の出力を形
成する矩形化回路は、位相シフト出力信号を所望の形
（たとえば、三角や階段）にするための他の整形回路に
よって置き換え得る。
図７は、インターフェイス・ユニット108（図１）の
ブロック図である。これは、モトローラ製造の68HC805C
4チップを用いて実現可能なマイクロコンピュータ702を
備えている。インターフェース・ユニット108は、４チ
ャネル12ビット電圧出力DAC 704a,704b,704c,704d（ま
とめて704）のバンクを備えている。各４チャネルDAC 7
04は、マサチューセッツ、ノーワードのアナログ・デバ
イセス製造のDAC−8420とすることができ、直列データ
入力（SDI）、アクティブロウ（active low）のチップ
セレクト（CS）入力、アクティブロウのロード（LD）入
力、クロック入力を備えている。全ての４チャネルDAC
のSDI入力は、マイクロコンピュータ702のシリアル出力
（SO）からシリアルデータ信号を受信するために接続さ
れており、DAC 704のためのクロック入力は、すべて、
マイクロコンピュータ702のSCK出力から直列クロック信
号を受信するために接続されている。マイクロコンピュ
ータ702は、８ビットDACCTL出力バスをドライブし、４
つの全ての４チャネルDAC 704のために、CSやLD信号を
各ラインに供給する。４チャネルDAC 704は、それぞ
れ、１つは各内部DACのための、また合計16のアナログ
出力のための、４つのアナログ出力A,B,C,Dを有してい
る。
４チャネルチップ704の動作は、アナログ・デバイセ
スのデータシート“Quad 12−Bit Serial Voltage−Out
put DAC,Preliminary,DAC−8420"に詳しい（ノーウッ
ド、マサチューセッツ:6ー23ー92）。基本的に、チップ
704の１つの各DACは、12ビットデータワードによって続
けられた４ビットアドレスヘッダを含む16ビット直列ワ
ードによって個別にアドレスされる。アドレスヘッダの
４ビットにおいて、最初の２つは４つの中間DAC 1つを
示すものであり、後の２つは残されている（reserve
d）。チップ704の１つのCS入力で能動である時、SDI入
力に与えられるデータは、最初のDACアドレスビットか
ら始るデータをシフトする内部シフトレジスタに直列に
ロードされる。特に、SDI入力に与えられるデータは、S
CKの各立ち下がりに対応して、入力レジスタ中でシフト
される。その後、LDがストローブであるとき、入力レジ
スタの12ビットワードは、内部データバスに並列シフト
され、アドレスビットで特定されたDACのためのDACデー
タレジスタに書込まれる。DAC−8420チップは、インタ
ーフェイス・ユニット108のために選択された。なぜな
ら、これらは正確でありコンパクトであるが、DACの他
の形式および他の直列または並列インターフェイス技術
を代りに用いるからである。
４チャネルDACチップ704aのＡおよびＢ出力は、各直
列抵抗を介して、ケーブル110の１つによって８つまで
のヘッド104の最初のものに結合される、Ｖバイアス１
およびDCオフセット１信号を提供するために結合される
（図１）。同様に、４チャネルDACチップ704aのＣおよ
びＤ出力は、第２ヘッド104のため、各直列抵抗を介し
て、Ｖバイアス２およびDCオフセット２信号を供給する
ため結合される。４チャネルDACチップ704bのＡおよび
Ｂ出力は、各抵抗を介して、ケーブル110の１つによっ
て第３のヘッド104に結合されたＶバイアス３およびDC
オフセット３信号を供給するために結合され、４チャネ
ルDACチップ704bのＣおよびＤ出力は、第４ヘッド104の
ため、各直列抵抗を介して、Ｖバイアス４およびDCオフ
セット４信号を供給するため結合される。４チャネルDA
Cチップ704CのＡおよびＢ出力は、各抵抗を介して、ケ
ーブル110の１つによって第５のヘッド104に結合された
Ｖバイアス５およびDCオフセット５信号を供給するため
に結合され、４チャネルDACチップ704CのＣおよびＤ出
力は、第６ヘッド104のため、各直列抵抗を介して、Ｖ
バイアス６およびDCオフセット６信号を供給するため結
合される。４チャネルDACチップ704dのＡおよびＢ出力
は、各抵抗を介して、ケーブル110の１つによって第７
のヘッド104に結合されたＶバイアス７およびDCオフセ
ット７信号を供給するために結合され、４チャネルDAC
チップ704dのＣおよびＤ出力は、第８ヘッド104のた
め、各直列抵抗を介して、Ｖバイアス８およびDCオフセ
ット８信号を供給するため結合される。
マイクロコンピュータ702のSO出力は、保持型シフト
レジスタ706aの直列データ入力（SDI）に接続されてい
る。保持型シフトレジスタ706aは、たとえば、モトロー
ラ社製造の74HC595チップでよい。706aのような分離さ
れた保持型シフトレジスタが、インターフェイス・ユニ
ット108によってサポートされた８チャネル（その８番
目を図７の706hに示す）のそれぞれのために設けられて
いる。各ラッチ型シフトレジスタ706a...706h（あわせ
て706）は、保持型シフトレジスタ706hを除いて、チェ
インになった次の保持型シフトレジスタのSDI入力に接
続された直列データ出力（SDO）リードを有している。
保持型シフトレジスタ706の全ては、マイクロコンピュ
ータ702のSCK出力を受信するために接続された直列クロ
ック（SCK）入力を有しており、マイクロコンピュータ7
02のDOUTLD出力を受けるために結合されたRCK入力を有
している。各保持型シフトレジスタ706は、８ビットを
保持し、そのうち４ビットのみがインターフェイス・ユ
ニット108にて用いられる。どのビットがどの制御信号
に割り当てられているかの詳細は大切ではないが、説明
すると、チャネルの１つに対応する保持型シフトレジス
タ706のビットの一つがヒーター信号を伝え、ビットの
一つがリセット信号を伝え、ビットの２つがレンジ信号
を伝える。これらのビットは、保持型シフトレジスタの
Q0〜Q3出力から、ケーブル110の１つを介して、そのチ
ャネルに対応するヘッドユニットのために用意される。
SCK入力の各パルスに対応して、SDI入力からのデータ
を直列にシフトすることにより、保持型シフトレジスタ
706が動作する。RCK信号がストローブである場合だけ、
出力ピンをラッチするシフトレジスタの電流成分を用い
る。したがって、保持型シフトレジスタ706のいずれの
出力を変更するため、マイクロコンピュータ702は、マ
イクロコンピュータ702のSOおよびSCK出力を用いて、８
×８＝64ビットの直列の流れを保持する。マイクロコン
ピュータ702のDOUTLD出力、保持型シフトレジスタ706の
出力に、64ビット全てをラッチするため、マイクロコン
ピュータ702のDOUTLDをストローブする。マイクロコン
ピュータ702は、ビットのフルセットのコピーを保持す
る。
アンプ708の反転入力は、ケーブル110を介して、対応
するヘッド104から、信号接地（SIGGND）を受信するよ
う結合されている。図７においてANA1...ANA8と符号が
付されたアンプ708の出力は、それぞれ8:1アナログ・マ
ルチプレクサ710の入力に結合され、このマルチプレク
サの３ビット選択入力は、マイクロコンピュータ702か
らの３ビットMPX（A:C）信号を受けるように結合されて
いる。マルチプレクサ710の出力は、A/Dコンバータ712
のアナログ入力に接続されている。A/Dコンバータ712
は、たとえば、マサチューセッツ、ノーウッドのアナロ
グ・デバイセス製造のAD677とすればよい。A/Dコンバー
タ712の制御リード（CAL,BSYおよびSAMP）は、マイクロ
コンピュータ702のADCCTLバスのそれぞれのラインに接
続されている。SDOピンは、その出力がマイクロコンピ
ュータ702のシリアル入力（SI）に接続された、4:1デジ
タル・マルチプレクサ714の１入力に接続されている。
マルチプレクサ714の２ビット選択入力は、他のマルチ
プレクサ716の選択入力のためにも提供されている、マ
イクロコンピュータ702からの２ビットDIGSEL出力信号
を受けるために結合されている。マイクロコンピュータ
702のSCK出力は、他の３つの入力が接地された、マルチ
プレクサ716の入力の一つに接続されている。SCK信号が
接続される入力は、マルチプレクサ714上の、A/Dコンバ
ータ712のSDO出力が接続されるそれと同じ入力である。
したがって、DIGSEL信号が、マルチプレクサ716に、A/D
コンバータ712からのSDO信号を選択させた場合、マイク
ロコンピュータ702からのSCK信号もマルチプレクサ716
によって選択される。マルチプレクサ716の出力は、変
換制御のためおよびSDO出力へのデジタルデータ出力の
クロックとして用いられる、A/Dコンバータ712のクロッ
ク入力に接続されている。
各ヘッド104のカウント出力は、それぞれのケーブル1
10を介して、８進ラッチ718のそれぞれの入力に結合さ
れている。同様に、各ヘッド104の信号接地の接続は、
それぞれのケーブル110を介して、８進ラッチ720のそれ
ぞれの入力に結合される。モトローラ社製造の74HC597
を用いることができる８進ラッチ718,720は、ラッチし
たデータをシリアルにシフトして出力するためのシリア
ル出力（SO）を含んでいる。ラッチ718,720のSO出力
は、マルチプレクサ714のそれぞれの入力に結合されて
いる。ヘッドユニット104の信号接地リードを読み出せ
得ることは有用である。なぜなら、これにより、マイク
ロコンピュータ702がヘッドユニットが各８チャネルに
接続されているか否かを決定できるからである。入力の
一つがヘッドによって接地されない場合に、論理１を提
供するため、プルアップ抵抗（図示せず）が、インター
フェイスユニット108の信号接地入力に接続されてい
る。
８進ラッチ718と720のそれぞれは、その双方がマイク
ロコンピュータ702からのDINLAT信号を受信するため結
合されているラッチ（LAT）入力および、マイクロコン
ピュータ702からのSS出力信号を受信するため結合され
たSS入力を有している。８進ラッチのそれぞれは、マイ
クロコンピュータ702のSCK入力を受信するために結合さ
れたSH入力を含んでいる。８進ラッチは718は、LAT入力
のパルスに応答して、８ビット並列入力値をラッチし、
SH入力に印加される一連のパルスに応答して、それぞれ
のSOピンにラッチデータをシフトすることによって動作
する。SS入力がハイの場合にはシリアルシフトを、ロウ
の場合にはパラレルロードを可能にしている。したがっ
て、マイクロコンピュータ702は、マイクロコンピュー
タ702のDINLAT出力をストローブし、マイクロコンピュ
ータ702のDIGSEL出力を、マイクロコンピュータ702のSI
入力を用意するために、マルチプレクサ714が８進ラッ
チ718のSO出力を選択するようにセッティングし、その
後、マイクロコンピュータ702のSCK出力を、DINLATのス
トローブに対応してラッチ718にラッチされる８ビット
をシフト出力するに十分な時間、ストローブすることに
より、８つのヘッドユニット104からのカウント信号の
電流値を読むことができる。マイクロコンピュータ702
は、ヘッド104から８つの信号接地信号を読み出すため
に、同じような動作を実行する。
インターフェイス・ユニット108は、さらに、マイク
ロコンピュータ702をコンピュータ（パーソナルコンピ
ュータ等）やダンプ端子等の外部ユニットに結合するた
めのRS232インターフェイス722を含んでいる。RS232イ
ンターフェイス722は、カリフォルニア、サンバレイのM
axim Integtrated Products製造のMAX250/MAX251チップ
セットを用いればよい。追加的な分離は、光分離器（op
toisolators）を用いて達成できる。
マイクロコンピュータ702に接続された個別の信号ラ
インは、図７にあるように、個々に名称が付されている
点に注意すべきである。これらのラインの多くは、マイ
クロコンピュータ702の汎用I/Oポートに実際に接続され
ており、ここで述べた個々の機能を実行するため、マイ
クロコンピュータのソフトウエアによって制御されてい
るだけである。特に、テーブルＩは、各割り当ておよび
対応するポートピンをセットしている。このテーブルに
おいて、“!"は、アクティブ・ロウ信号を表わしてい
る。
図７の回路は、装置の一実施例であり、多重SQUIDシ
ステムの個々のチャネルを制御し、多重SQUIDシステム
のチャネル出力を読むための、インターフェイス・ユニ
ット108（図１）を含んでいてもよい。しかしながら、
インターフェイス・ユニット108は、その他の種々の形
式をとることができる。
この実施例におけるインターフェイス・ユニット108
は、それ自身の制御を有していない。むしろ、コマンド
を受け取って、RS232ケーブル114を介してパーソナルコ
ンピュータ112にデータを伝送することに適している。
コンピュータ112は、ケーブル114を介してインターフェ
イス・ユニット108に、好ましくはASCIIキャラクタの形
式にてハイレベル・コマンドを生成し、好ましくはASCI
Iキャラクタの形式でデータを受信する。インターフェ
イス・ユニット108は、RS232ポート114から受信したコ
マンドに応じて、ケーブル110を介して、ローレベル制
御信号を提供し、各チャネルからケーブル110を介して
受信したアナログ出力信号に応答して、RS232ポート114
を介して、コンピュータ112にデータを送り返す。パー
ソナルコンピュータ112とのASCII通信プロトコルが好ま
しい。なぜなら、パーソナルコンピュータ112をその応
用において単なるダンプターミナルにすることを可能と
するからである。
マイクロコンピュータ702のソフトウエア（図７）
は、RS232インターフェイス722を介して受信したコマン
ドを解析し、２進数のオペランドに変換する。イレギュ
ラーな命令を受信した場合、エラーメッセージが対応す
る。有効なコマンドを受信すると、マイクロコンピュー
タ702は、コマンドにしたがって、出力装置のセットを
適切に変更する。たとえば、コマンドの一つ（GC）は、
インターフェイスユニット108を、A/Dコンバータ712を
用いる、選択されたSQUIDチャネルからの出力信号を読
み出すようにし、ソフトウエア・ルーチンを介して、10
進数の読み出しを変換し、それをRS32ポートを介して伝
達する。他のコマンド（Icnnnn）は、インターフェイス
・ユニット108に、特定の繰り返し間隔で、これらの動
作を自動的に実行するように指示する。マイクロコンピ
ュータ702は、実質的に、他のコマンドの翻訳と実行を
同時に実行する。
テーブル１ 68HC805c4 Port Pin 図７の表示 PA0 DIGSELA PA1 DIGSELB PA2 SS PB0 DACA!CS PB1 DACA!LD PB2 DACB!CS PB3 DACB!LD PB4 DACC!CS PB5 DACC!LD PB6 DACD!CS PB7 DACD!LD PC0 ADCSAMP PC1 ADCBUSY PC2 ADCCAL PC3 MAXA PC4 MAXB PC5 MAXC PC6 DOUTLD PC7 DINLAT PD2/MISO SI PD3/MOSI SO PD4/SCK SCK マイクロコンピュータ702は、システムの種々の部品
をテストすることを可能とするための、いくつかのビル
トイン（built−in）テスト機能を有している。RS232イ
ンターフェイス722を介しての所定の固定データシーケ
ンスを伝送するインターフェイス・ユニット108をオプ
ションとして有する場合もある。
テーブルIIは、RS232ケーブル114からインターフェイ
ス・ユニット108に供給できるコマンドのリストであ
る。このテーブルにおいて、“c"はチャネル番号（１か
ら８、０が全てのチャネルを表わす）を示し、正または
負を示す“＋”または“−”および“±”が頭に付され
た“nnnn"は１−4ASCII10進数を示している。
各コマンドは、コマンド実行のための、復帰（CARRIA
GE RETURN）文字によって終らねばならない。改行（LIN
EFEED）文字は無視され、エスケープ文字は一部送った
コマンドをキャンセルする。SQUID出力データは、−327
68〜＋32767の範囲において、オプショナルな±に続くA
SCII10進数の形式に戻される。
テーブルII コマンド Bcnnnn バイアス電流のセット。有効レンジは−2048
〜＋2047。リセットはゼロ電流を与える。
Dcnnnn DCバイアス磁束のセット。上記のレンジ。
Rc SQUIDのリセット。リセットパルスのレート
は0.1秒、またはリセット中に変換が継続している場合
にはやや長い。
Tc± SQUIDテストモードのオン（＋）またはオフ
（−） Hc± SQUIDヒーターのオン（＋）またはオフ
（−） Icnnnn 読取間隔をnnnn百マイクロ秒にセットし、読
取を開始する。nnnn＝０であれば、繰り返しの読取を止
める。最高間隔は0.9999sである。
Gc １回の読取を得る。繰り返しの読取がオンに
なっている場合には、これらをオフにする。
V ファームウエアのバージョン番号に戻る。デ
バッグモードにおいては、他の情報に戻る。
Mnnnn 動作モードにセットする。モード番号は、モ
ードスイッチの値を付加することにより決定される： デバックモード 128以上 テストデータモード 64 通常、デホルトモード ０ XJR インターフェイス・ユニットをリセットする （SQUIDではなく、全てのバイアス制御ラインがゼロに
セットされるのでSQUIDはロック解除となる） テストデータモード（M64）において、マイクロコン
ピュータ702は、A/Dコンバータ712ではなく、テストデ
ータの内部テーブルからのデータを伝送する。テストデ
ータセットは、128読み取り長さであり、継続的に繰り
返す。デバッグモードにおいて、インターフェイスユニ
ット108は、以下のようにＶコマンドに応答する。
モード128 RS232ケーブル114から文字が返信される
まで、テスト・ストリングがRS232ケーブル114から繰り
返し伝送される。
モード129 長いバージョンのメッセージが伝送され
る。
モード130 インターフェイス・ユニット108は２進数
でシステム変数を伝送する。
128以下の全てのモードおよびモード128以上の何れか
のモードは、モード番号を同時に付加されて活性化され
る。インターフェイス・ユニット108が、RS232ケーブル
114で伝送できるレートよりもさらに早くデータを取得
する場合には、インターフェイス・ユニット108は流れ
の中からデータ値を無視して、伝送データは常に最新の
ものとなる。
図８は、多重SQUIDチャネルを制御するためのシステ
ムの他の配置である。図１の配置のように、各チャネル
は極低温プローブ802、それぞれのケーブル806を介して
共通インターフェイス・ユニット808に結合された、FLL
フィードバック回路を含む対応する室温ヘッドユニット
804を備えている。しかしながら、発振信号のデイジー
・チェインを防止するため、種々のチャネルのための変
調周波数は、インターフェイス・ユニット808中のマス
ター発振器810によってすべて制御される。変調周波数
は、ケーブル806により、全てのヘッドユニット804に伝
送される。
他のケーブル806の信号のように高度にフィルタする
ことができない、変調信号は広帯域幅経路によって伝送
されねばならないので、図８の配置における１つの問題
が生じる。前述のように、インターフェイス・ユニット
808中のデジタル回路からのノイズは、変調周波数信号
に結合可能であり、このためヘッドユニット804に伝送
される。これをさけるため、変調周波数信号を各ヘッド
804でオプショナルに分離してもよく、ケーブル806中を
走る光ファイバを介してヘッド804に伝達してもよい。
また、変調周波数は、分割（divided down）周波数でケ
ーブル806を通して伝送され、位相ロックループの使用
により、ヘッドユニット804中で適切な周波数に再生さ
れてもよい。
図９は、多重チャネルSQUID制御システムの、さらに
他の配置を示す。図１の配置と同じように、各チャネル
は極低温プローブ902および室温ヘッドユニット904を備
えている。ヘッド904は、全て、ケーブル網908を介し
て、インターフェイス・ユニット906に接続されている
が、ケーブル網908はインターフェイス・ユニット906へ
の単一のケーブル接続のみを備え、１つのヘッドユニッ
ト904から次のものへデイジー・チェインまたは並列バ
スに結合されている。ケーブル網908は、情報のデジタ
ル・フローを運び、各ヘッド904のインテリジェント・
デジタル部910によって、読み出されおよび／または駆
動される。ヘッド904のそれぞれは、図１および８の配
置におけるそれと同様のアナログ部912とともに、この
デジタル部910を含んでいる。ヘッドユニット904は、ま
だ、冷却器の上に置くに十分小さく、デジタル部910は
それ自身、命令を解釈し、ケーブル網908を越えてデー
タを伝送するに十分にインテリジェントである。
ケーブル網908は、たとえば、銅線または光ファイバ
のいずれでも用いることができる。この配置において
は、マスター発振器914がインターフェイス・ユニット
に含まれ、ケーブル網908を介してのデータ伝送のため
の基本バスデータレートを提供する。伝送データの適切
なエンコード（マンチェスター・エンコードの使用等）
により、信号には、常に、ビットレートに対応した強い
周波数成分が含まれる。このビットレースは、ヘッドユ
ニット904の位相ロックループによって、コマンド受信
と同時に再現される。したがって、ケーブル網908は、
コマンド伝送と同時に同期変調周波数の伝送機能を提供
する。
この発明を特定の実施例と共に説明した、そしてその
範囲内において多数の変更が可能である。たとえば、フ
ィードバック電流変調およびACバイアス電流に加えて、
種々の他の低周波ノイズ・リダクション手法を実施する
ことができる。Ｔの実施例では、ここで述べた種々の原
理を、RF SQUIDに拡張して用いることができる。これら
の変更やその他の変更は、クリームの範囲内にある。
フロントページの続き (56)参考文献 特開 平４−268471（ＪＰ，Ａ) 特開 昭63−37273（ＪＰ，Ａ) 特開 平１−304373（ＪＰ，Ａ) 実開 昭58−184679（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 33/00 - 33/18

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】電圧出力を有するSQUIDプローブとともに
    用いるSQUID制御装置であって、 前記プローブの前記電圧出力を受信するための電気的導
    体を有するヘッドユニットであって、前記プローブに関
    して、前記プローブに対し外部的に印加される磁束を示
    すアナログ出力を有する非極低温磁束ロックループを有
    しているヘッドユニット； 前記アナログ出力をディジタル信号に変換する手段を有
    するベースユニット；および 前記アナログ信号を前記ヘッドユニットから前記ベース
    ユニットに運ぶケーブル手段を備えており、 前記SQUIDプローブは、SQUIDループ、前記SQUIDループ
    から前記電圧出力を得るための手段、およびフィードバ
    ック磁束を前記SQUIDループに印加するためのフィード
    バックコイルを備えており、 前記磁束ロックループは、 前記プローブの電圧出力の静的値からの偏差に対応し
    て、補償フィードバック電流レベルを前記フィードバッ
    クコイルに印加するための手段；および 前記補償フィードバック電流レベルに対応して、前記磁
    束ロックループの前記アナログ出力を供給する手段を備
    えており、 前記ヘッドユニットは、前記プローブに対して変調磁束
    発振を印加するため、前記プローブの構造に結合するた
    めの変調手段を有しており、前記プローブの前記電圧出
    力の静的値が、前記プローブの前記電圧出力において、
    発振強度の静的値を構成し、補償フィードバック電流レ
    ベルを印加するための前記手段は、 復調値を生成するため、前記プローブの電圧出力を復調
    する手段；および 前記復調値に応じて、前記補償フィードバック電流レベ
    ルを印加する手段wp備えており、 前記変調手段は、発振出力信号を有するRF発振器と、前
    記発振出力信号に対応して、前記プローブに発振電流を
    出力する手段とを備え、前記復調手段は、前記発振出力
    信号を受信するため結合された出力および入力を有する
    移相器を備えており、前記復調手段は、さらに、前記プ
    ローブの電圧出力を受けるために結合された第１入力
    と、前記移相器の出力に結合された第２入力とを備えて
    おり、前記ロックイン検出器は前記復調値を生成する。
  2. 【請求項２】請求項１の装置において、前記変調手段は
    下記を備えている： 出力を有する内部発振器； 外部発振信号を受けるためのリード；および 前記内部発振器または外部発振入力リードの出力に選択
    的に応答して、発振電流を、前記プローブに出力するた
    めの手段。
  3. 【請求項３】SQUID制御システムのための非極低温ヘッ
    ドユニットであり、ベースユニットおよびSQUIDプロー
    ブとともに用いるためのものであって、前記ベースユニ
    ットは前記ヘッドユニットのための遠隔制御信号を提供
    し、前記SQUIDプローブはSQUIDと、フィードバックコイ
    ルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧
    出力を得て、前記フィードバックコイルにフィードバッ
    ク電流を印加するためのリードを有したものにおいて、
    前記ヘッドユニットは： 前記SQUIDからの電圧出力を受けるための入力リード
    と、前記フィードバック電流を前記プローブのフィード
    バックコイルに与えるためのフィードバック出力リード
    と、前記フィードバック電流の大きさを示すアナログ出
    力とを有する磁束ロックループ・フィードバック回路； 前記遠隔制御信号を、前記ベースユニットから受信し、
    前記ヘッドユニットに印加する手段； 前記ヘッドユニットを、前記ベースユニットに関して、
    前記プローブに近接して配置する手段； 出力を有する内部発振器； 外部発振信号を受けるためのリード； 選択発振信号を提供するため、前記内部発振器の出力ま
    たは前記外部発振信号を選択する手段；および SQUIDに印加される磁束を変調するため、前記選択発振
    信号を前記プローブに印加する手段を備え、 前記磁束ロックループ・フィードバック回路は、さら
    に、選択発振信号に結合された発振入力に応じて、前記
    SQUIDからの電圧出力を復調するための復調器を有して
    いる。
  4. 【請求項４】請求項３のヘッドユニットにおいて、SQUI
    Dプローブとともに用いるためのものであって、さら
    に、前記フィードバックコイルと区別される変調コイル
    と、変調電流を変調コイルに印加するためのリードとを
    有し、前記印加手段は下記を備えている： 前記変調電流をプローブの変調コイルに提供するための
    変調出力リード；および 前記選択発振信号を、前記フィードバック出力リードま
    たは前記変調出力リードに選択的に結合するための手
    段。
  5. 【請求項５】請求項３のヘッドユニットにおいて、さら
    に、前記復調器の発振入力を用意するため、前記選択発
    振信号の位相をシフトする結合された移相器を備えてお
    り、前記移相器は下記を備えている： 基本周波数成分を除いて、全ての周波数成分を減少させ
    るため、前記選択発振信号をフィルタリングし、中間信
    号を生成するため、前記基本周波数成分の位相を所望量
    シフトするための移相フィルタ手段；および 前記中間信号に対応して、方形波を生成するための整形
    手段。
  6. 【請求項６】SQUID制御システムのための非極低温ヘッ
    ドユニットであり、ベースユニットおよびSQUIDプロー
    ブとともに用いるためのものであって、前記ベースユニ
    ットは前記ヘッドユニットのための遠隔制御信号を提供
    し、前記SQUIDプローブはSQUIDと、フィードバックコイ
    ルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧
    出力を得て、前記フィードバックコイルにフィードバッ
    ク電流を印加するためのリードを有したものにおいて、
    前記ヘッドユニットは： 前記SQUIDからの電圧出力を受けるための入力リード
    と、前記フィードバック電流を前記プローブのフィード
    バックコイルに与えるためのフィードバック出力リード
    と、前記フィードバック電流の大きさを示すアナログ出
    力とを有する磁束ロックループ・フィードバック回路； 前記遠隔制御信号を、前記ベースユニットから受信し、
    前記ヘッドユニットに印加する手段；および 前記ヘッドユニットを、前記ベースユニットに関して、
    前記プローブに近接して配置する手段を備え、 前記磁束ロックループ・フィードバック回路は、さら
    に、レンジ選択入力ポートを有し、前記前記ベースユニ
    ットから遠隔制御を受信するための前記手段は、前記ベ
    ースユニットからレンジ選択信号を受信し、前記レンジ
    選択信号を、前記磁束ロックループ・フィードバック回
    路の前記レンジ選択入力ポートに印加するための手段を
    備えている。
  7. 【請求項７】SQUID制御システムのための非極低温ヘッ
    ドユニットであり、ベースユニットおよびSQUIDプロー
    ブとともに用いるためのものであって、前記ベースユニ
    ットは前記ヘッドユニットのための遠隔制御信号を提供
    し、前記SQUIDプローブはSQUIDと、フィードバックコイ
    ルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧
    出力を得て、前記フィードバックコイルにフィードバッ
    ク電流を印加するためのリードを有したものにおいて、
    前記ヘッドユニットは： 前記SQUIDからの電圧出力を受けるための入力リード
    と、前記フィードバック電流を前記プローブのフィード
    バックコイルに与えるためのフィードバック出力リード
    と、前記フィードバック電流の大きさを示すアナログ出
    力とを有する磁束ロックループ・フィードバック回路； 前記遠隔制御信号を、前記ベースユニットから受信し、
    前記ヘッドユニットに印加する手段；および 前記ヘッドユニットを、前記ベースユニットに関して、
    前記プローブに近接して配置する手段を備え、 前記前記ベースユニットから遠隔制御を受信するための
    前記手段は、前記ベースユニットからバイアス決定信号
    を受信する手段を備えており、前記ヘッドユニットはさ
    らに下記を備えている： 前記バイアス電流を前記プローブに提供するためのバイ
    アス出力リード；および 前記バイアス決定信号に応答して、前記バイアス電流を
    前記バイアス出力リードに印加する手段。
  8. 【請求項８】SQUID制御システムのための非極低温ヘッ
    ドユニットであり、ベースユニットおよびSQUIDプロー
    ブとともに用いるためのものであって、前記ベースユニ
    ットは前記ヘッドユニットのための遠隔制御信号を提供
    し、前記SQUIDプローブはSQUIDと、フィードバックコイ
    ルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧
    出力を得て、前記フィードバックコイルにフィードバッ
    ク電流を印加するためのリードを有したものにおいて、
    前記ヘッドユニットは： 前記SQUIDからの電圧出力を受けるための入力リード
    と、前記フィードバック電流を前記プローブのフィード
    バックコイルに与えるためのフィードバック出力リード
    と、前記フィードバック電流の大きさを示すアナログ出
    力とを有する磁束ロックループ・フィードバック回路； 前記遠隔制御信号を、前記ベースユニットから受信し、
    前記ヘッドユニットに印加する手段；および 前記ヘッドユニットを、前記ベースユニットに関して、
    前記プローブに近接して配置する手段を備え、 前記SQUIDプローブの前記リードは、DCオフセット磁束
    をSQUIDに印加するためのDCオフセット電流を受信する
    ための第１リードを含んでおり、前記遠隔制御を前記ベ
    ースユニットから受信する前記手段は、DCオフセット決
    定信号を前記ベースユニットから受けるための手段を備
    えており、前記ヘッドユニットは、さらに、前記DCオフ
    セット決定信号に応じて、前記DCオフセット電流を、SQ
    UIDプローブの前記第１リードに印加する手段を含んで
    いる。
  9. 【請求項９】請求項６〜８のいずれかのヘッドユニット
    において、遠隔制御を受信する前記手段は、 前記ヘッドユニットを前記ベースユニットに結合するケ
    ーブルを備えたもの。
  10. 【請求項１０】請求項６〜９のいずれかのヘッドユニッ
    トにおいて、さらに、前記プローブを極低温に保つため
    の冷却器を備えており、前記ヘッドユニットを、前記ベ
    ースユニットに関して、前記プローブに近接して配置す
    るための前記手段は、下記を備えている： 前記ヘッドユニットを前記冷却器に取り付ける取付機
    構；および 前記ヘッドユニットを前記ベースユニットに結合するケ
    ーブル。
  11. 【請求項１１】SQUID制御システムのための非極低温ヘ
    ッドユニットであり、ベースユニットおよびSQUIDプロ
    ーブとともに用いるものであって、前記SQUIDプロープ
    が、SQUIDと、前記SQUIDにバイアス電流を印加し、前記
    SQUIDからの電圧出力を供給し、フィードバック電流を
    前記フィードバックコイルに印加し、前記SQUIDへのDC
    オフセット磁束の印加のためのDCオフセット電流を受信
    するためのフィードバックコイルおよびリードを備えて
    おり、前記ヘッドユニットは、下記を備えている： 出力を有する内部発振器； 外部発振信号を受信するためのリード； 選択発振信号を得るため、前記内部発振器または外部発
    振信号を受信するための前記リードを選択する手段； 位相シフト発振信号を得るため、前記選択発振信号を受
    信し、位相をシフトするために結合された移相器； 磁束ロックループ・フィードバック回路であって： 前記SQUIDからの電圧出力を受信するための入力リー
    ド； 前記フィードバック電流を前記プローブのフィードバッ
    クコイルに与えるためのフィードバック出力リード； 前記フィードバック電流の大きさを示すアナログ出力； レンジ選択入力ポート； 前記位相発振信号を受信するため結合された発振入力；
    および SQUIDからの前記電圧出力を、前記位相シフト発振信号
    に応じて復調するため、前記入力リードと発振入力に機
    能的に接続された復調器；を有する磁束ロックループ・
    フィードバック回路； 前記SQUIDに印加する磁束を変調するため、前記選択発
    振信号を前記プローブに印加する手段； レンジ選択信号を前記ベースユニットから受信するた
    め、前記磁束ロックループ・フィードバック回路の前記
    レンジ選択入力ポートに機能的に接続された手段； バイアス決定入力； 前記ベースユニットからのバイアス決定信号を受けるた
    め、前記バイアス決定入力に接続された手段； 前記バイアス電流を前記プローブに提供するバイアス出
    力リード； 前記バイアス決定信号に応じて、前記バイアス電流を前
    記バイアス出力リードに印加するため、前記バイアス出
    力リードおよび前記バイアス決定入力に機能的に接続さ
    れた手段； DCオフセット決定入力； 前記DCオフセット電流をプローブに供給するDCオフセッ
    ト電流出力； 前記ベースユニットからDCオフセット決定信号を受信す
    るため、前記DCオフセット決定入力に接続された手段； 前記DCオフセット決定信号に応じて、前記DCオフセット
    電流を前記DCオフセット電流出力に与えるため、前記DC
    オフセット決定入および前記DCオフセット電流出力に機
    能的に接続された手段；および 前記ベースユニットに関して、前記ヘッドユニットを前
    記プローブに近接して配置するための手段。
JP51819994A 1993-02-02 1994-02-02 Ｓｑｕｉｄ制御装置 Expired - Fee Related JP3359923B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/012,500 1993-02-02
US08/012,500 US5532592A (en) 1993-02-02 1993-02-02 Squid control apparatus with non-cryogenic flux-locked loop disposed in close proximity to the squid
PCT/US1994/001216 WO1994018576A2 (en) 1993-02-02 1994-02-02 Squid control apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002148803A Division JP3554556B2 (ja) 1993-02-02 2002-05-23 Ｓｑｕｉｄ制御装置

Publications (2)

Publication Number Publication Date
JPH08509546A JPH08509546A (ja) 1996-10-08
JP3359923B2 true JP3359923B2 (ja) 2002-12-24

Family

ID=21755249

Family Applications (2)

Application Number Title Priority Date Filing Date
JP51819994A Expired - Fee Related JP3359923B2 (ja) 1993-02-02 1994-02-02 Ｓｑｕｉｄ制御装置
JP2002148803A Expired - Fee Related JP3554556B2 (ja) 1993-02-02 2002-05-23 Ｓｑｕｉｄ制御装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2002148803A Expired - Fee Related JP3554556B2 (ja) 1993-02-02 2002-05-23 Ｓｑｕｉｄ制御装置

Country Status (6)

Country Link
US (1) US5532592A (ja)
EP (1) EP0682776B1 (ja)
JP (2) JP3359923B2 (ja)
AU (1) AU6132694A (ja)
DE (1) DE69417546D1 (ja)
WO (1) WO1994018576A2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211022A (ja) * 1994-12-05 1996-08-20 Hitachi Ltd 材料検査装置
US5696988A (en) * 1995-10-04 1997-12-09 Ge Fanuc Automation North America, Inc. Current/voltage configurable I/O module having two D/A converters serially coupled together such that data stream flows through the first D/A to the second D/A
DE19615254C2 (de) * 1996-04-18 1999-03-11 Diagnostikforschung Inst Gerät zur höchstempfindlichen magnetischen Detektion von Analyten
US6269262B1 (en) 1997-06-20 2001-07-31 Hitachi, Ltd. Biomagnetic field measuring apparatus
US6437563B1 (en) 1997-11-21 2002-08-20 Quantum Design, Inc. Method and apparatus for making measurements of accumulations of magnetically susceptible particles combined with analytes
US6289404B1 (en) * 1998-05-18 2001-09-11 Leviton Manufacturing Co., Inc. Apparatus for and method of placing a node in an unconfigured state
US6356078B1 (en) 2000-06-16 2002-03-12 Honeywell International Inc. Frequency multiplexed flux locked loop architecture providing an array of DC SQUIDS having both shared and unshared components
US6420868B1 (en) 2000-06-16 2002-07-16 Honeywell International Inc. Read-out electronics for DC squid magnetic measurements
US6448767B1 (en) 2000-06-16 2002-09-10 Honeywell International, Inc. Fast flux locked loop
AU2003230570A1 (en) * 2002-02-26 2003-09-09 Cardiomag Imaging, Inc. Sub-picotesla magnetic field detector
US20040189292A1 (en) * 2003-03-25 2004-09-30 Kautz David R. Mechanism for and method of biasing magnetic sensor
US6988449B2 (en) * 2003-07-15 2006-01-24 Special Devices, Inc. Dynamic baselining in current modulation-based communication
US7017494B2 (en) * 2003-07-15 2006-03-28 Special Devices, Inc. Method of identifying an unknown or unmarked slave device such as in an electronic blasting system
US7870825B2 (en) * 2003-07-15 2011-01-18 Special Devices, Incorporated Enhanced method, device, and system for identifying an unknown or unmarked slave device such as in an electronic blasting system
US7617775B2 (en) * 2003-07-15 2009-11-17 Special Devices, Inc. Multiple slave logging device
US6966262B2 (en) * 2003-07-15 2005-11-22 Special Devices, Inc. Current modulation-based communication from slave device
US7091718B1 (en) * 2004-02-27 2006-08-15 Honeywell Federal Manufacturing & Technologies, Llc System having unmodulated flux locked loop for measuring magnetic fields
JP4133934B2 (ja) * 2004-06-03 2008-08-13 独立行政法人科学技術振興機構 Ｓｑｕｉｄ用ダブルカウンタ方式によるヒステリシス特性型ディジタルｆｌｌ装置
US8013675B2 (en) * 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
JP5362713B2 (ja) 2007-06-27 2013-12-11 コミサリア ア レネルジ アトミク 磁気抵抗複合センサにおける低周波ノイズ除去の方法
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer
US9476951B2 (en) * 2011-11-14 2016-10-25 Neocera, Llc DC SQUID based RF magnetometer operating at a bandwidth of 200 MHz and higher
JP6039681B2 (ja) * 2011-11-14 2016-12-07 ネオセラ リミテッド ライアビリティ カンパニー Ｄｃｓｑｕｉｄベースのｒｆ磁気計を用いた電子デバイスにおけるオープン欠陥の位置測定のための方法およびシステム
JP2013217914A (ja) * 2012-03-12 2013-10-24 Ferrotec Corp 電流センサ、センサ素子および制御装置
JP5395929B2 (ja) * 2012-06-05 2014-01-22 カヤバ工業株式会社 電圧検出回路
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit
US10510943B1 (en) 2018-08-28 2019-12-17 International Business Machines Corporation Structure for an antenna chip for qubit annealing
US10475983B1 (en) 2018-08-28 2019-11-12 International Business Machines Corporation Antenna-based qubit annealing method
US11050009B2 (en) 2018-08-28 2021-06-29 International Business Machines Corporation Methods for annealing qubits with an antenna chip
US10615887B1 (en) * 2018-09-24 2020-04-07 Seagate Technology Llc Mitigation of noise generated by random excitation of asymmetric oscillation modes
CN110658559B (zh) * 2019-05-17 2024-04-19 吉林大学 基于极化特征点幅值比的自适应放大电磁测量系统与方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004217A (en) * 1975-10-31 1977-01-18 S.H.E. Corporation Flux locked loop
DE3247585A1 (de) * 1982-12-22 1984-06-28 Siemens AG, 1000 Berlin und 8000 München Mehrkanalige vorrichtung zur messung von verschiedenen feldquellen hervorgerufener schwacher magnetfelder
JPS6061665A (ja) * 1983-09-14 1985-04-09 Shimadzu Corp 超伝導磁力計
DE3674665D1 (de) * 1985-07-22 1990-11-08 Siemens Ag Vielkanalige vorrichtung zur messung schwacher magnetfelder.
US4793355A (en) * 1987-04-17 1988-12-27 Biomagnetic Technologies, Inc. Apparatus for process for making biomagnetic measurements
FI83266C (fi) * 1988-09-12 1991-06-10 Teknillinen Korkeakoulu Foerfarande och anordning foer lokalisering av elektroder faestade vid kroppen av en maenniska, i synnerhet huvudet.
JP2738732B2 (ja) * 1988-09-16 1998-04-08 株式会社日立製作所 劣化度予測装置および方法
EP0359864B1 (de) * 1988-09-23 1993-12-01 Siemens Aktiengesellschaft Einrichtung und Verfahren zur Messung von schwachen, orts- und zeitabhängigen Magnetfeldern
EP0401420A1 (de) * 1989-06-05 1990-12-12 Siemens Aktiengesellschaft HF-Abschirmvorrichtung in einem Dewar-Gefäss für eine supraleitende Magnetometer-Einrichtung
JP2807518B2 (ja) * 1989-12-26 1998-10-08 富士通株式会社 超伝導装置
JP2761067B2 (ja) * 1989-12-26 1998-06-04 富士通株式会社 超伝導装置
US5355085A (en) * 1990-03-20 1994-10-11 Fujitsu, Ltd. Multichannel SQUID flux meter having multiplexed SQUID flux sensors
JPH0816692B2 (ja) * 1990-09-30 1996-02-21 ダイキン工業株式会社 磁束ロック方法およびその装置
JP2662903B2 (ja) * 1991-02-22 1997-10-15 セイコーインスツルメンツ株式会社 高感度磁場検出装置
US5220921A (en) * 1991-10-25 1993-06-22 Biomagnetic Technologies, Inc. Nonmagnetic tactile stimulator and biomagnetometer utilizing the stimulator

Also Published As

Publication number Publication date
JP3554556B2 (ja) 2004-08-18
EP0682776A1 (en) 1995-11-22
WO1994018576A2 (en) 1994-08-18
WO1994018576A3 (en) 1994-12-22
US5532592A (en) 1996-07-02
JPH08509546A (ja) 1996-10-08
JP2003057324A (ja) 2003-02-26
DE69417546D1 (de) 1999-05-06
AU6132694A (en) 1994-08-29
EP0682776B1 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
JP3359923B2 (ja) Ｓｑｕｉｄ制御装置
Drung The PTB 83-SQUID system for biomagnetic applications in a clinic
US4591787A (en) Multi-channel device with SQUIDS and superconducting gradiometers for the measurement of weak magnetic fields produced by various field sources
US6615148B2 (en) Streaming distributed test and measurement instrument
US4749946A (en) Device for the multi-channel measurement of weak variable magnetic fields with squids and superconducting gradiometers arranged on a common substrate
Knuutila et al. Large‐area low‐noise seven‐channel dc SQUID magnetometer for brain research
Vrba et al. Whole cortex, 64 channel SQUID biomagnetometer system
WO2010123183A1 (ko) 다채널 squid신호의 데이터 획득 시스템
US5355085A (en) Multichannel SQUID flux meter having multiplexed SQUID flux sensors
JPS61250576A (ja) 弱磁場測定装置
Goodman et al. Superconducting instrument systems
JPH01147387A (ja) 微弱磁界のマルチ−チャネル測定装置及びその製造方法
US4004217A (en) Flux locked loop
JPS6030898B2 (ja) ロジツク・アナライザの入力装置
US5668472A (en) Multichannel flux measuring apparatus having function for compensating interference due to crosstalk
US5453691A (en) Miniaturized squid module having an intermediate super conducting support for connecting squid input terminals to gradiometer wires
JP2653916B2 (ja) マルチチャンネルｓｑｕｉｄ磁束計
JP3039502B2 (ja) 超伝導高周波クロック動作評価回路
Zimmermann et al. HTS-SQUID magnetometer with digital feedback control for NDE applications
Matlashov et al. Sequential read-out architecture for multi-channel SQUID systems
Bechstein et al. Highly scalable readout electronics for large multi-channel dc-SQUID systems
JP2929172B2 (ja) マルチチャンネルｓｑｕｉｄ磁束計
Richter et al. Dc-SQUID Readout with High Dynamic Range and Intrinsic MHz Frequency-Division Multiplexing Capability
Vrba et al. Digital SQUID Electronincs in Geophyical Applications
FI68129B (fi) Foerfarande foer tiddelad kanalisering av flera rf-squid detektorer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees