JP2003057324A

JP2003057324A - Ｓｑｕｉｄ制御装置

Info

Publication number: JP2003057324A
Application number: JP2002148803A
Authority: JP
Inventors: Mark S Colclough; エス．コルクロウ，マーク
Original assignee: Conductus Inc
Current assignee: Conductus Inc
Priority date: 1993-02-02
Filing date: 2002-05-23
Publication date: 2003-02-26
Anticipated expiration: 2019-08-18
Also published as: JPH08509546A; JP3554556B2; EP0682776B1; WO1994018576A2; WO1994018576A3; JP3359923B2; DE69417546D1; EP0682776A1; AU6132694A; US5532592A

Abstract

(57)【要約】（修正有）【課題】多重SQUIDプローブを制御するためのSQUID制御
システム。【解決手段】各SQUIDプローブに対応する複数のヘッド
ユニット104を備え、各ヘッドユニットは、それぞれの
変調周波で動作する非極低温変調磁束ルー・フィードバ
ク回路を含んでいる。この装置は、ヘッドユニットの全
てに結合されたベースユニット112を含んでおり、ベー
スユニットは、多重ヘッドユニットを制御するために制
御信号を供給する。デイジー・チェイン配置等の使用に
よって、変調磁束ロックループ・フィードバック回路の
全ての変調周波数を同期させるための手段も設けられて
いる。ヘッドユニットは、復調器の局部発振入力を用意
するため、変調周波数発振信号の位相をシフトするため
に結合された移相器を含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】この発明は、複数のSQUIDを制御する装
置に関するものであり、特に、並列的な(multiple)複数
のSQUIDを統合して制御する装置に関するものである。

【０００２】

【関連する技術の説明】超伝導量子干渉デバイス(SQUI
D)は、少なくとも１カ所がジョセフソン接合によって切
断された超伝導ループによって構成されている。SQUID
が１つの接合のみを有する場合には、発振電流によって
バイアスされなければならないRF SQUIDとして知られて
いる。SQUIDが２以上の接合を有する場合には、DC電流
によってバイアス可能なDC SQUIDとして知られている。
この発明は、主として、複数のDCSQUIDの制御に関する
ものであるが、ある側面においては、複数のRF SQUIDの
制御システムにも用いることができる。

【０００３】DC SQUIDは、超伝導ループに引加される全
磁束の作用によって変化する、接合部を横切る出力電圧
を提供するものであるから、本質的に、磁束−電圧コン
バータである。出力電圧は、印加された磁束中におい
て、１つの磁束量子Φ_０の周期に関して周期的である。
したがって、静的な電圧出力レベルにセットするため、
SQUIDに固定的なDC磁束を印加することにより、SQUID中
に生成される単一磁束量子と同じような磁界は、SQUID
の出力電圧の静的な値からの偏差を計測することによっ
て検出することができる。

【０００４】複数のSQUIDおよびその制御システムにつ
いては、クラーク(Clarke)、「複数SQUIDの原理および
応用(Principiles and Applications of SQUIDs)」、IE
EE会報、第７７巻、第８号、１２０８〜１２２３頁（１
９８９年）を参照して具体化する。ここに述べられてい
るように、ほとんどのSQUIDの読み出し方法は、磁束ロ
ックループ(flux-locked loop(FLL))回路を使用するこ
とを含んでいる。外部からの印加磁界によって、SQUID
の電圧出力が静的な値（通常は０）から変動すると、こ
の回路は、SQUIDに近接するフィードバックコイルに印
加されるフィードバック電流を生成する。フィードバッ
クコイルによる磁束が外部印加磁束を補償して、外部印
加磁束を打ち消しSQUIDに印加される磁束を全体として
０に戻すようなフィードバック電流を、この回路は供給
する。したがって、SQUIDの電圧出力は、静的な値に保
持される。そして、外部印加磁束の大きさを示すアナロ
グ出力信号を得るために、外部印加磁束を打ち消すため
に必要なフィードバック電流のレベルが、測定される。

【０００５】この技術は、単一の磁束量子より著しく小
さい外部印加磁界レベルの検出を可能とするだけでな
く、電圧／磁束カーブ上の所定の動作点にSQUIDを連続
的に駆動するので、当該カーブの周期的な性質(periodi
c nature)によって制限されるものではない。FLLフィー
ドバック回路が必要な補償電流を供給し、かつ、FLLフ
ィードバック回路がカーブのある期間から次に飛ぶのを
防ぐに十分なほど早く応答すれば、ほとんどの瞬間の外
部印加磁束レベルΦ_０が測定可能である。また、FLL技
術は、外部印加磁束に対して直線的に変化するアナログ
出力信号も提供する。

【０００６】実用上、FLLは、SQUIDの電圧出力の静的な
値からの偏差を積分する積分器を含んでいることもあ
る。FLL回路に固有のDCドリフト問題は、フィードバッ
ク電流を約１００kHz〜５００kHzの高周波によって変調
し、SQUIDの電圧出力を同じ周波数で復調することによ
って改善することができる。SQUIDの動作点が電圧／磁
束カーブの最小または最大にセットされており、±Φ_０
／４によってSQUIDに供給され、フィードバック磁束を
発振するに十分な振幅を持つ方形波によってフィードバ
ック電流が変調されている場合、SQUIDの電圧出力は、
動作点の左側に電圧／磁束カーブの上の方への途中の点
と、動作点の右側に電圧／磁束カーブの上の方への途中
の点との間を交互する。両電圧は等しく、SQUID出力電
圧の交流成分はゼロである。そのような状態のSQUID
は、平均交流電圧が０の静的レベルを示すものとして示
す。外部磁束が印加されると、動作点は、もはや電圧／
磁束カーブの最大または最小ではなくなる。したがっ
て、SQUIDの電圧出力は、動作点の左と右の間の点を交
互し、もはやその電圧は等しくなくなり、平均交流電圧
は０の静的な値に対して上または下に変動する。FLLフ
ィードバック回路は、外部印加磁界に対して補償を行う
ことができ、これによって所望のアナログ出力信号を生
成することができる。変調電流は、フィードバックコイ
ルに生成されるフィードバック電流に加えられてもよ
く、SQUIDの近傍に位置する別個の変調コイルと分離し
て供給されるようにしてもよい。復調は、一般的な同調
復調器またはロックイン検出器(lock-in detector)を用
いて行なわれる。

【０００７】ここで用いている「FLL回路」は、電流フ
ィードバック経路およびフィードバックコイルととも
に、SQUIDそのもの、SQUIDに結合されたオプショナルな
プリアンプ、オプショナルなロックイン検出器およびオ
プショナルな積分器を含むものとして考慮する。「FLLL
フィードバック回路」は、プリアンプ、ロックイン検出
器、積分器およびフィードバックコイルから戻る電流経
路を含むものとして考慮し、フィードバックコイルその
ものやSQUIDを含まないものとして考慮する。FLL回路ま
たはFLLフィードバック回路は、上記の変調および復調
技術を用いる場合には、変調FLL回路または変調FLLフィ
ードバック回路として考慮する。

【０００８】一般的なシステムにおいて、SQUIDおよび
種々のコイルが、極低温で維持できるようにされたSQUI
Dプローブ上に設けられている。FLLフィードバック回路
は、通常、室温にて動作し、プローブケーブルによって
プローブに結合される。超伝導現象による効果を得るの
であれば、ここで用いられているように、回路は「極低
温」にて動作する。同様に、超伝導現象を用いないので
あれば、回路は「室温」にて動作する。厳密に外部環境
の周囲温度にある回路を「室温」回路とすべきであると
は、意図していない。SQUIDの電圧出力は、オプショナ
ルな直流ブロックコンデンサおよび／または共振回路と
同じように、１以上のインピーダンス・マッチングトラ
ンスを介して、FLLフィードバック回路の入力に結合さ
れてもよい。異なる設計としては、これら結合要素の異
なるものが、プローブ上に配置されて極低温に保持され
るか、または、FLLフィードバック回路とともに配置さ
れて室温に保持される。

【０００９】応用物理システム「DC SQUID システムモ
デル581」マウンテンビュー、カルフォルニア：１９９
０年（Applied Physics Systems,"Model 581 DC SQUIDS
QUID System"(Mountain View,California: 1990)）にお
いて、DC SQUIDセンサ、極低温プローブ（これは、DC S
QUIDセンサとともに、ここで用いる用語としての「SQUI
Dプローブ」を構成する）、SQUID処理電子回路および制
御／表示コンソールを有するSQUIDシステムが述べられ
ている。極低温プローブは冷却器に挿入するためのロッ
ドを備えており、SQUIDセンサはチューブの挿入端に取
り付けられている。RFIフィルタを含む金属筐体(brass
denclosure)およびコネクタが、チューブの非挿入端に
取り付けられている。SQUID処理電子回路部は、SQUID閉
ループ電子回路の全てを含んで、高度にシールドされフ
ィルタされた筐体にある。この回路は、短いシールドケ
ーブルを介して、SQUIDプローブの一端においてコネク
タと結合されている。SQUID処理回路部は、冷却器の上
に簡単に装着するには大きすぎ、当然、冷却器の上に、
２個もしくは３個以上設けるにも大きすぎる。

【００１０】１つのSQUIDを冷却器に挿入すべき場合に
は、応用物理システム(APS)SQUIDが適している。しかし
ながら、同時に動作するSQUIDを必要とするSQUIDの応用
が開発されている。たとえば、脳波によって生成される
磁束信号を検出するために用いるSQUIDシステムは、他
のものから2.54cm以内に配置された複数のSQUIDセンサ
を必要とする。これらの形式の応用において、APS技術
は、少なくとも２つの理由によって適切でない。第一
に、各チャネルにおいて、別個のSQUIDプローブ、別個
の処理電子回路および別個の制御／表示コンソールを含
む完全な構成要素が独自に必要とされる。コンソールの
出力は、単一コンピュータのデータ取得モジュールに接
続されてもよいが、複数のSQUIDの動作を制御すること
を想定したコンピュータに対する準備はされていない；
各コンソールは手動によって調整されるべきものとなっ
ている。

【００１１】第二に、構成要素が多いことに加えて、AP
Sシステムは、種々のチャネルの変調周波数の同期を想
定した用意をしていない。SQUIDは他のものと近接して
配置されるので、あるSQUIDに対して印加したフィード
バック磁束は、他のSQUIDにおいても同様に検出され
る。複数のSQUID間での変調周波数の違いは、種々のSQU
IDからの読取において、好ましくないビートの原因とな
る。

【００１２】量子デザイン社によるカタログ、「DC SQU
IDセンサ、電子回路およびシステム」（Quantum Desig
n,"DC SQUID Sensors, Electronics ans Systems"）
（１９９０年）においては、特に複数チャネル使用を意
図したシステムが述べられている。システムは、１つの
「マスターボード」(masterboard)および各チャネルの
ための独立した「マルチカード」を備えている。各チャ
ネルの入／出力構成は、冷却器に挿入するためのフレキ
シブルなSQUIDプローブ／センサ、プローブを室温電子
回路に結合するフレキシブルケーブル、スモールバック
シェル型（small back shell-style）のマイクロ・プリ
アンプ（micropreamp）、マイクロコンピュータを対応
するマルチカードに結合するための１０ｍまでの高度に
シールドされたケーブルを含んでいる。マイクロ・プリ
アンプは、RFシールドおよびフィルタ、DC SQUIDプロー
ブを有しており、ケーブルは耐RF（RF immunity）およ
び磁気シールドされている。マイクロ・プリアンプは、
内部もしくは外部フィードバックとともに動作し、SQUI
Dプローブはどちらのタイプの応用においても配され
る。

【００１３】量子デザイン（QD）システムは、各チャネ
ルのための分離した磁束ロックループ構成を提供する
が、FLLフィードバック回路の主要部分は、SQUIDから１
０ｍを限度として離されたマルチカード中に配置され
る。特に、SQUIDの電圧出力は、マイクロ・プリアンプ
によってある程度まで増幅され、高度にシールドされた
ケーブルを介して、別々にマルチカードに伝送される。
マルチカードは、ロックイン検出器、積分器およびフィ
ードバック電流経路を有している。RF変調周波数は、マ
ルチカード上のフィードバック電流経路（または、分離
された変調電流リード）に印加され、ケーブルを介して
SQUIDプローブに伝送される。同様に、マイクロ・プリ
アンプの信号出力にはまだRF変調周波数が含まれてお
り、これはマルチカード上のロックイン検出器に信号が
到達するまで取り除かれない。ケーブルを介してのRF信
号の伝送は、SQUIDプローブと制御器との間のケーブル
の最大長に制限され、ケーブルが高度にシールドされて
いることおよび信号が個別に伝送されることという要求
を強くする。

【００１４】加えて、QDシステム中の各マルチカード
は、SQUIDバイアス電流、非対称電流、直流オフセット
電流等を制御するためのD/Aコンバータ等のチャネルに
特定の種々のデジタル回路も有している。これらは、FL
Lのゲイン、アンチ−アリアシング・フィルタ（anti-al
iasing filter）の選択等の調整を制御するためのデジ
タル制御のアナログスイッチも有している。よって、こ
れら回路のスイッチングによるノイズは、磁束ロックル
ープの動作に悪影響を与える。さらに、マルチプレク
サ、A/Dコンバータ、FIFOおよびマイクロプロセッサ等
のデジタル回路を有するマスターボードは、全てのマル
チカードと同様に同じSQUID制御ボックス中に配置され
ている。これら構成要素からのノイズも、また同じよう
に磁束ロックループの動作に影響を与える。QDシステム
は、これらの影響を最小にするために、広範囲にわたる
内部シールドを必要とし、ハードウエア結合に起因して
このシールドが不完全であれば、それはFLLを制御する
ため入り込まねばならない。

【００１５】QDシステムの制御ユニットは、前面パネル
またはRS232CやGPIBを介して制御器に結合された外部コ
ンピュータのいずれからも制御できるようになってい
る。プローブから読み出した出力信号は、制御器の前面
パネル上に表示され、および／または、外部コンピュー
タに伝送される。QDシステム中のSQUID制御器を制御す
るための命令は、Quantum Design Inc.の「モデル5000
DC SQUID 制御器操作マニュアル」（１９９１年）と名
付けられた出版物に詳しい。

【００１６】フジマキ「Josephson Integrated Circuit
s III --１チップSQUID磁力メータ（magnetomete
r）」、富士通科学技術ジャーナル、第２７巻第１号
（１９９１年）、５９頁〜８３頁においては、各SQUID
チャネルが、SQUIDと同じ極低温チップ上のジョセフソ
ン・デジタル回路を用いて構築されるデジタル・フィー
ドバックループを有している多重SQUIDシステムが述べ
られている。しかしながら、この技術を用いるシステム
を実用化するためにはその前に、無視できないほど重要
な研究が必要である。

【００１７】SQUIDを制御するさらに他の技術は、減衰
発振器（relaxation oscillator）中にSQUIDを有してい
る。しかしながら、複数のSQUIDは異なる周波数で動作
するので、この技術は、近接した複数のSQUIDを多重に
制御するためには有用でない。

【００１８】よって、この発明は、上記問題の全てまた
は一部を改善したSQUID制御システムを提供することを
目的とする。

【００１９】

【発明の概要】この発明を、以下の図面を参照して、そ
の実施例に関して説明しする。

【００２０】この発明による多重SQUIDプローブを制御
するためのSQUID制御装置は、概略、それぞれSQUIDプロ
ーブに対応する複数のヘッドユニットを有しており、各
ヘッドユニットは、それぞれの変調周波数で動作する、
極低温でない変調された磁束ロックループ・フィードバ
ック回路を有している。この装置は、ヘッドユニットの
全てと結合されたベースユニットも有しており、ベース
ユニットは、多重ヘッドユニットを制御するための信号
を供給する。デイジー・チェイン・トポロジー（daisy
chain topology）を使用することなどにより、全ての変
調磁束ロックループ・フィードバック回路の変調周波数
を同期するための手段も設けられている。ヘッドユニッ
トは、復調器の局部発振入力（local oscillator inpu
t）に供給するための変調周波数発振信号を移相するた
めに結合され、所望量基本周波数成分を移相するための
移相器も有しており、移相器は、基本周波数成分を除い
た周波数成分の全てを減少させるため、発振信号をフィ
ルタリングするための移相フィルタを有していてもよ
く、フィルタされ移相された信号を方形波にするための
整形手段を有していてもよい。

【００２１】

【詳細な説明】図１に、この発明によるSQUIDシステム
のための全体的配置を示す。このシステムは、複数のチ
ャネルを有しており、各チャネルはプローブ102a,102b
または102n（まとめて102）およびヘッドユニット104a,
104bまたは104n（まつめて104）を有している。プロー
ブ102は、冷却器への挿入に適合するようにされてお
り、たとえば、ヘッドユニット104とともに冷却器の上
に搭載される。搭載メカニズムは、接着、ボルトおよび
ナット、電気的コネクタの機械的支持、またはその他の
技術により可能である。それぞれのケーブル106a,106b
および106n（まとめて106）は、プローブ102をそれぞれ
のヘッドユニット104に、フレキシブルに、剛性チュー
ブの中空部を介して、結合するものである。APSおよびQ
Dシステムとともに、ケーブル106はシールドされ、差動
ペア（differential pair）を介して、プローブとヘッ
ド間に信号を運ぶ。ヘッドユニット104と冷却器の極低
温領域との間の熱伝導を最小にするため、適切な処置が
用いられている。

【００２２】ヘッドユニット104は、室温にて動作す
る。これらは、全て、それぞれのケーブル110a,110bお
よび110n（まとめて110）を含むケーブル網を介して、
共通のインターフェイス・ユニット108に結合されてい
る。後に見られるように、これらのケーブル110は高度
にシールドする必要がなく、ほとんど任意の長さが許さ
れる。さらに、ケーブル110は光ファイバーを有してい
てもよい。インターフェイス・ユニット108は、RS232リ
ンク114を介して、パーソナルコンピュータ等のコンピ
ュータにも接続されている。他の実施例においては、後
者の接続は、GPIB等の異なるプロトコルに従うものであ
ってもよい。

【００２３】より詳細に以下に述べるように、種々のチ
ャネルの変調周波数は、１つのヘッドユニット104aがマ
スターとして動作するRF発振器を提供することによって
同期がとられる。残りのヘッドユニット104bおよび104n
のそれぞれは、直前のヘッドユニットのスレーブとして
動作し、直後のヘッドユニットのマスターとして動作す
る。よって、ケーブル網は、ヘッドユニット104aのマス
ター出力をヘッドユニット104bのスレーブ入力に結合す
るケーブル116a、およびヘッドユニット104bのマスター
出力をヘッドユニット104nのスレーブ入力に結合するケ
ーブル116bを有している。他の実施例においては、図１
に示すデイジーチェイン配置に代えて、マスターのヘッ
ドユニットがスレーブのヘッドユニットの全てを直接制
御してもよい。その他の配置も可能であり、その一部を
後述する。全てのチャネルの変調周波数を同期させるこ
とにより、ビートを防止することができる。

【００２４】全てのチャネルの変調周波数が同一である
場合だけでなく、異なるチャネルの変調周波数が他のチ
ャネルに対して倍数になっている場合においてもビート
を防止することができる。また、異なるチャネルの変調
周波数が、すべて共通周波数の倍数になっている場合、
共通周波数が容易にフィルタリングできるほど十分に高
い限りにおいて、ビートを防止することができる。ここ
で用いているように、「同期」とはこれら全てのバリエ
ーションを含むものとして意図している。

【００２５】図２は、図１のSQUIDプローブ102の一つを
模式的に示したものである。発明に用いるため選択した
SQUIDプローブの特定の構造は、発明自身の一部を構成
するものではなく、発明を実施するSQUID制御システム
の構成要素は、選択したSQUIDプローブの型に適合した
ものである。しかしながら、ここで述べた特定の実施例
は、YBCO等の高温超伝導材料によって形成されたSQUID
プローブの使用に特に適している。このようなSQUIDの
例は、Wellstood, et. al. "Integrated dc SQUIDmagne
tometeo with a High Slew Rate", Rev. Sci. Instru
m., 第５５巻第６号９５２〜５７頁（１９８４年）に詳
しい。

【００２６】図２に示すように、プローブは、２つのジ
ョセフソン接合204を持つSQUID 202を有している。入力
バイアス電流は、差動リード207,208（それぞれ、Iバイ
アス+およびIバイアス-）を介してSQUIDに与えられ、SQ
UIDからの電圧出力は差動リード210,212（それぞれ、信
号+および信号-）を介して供給される。フィードバック
+およびフィードバック-ライン216および218を介して異
なって駆動されるフィードバックコイル214が含まれて
おり、この実施例では、分離した変調コイル220を有し
ており、差動変調+および変調-リード222,224を介して
駆動される。また、プローブの上に小型ヒーター217が
設けられ、ヒーターライン219から接地／シールドライ
ン221によって駆動される。図２のSQUIDプローブの動作
は、一般的であり、典型的なDC SQUIDプローブに関して
上記で述べたものと同様である。

【００２７】図３は、図１の１つのヘッドユニット104
のブロック図である。一方側は、プローブユニット102
の１つに結合するためのプローブコネクタ（図示せず）
によってっており、反対側は、ケーブル110の１つを介
してインターフェイス・ユニット108に結合するための
インターフェイス・ユニット・コネクタ（図示せず）に
よって終っている。ケーブル110の１つに結合されるコ
ネクタは、たとえば、ペンシルバニア、エリーのスペク
トラム・コントロール会社（Spectrum Control, In
c.,）製造のモデル56-711-015等のローパス・フィルタ
を用いることができる。ヘッドユニット102は、冷却器
の上に複数個を合わせて搭載できるように、十分コンパ
クトである。

【００２８】図３を参照すると、磁束ロック・フィード
バック回路は、プリアンプ302、ロックイン検出器304、
積分器306、差動ドライバ308および選択抵抗310を介し
て通る差動電流フィードバック経路を備えている。特
に、ライン210,212に現れるSQUIDプローブの差動電圧出
力は、トランス312の１次コイルの反対端に結合されて
いる。トランス312の２次側は接地された一端を有して
おり、他端はAC結合プリアンプ302の入力に結合されて
いる。プリアンプ302は一般的なものであり、マイクロ
ボルトのオーダーの信号をボルトのオーダーの信号に信
号強度を増幅する点を除いて、ここでは詳しく説明しな
い。

【００２９】プリアンプ302の出力は、ロックイン検出
器304の信号入力に結合されている。ロックイン検出器3
04は、ニューヨーク、ブルックリンのミニサーキット社
（Minicircuits Inc.,）製造のSRA-8ユニット等のダブ
ル・バランス・ミキサーを用いて実現できる。ロックイ
ン検出器304の出力は、後に詳述する積分器306の信号入
力に、信号流経路402によって、接続されている。積分
器306は、２つのリセット入力RST1およびRST2を有して
おり、これら双方の能動状態はフィードバック・コンデ
ンサを短絡する。

【００３０】積分器306の出力は、手動ゲイン制御ポテ
ンショメーター（図示せず）を有する差動ドライバ308
の入力に、信号流経路422によって、接続されている。
ドライバ308の差動出力は、選択抵抗回路310の一端に接
続されている。選択抵抗310の差動出力は、SQUIDプロー
ブのフィードバックコイルに結合するための差動フィー
ドバックライン216,218に、一対の導体502,508によって
接続されている。ヘッドユニット104は、それぞれのケ
ーブル110を介してインターフェイス・ユニット108か
ら、導体314に印加されるレンジ制御信号を受け取る。
レンジ信号は、４つのフィードバック抵抗値の１つを選
択するため、選択抵抗310の抵抗選択（RSEL）入力に結
合された２ビットの２進数値を伝達する。同じレンジ信
号もまた、４つの積分フィードバック・コンデンサの適
切な１つを選択することにより、固定積分時定数を維持
する積分器306のコンデンサ選択（CAPSEL）入力に、導
体314によって供給される。

【００３１】ヘッドユニット104の各々は、特定のヘッ
ドユニットがマスターまたはスレーブとして動作するか
否かによって、動作又は非動作を切り換えられる内部方
形波発振器316を有している。したがって、発振器316へ
の電源接続は、単一極ダブル投入（single-pole,double
-throw）のスイッチ318の共通接点に接続され、１つの
極は電源に接続され、他の極は接地または開放される。
ヘッドユニット104がマスターとして動作する場合、ス
イッチ318は、電源を発振器316に切り換える。

【００３２】発振器316の出力は他の単一極ダブル投入
スイッチ320の一方の極に接続され、その他方の極はバ
ッファ322の入力に接続される。ヘッドユニット104は、
バッファ322の入力に接続されたスレーブ入力リード（O
SC SLAVE IN）324を有している。

【００３３】スイッチ320の共通接点は、その出力にマ
スター出力リード（OSC MASTER OUT）328の設けられた
他のバッファ326の入力に、信号流経路602によって接続
されている。ヘッドユニット104がマスターである場
合、スイッチ320は発振器316の出力に切り換えられ、ヘ
ッドユニットがスレーブである場合、バッファ322の出
力に切り換えられる。

【００３４】スイッチ320の共通接点は、他端が接地さ
れた可変抵抗330の一端にも接続されている。可変抵抗3
30のタップは、その差動電流出力がSQUIDプローブの変
調コイル220のために用意された変調電流ライン222,224
をドライブする差動ドライバ332の入力にＡＣ結合され
ている。ジャンパ334と336は、分離したフィードバック
または入力コイルを介するよりも、変調コイルを介して
SQUIDにフィードバックを行う場合に用いるために、差
動変調ライン222,224上のフィードバック電流を結合す
るために設けられている。

【００３５】差動電流ドライバ332の入力は、インダク
タ338、バイパス・コンデンサ340および直列抵抗341を
介して、DCオフセット入力ライン342にDC結合されてい
る。DCオフセット入力ライン（DC OFFSET）342は、後述
の様に、それぞれのケーブル110を介して、インターフ
ェイス・ユニット108により駆動される。

【００３６】スイッチ320の共通接点は、変調ライン222
に提供されているのに加えて、信号流経路602、移相器3
44および信号流経路628を介して、ロックイン検出器304
の局部発振入力にも結合されている。移相器344は、SQU
IDプローブとヘッドユニットとの間で、SQUID電圧信号
がロックイン検出器304の信号入力に戻る前に生じる位
相のずれを補償するために挿入されている。位相器344
の特別に有利な構成は、図６を参照して以下に述べる。

【００３７】積分器306の出力は、差動電流ドライバ308
の入力に供給されているのに加えて、抵抗346を介して
フォロワ（follower）348にも結合されている。フォロ
ワ348の出力は、リード350を通して、インターフェイス
・ユニット108に接続するために設けられたANALOUT信号
を形成する。ANALOUT信号は、フィードバック電流のレ
ベルに比例するので、ヘッドユニット104の磁束ロック
ループのアナログ出力信号を形成する。磁束ロックルー
プのアナログ出力を読み出すその他の（好ましい）方法
は、選択抵抗310の一方の反対端を、インスツルメンテ
ーション（instrumentation）アンプ（図示せず）の対
応する反転および非反転入力に接続し、インスツルメン
テーション・アンプの出力を、346のような抵抗を介し
て、フォロワ348の入力に供給することである。この方
法においては、選択抵抗310の一方を介してフィードバ
ック電流が生じる電圧降下が直接測定される。

【００３８】積分器306のRST1入力は、対応するケーブ
ル110を介して、インターフェイスユニット108からのリ
セット信号（RESET）を受け取るために結合されたリセ
ットライン352に接続されている。このリセットライン3
52は、閉状態において抵抗358を介してロックイン検出
器304をフォロワ348の入力に結合するアナログスイッチ
356の制御入力に、遅延器354を介して、結合されてい
る。よって、リセットライン352の上に短いパルスを印
加することにより、インターフェイス・ユニット108
は、積分器306を遠隔的にリセットすることができる。
リセット信号が長い期間保たれている場合には、積分器
306がリセット状態に保たれるだけでなく、ロックイン
検出器304の出力が、積分器306の電圧出力に代えて、AN
ALOUTライン350に結合される。これは、インターフェイ
スユニット108がロックイン検出器304を直接観察するこ
とを可能にするテストモードである。加えて、それぞれ
のケーブル110を介しての直接観察のために、ACプリア
ンプ302の出力は、AMPOUTライン360を介して、インター
フェイス・ユニット108に接続されている。他の実施例
では、ケーブル110中にこのRF信号が含まれるのを防ぐ
ため、AMPOUT信号が個別に観察装置に接続され、完全に
否定する場合もある。

【００３９】積分器306の出力は、積分器306の電圧出力
が高しきい値を越え、低しきい値を下回った場合に、積
分器306のRST2入力に対してリセット信号を与える自動
リセット制御回路362によってもモニタされる。同時
に、自動リセット制御回路362は、COUNTライン364およ
びそれぞれのケーブル110を介して、インターフェイス
・ユニット108にパルスを送る。インターフェイス・ユ
ニット108は、COUNTライン364の信号を観測することに
より、自動リセット制御回路362によって能動的にされ
たリセットの数の経過を保持する。自動リセット制御回
路362は、積分器306を飽和しないように保持することに
より、FLLのダイナミック・レンジを増加させる。異な
る実施例においては、自動リセット制御回路362を無く
し、ANALOUTライン350のモニタに対応してRESETライン3
52に適切なリセットパルスを供給するインターフェイス
・ユニット108を持つことによって同じ結果を得ること
ができる。

【００４０】ヘッドユニット104は、インターフェイス
・ユニット108からVバイアス・ライン366を介して、SQU
ID 202のために好ましいバイアス電流レベルを示す電圧
信号を受信する。Vバイアス信号は、その出力がＩバイ
アス+およびIバイアス-ライン207をドライブするために
接続されている差動電流ドライバ368の入力に接続され
る。同様に、ヘッドユニット104も、インターフェイス
・ユニット108からライン370を介して、SQUID 202近傍
のヒーター216をオンにすべきか否かを示すヒーター入
力信号を受け取る。ヒーター入力信号は、SQUIDプロー
ブ102のために、ローパス・フィルタ372を介して、ヒー
ターライン219に結合されている。

【００４１】Iバイアス+ライン207は、他端がＩバイア
ス-ライン208に接続された可変抵抗374の一端に接続さ
れている。可変抵抗374のタップは、直列抵抗376を介し
て、インダクタ338、抵抗341およびコンデンサ340の接
続点に結合されている。この接続は、SQUIDのバイアス
電流を繰り返し反転することを含み、動作点を電圧／磁
束カーブの最小または最大に維持するため、SQUID同期
のDCバイアス磁束を調整する、追加の既知の低周波ノイ
ズ除去手法を実現可能とする。この手法を用いるため、
インターフェイス・ユニット108において動作するソフ
トウエアは、たとえば、１〜５kHzの周波数にてVバイア
ス信号を繰り返し反転することだけが必要である。可変
抵抗374のタップ位置は、バイアス電流が反転するよ
う、適切な動作点の移動を得るために調整されている。

【００４２】図４は、積分器306の基本構成を示す。入
力ライン402は、直列抵抗404を介して、非反転入力が接
地された入力オペアンプ406の反転入力に結合されてい
る。アンプ406の出力は、４つの並列経路を介し、４つ
の異なる値のコンデンサ408,410,412,414をとおって、
単極４投入アナログスイッチ（four-throw analog swit
ch）416のそれぞれの極に接続されている。アナログス
イッチ416の共通接点は、アンプ406の反転入力に戻って
接続されており、アナログスイッチ416のCAPSEL入力は
ライン314の２ビットレンジ信号を受信するよう接続さ
れている。オペアンプ406の出力も、その制御入力がRST
1とRST2信号をそれぞれ受けるよう接続された２並列単
極単投入スイッチ418,420を介して、非反転入力に戻っ
て接続されている。これらの信号の何れかが能動的にな
ると、それぞれのスイッチ418または420が閉じ、フィー
ドバック・コンデンサ408,410,412,414の何れか現在用
いているものをショートする。オペアンプ406の出力
は、積分器306の出力422を形成する。

【００４３】図５は、選択抵抗310（図３）の主要な構
成要素を示している。ドライバー308の非反転出力502
は、４つの並列抵抗504を介して、その選択入力ポート
がライン314の２ビットレンジ信号を受けるために結合
された、単極４投入スイッチのそれぞれの極に結合され
ている。反転出力508も同様に、４つの並列抵抗510を介
して、単極４投入スイッチ512のそれぞれの極に結合さ
れている。スイッチ512の選択入力ポートは、ライン314
の２ビットレンジ制御信号を受信するために結合されて
いる。スイッチ506および512の共通接点は、選択抵抗31
0の差動出力ライン216,218を形成する。

【００４４】前述のように、局部発振入力としてロック
イン検出器304（図３）に与えられる前に、変調ライン2
22と224に供給される発振信号の位相をシフトすること
が好ましい。正弦波に対する位相シフトはよく知られて
おり、その一つが、Horowitz,"The Art of Electronic
s"第２版（ケンブリッジ大学出版：１９９０年）７７〜
７８頁に述べられている。正弦波でない信号の位相をシ
フトすることも好ましいが、これはシフトされるべき信
号が矩形波である図３の回路の場合である。正弦波でな
い信号は、一般的な位相シフト回路を適用すれば、異な
る量のシフトとなって、ゆがんだ出力を生成するよう
な、異なる周波数におけるフーリエ成分を含んでいる。
また、一般的な移相器は、大きなレンジにわたって連続
的に調整されるべき移相シフトが可能ではない。

【００４５】EG&G Brookdeal Electronics, Princeton
Applied Reaearch, "Model 128A Lock-In Amplifier -
Operating and Service Manual"（Princeton, New Jers
ey:１９７１年）VIIー７頁においては、どのような周波
数でも、広い範囲にわたって位相シフト信号を得ること
を意図した移相回路が記述されている。しかしながら、
その回路は極めて複雑である。

【００４６】したがって、移相器344（図３）は本発明
の原理にしたがって構成されており、入力信号（発振器
316からの、またはバッファ322からの）は、基本周波数
等の所望の周波数成分を除く全ての周波数成分を減少ま
たは圧縮するためにフィルタリングされ、中間信号を生
成するために所望量の位相シフトがなされる。その後、
この中間信号は、中間信号に対応して所望の形状を有す
る出力信号を生成するため、整形される。特に図３にお
いて、移相器344に対する入力信号と出力信号の所望の
形状はともに、方形波である。よって、移相器344は、
直列抵抗および比較器に続く同調回路（tuned circui
t）を有している。同調回路は、入力方形波の基本周波
数よりもわずかに上または下の調整可能な周波数に同調
し、これにより、抵抗および同調回路は、それぞれ所望
の正または負の量で選択信号の位相をシフトする。特
に、同調回路を選択信号周波数の上に同調すると遅れを
生じ、同調回路を選択信号周波数の下に同調すると進み
を生じる。比較器を含む移相器344は、中間信号に応じ
て方形波を生成する。

【００４７】図６は、本発明の原理による移相回路の実
施例を示すものである。入力ライン602は、直列抵抗604
を介して、ノード606と接地間に結合される同調回路630
のトップを形成するノード606に結合されている。同調
回路630は、ノード606と接地との間に結合されたコンデ
ンサ608、およびコンデンサ608に並列に結合された可変
インダクタ610を有している。インダクタ610は、インダ
クタ610のコア612の挿入深さを調整することにより可変
となっている。

【００４８】中間信号を伝達するノード606は、直列コ
ンデンサ614を介して、比較器616の非反転入力にAC結合
されている。比較器616の非反転入力は、抵抗618を介し
て、比較器616の反転入力に結合されており、比較器616
の反転入力は、正電圧と接地との間に結合された抵抗62
0と抵抗622の直列体によって形成される抵抗ドライバの
出力に接続される。比較器616の反転入力は、コンデン
サ623を介して接地される。比較器616の出力は、そのエ
ミッタが接地され、コレクタが抵抗626を介して正電源
に結合された、トランジスタ624（比較器616の一部とし
て考えてもよい）のベースに接続される。トランジスタ
624のコレクタは、移相器344の出力628を形成する。

【００４９】動作において、コンデンサ608とインダク
タ610は、同調回路630が入力信号の基本周波数を除く全
ての周波数成分を効果的に排除する（最小化する）よう
に選択されている。したがって、ノード606における波
形は、実質的に、入力された方形波のように同じ周波数
を有する正弦波である。しかしながら、同調回路630の
同調周波数に依存して、正または負の量、入力方形波の
位相に対して位相がシフトしている。位相のシフト量
は、インダクタ610のコア612の挿入深さを調節すること
により調整する。異なる実施例においては、同調回路63
0の同調周波数は、その他の既知の技術によって調整し
てもよく、たとえば、インダクタ610の実効巻き数を調
整したり、コンデンサ608の容量を調整することによっ
て調整してもよい。

【００５０】ノード606の中間信号は、比較器616の非反
転入力にAC結合され、そこで抵抗620と622によって形成
される抵抗分割によって決定されるしきい値と比較され
る。バイパスコンデンサ623は、しきい値電圧の大きな
影響から中間信号を防いでいる。出力抵抗624ととも
に、比較器616の非反転入力の正弦波信号がしきい値を
下回ると、比較器616は出力ライン628の低電圧レベルを
生成し、比較器616の非反転入力の正弦波信号がしきい
値を上回ると、出力ライン628の高電圧レベルを生成す
る。したがって、比較器616およびトランジスタ624は、
ライン602の入力信号の独特の形状の正弦波を方形波に
戻すように変換する。比較器616およびトランジスタ624
は、たとえば、Santa Clara, Californiaのナショナル
・セミコンダクタ社によって生成された単一LM311の一
部として入手できる。

【００５１】図６の回路のバリエーションの数は、注意
に値する。第一に、中間信号の矩形化は、比較器616に
代えて、他の公知の手段によって実現可能である。第二
に、移相器344は入力波形のどのような形に対しても適
切に動作して、方形波である出力波形を生成する。第三
に、同調回路630は、基本周波数と違って、入力信号の
高調波（harmonic）近傍に同調してもよい。図６の場合
であれば、基本波よりも選択した高調波の周波数におい
て、位相シフト方形波出力を生成する。第四に、移相器
の出力を形成する矩形化回路は、位相シフト出力信号を
所望の形（たとえば、三角や階段）にするための他の整
形回路によって置き換え得る。

【００５２】図７は、インターフェイス・ユニット108
（図１）のブロック図である。これは、モトローラ製造
の68HC805C4チップを用いて実現可能なマイクロコンピ
ュータ702を備えている。インターフェース・ユニット1
08は、４チャネル１２ビット電圧出力DAC 704a,704b,70
4c,704d（まとめて704）のバンクを備えている。各４チ
ャネルDAC 704は、マサチューセッツ、ノーワードのア
ナログ・デバイセス製造のDAC-8420とすることができ、
直列データ入力（SDI）、アクティブロウ（active lo
w）ののチップセレクト（CS）入力、アクティブロウの
ロード（LD）入力、クロック入力を備えている。全ての
４チャネルDACのSDI入力は、マイクロコンピュータ702
のシリアル出力（SO）からシリアルデータ信号を受信す
るために接続されており、DAC 704のためのクロック入
力は、すべて、マイクロコンピュータ702のSCK出力から
直列クロック信号を受信するために接続されている。マ
イクロコンピュータ702は、８ビットDACCTL出力バスを
ドライブし、４つ全ての４チャネルDAC 704のために、C
SやLD信号を各ラインに供給する。４チャネルDAC 704
は、それぞれ、１つは各内部DACのための、また合計１
６のアナログ出力のための、４つのアナログ出力A,B,C,
Dを有している。

【００５３】４チャネルチップ704の動作は、アナログ
・デバイセスのデータシート"Quad 12-Bit Serial Volt
age-Output DAC, Preliminary, DAC-8420"に詳しい（ノ
ーウッド、マサチューセッツ：6ー23ー92）。基本的に、
チップ704の１つの各DACは、１２ビットデータワードに
よって続けられた４ビットアドレスヘッダを含む１６ビ
ット直列ワードによって個別にアドレスされる。アドレ
スヘッダの４ビットにおいて、最初の２つは４つの中間
DAC１つを示すものであり、後の２つは残されている（r
eserved）。チップ704の１つのCS入力が能動である時、
SDI入力に与えられるデータは、最初のDACアドレスビッ
トから始るデータをシフトする内部シフトレジスタに直
列にロードされる。特に、SDI入力に与えられるデータ
は、SCKの各立ち下がりに対応して、入力レジスタ中で
シフトされる。その後、LDがストローブであるとき、入
力レジスタの１２ビットワードは、内部データバスに並
列シフトされ、アドレスビットで特定されたDACのため
のDACデータレジスタに書込まれる。DAC-8420チップ
は、インターフェイス・ユニット108のために選択され
た。なぜなら、これらは正確でありコンパクトである
が、DACの他の形式および他の直列または並列インター
フェイス技術を代りに用いるからである。

【００５４】４チャネルDACチップ704aのAおよびB出力
は、各直列抵抗を介して、ケーブル110の１つによって
８つまでのヘッド104の最初のものに結合される、Vバイ
アス1およびDCオフセット1信号を提供するために結合さ
れる（図１）。同様に、４チャネルDACチップ704aのCお
よびD出力は、第２ヘッド104のため、各直列抵抗を介し
て、Vバイアス2およびDCオフセット2信号を供給するた
め結合される。４チャネルDACチップ704bのAおよびB出
力は、各抵抗を介して、ケーブル110の１つによって第
３のヘッド104に結合されたVバイアス3およびDCオフセ
ット3信号を供給するために結合され、４チャネルDACチ
ップ704bのCおよびD出力は、第４ヘッド104のため、各
直列抵抗を介して、Vバイアス4およびDCオフセット4信
号を供給するため結合される。４チャネルDACチップ704
CのAおよびB出力は、各抵抗を介して、ケーブル110の１
つによって第５のヘッド104に結合されたVバイアス5お
よびDCオフセット5信号を供給するために結合され、４
チャネルDACチップ704CのCおよびD出力は、第６ヘッド1
04のため、各直列抵抗を介して、Vバイアス6およびDCオ
フセット6信号を供給するため結合される。４チャネルD
ACチップ704dのAおよびB出力は、各抵抗を介して、ケー
ブル110の１つによって第７のヘッド104に結合されたV
バイアス7およびDCオフセット7信号を供給するために結
合され、４チャネルDACチップ704dのCおよびD出力は、
第８ヘッド104のため、各直列抵抗を介して、Vバイアス
8およびDCオフセット8信号を供給するため結合される。

【００５５】マイクロコンピュータ702のSO出力は、保
持型シフトレジスタ706aの直列データ入力（SDI）に接
続されている。保持型シフトレジスタ706aは、たとえ
ば、モトローラ社製造の74HC595チップでよい。706aの
ような分離された保持型シフトレジスタが、インターフ
ェイス・ユニット108によってサポートされた８チャネ
ル（その８番目を図７の706hに示す）のそれぞれのため
に設けられている。各ラッチ型シフトレジスタ706a...7
06h（あわせて706）は、保持型シフトレジスタ706hを除
いて、チェインになった次の保持型シフトレジスタのSD
I入力に接続された直列データ出力（SDO）リードを有し
ている。保持型シフトレジスタ706の全ては、マイクロ
コンピュータ702のSCK出力を受信するために接続された
直列クロック（SCK）入力を有しており、マイクロコン
ピュータ702のDOUTLD出力を受けるために結合されたRCK
入力を有している。各保持型シフトレジスタ706は、８
ビットを保持し、そのうち４ビットのみがインターフェ
イス・ユニット108にて用いられる。どのビットがどの
制御信号に割り当てられているかの詳細は大切ではない
が、説明すると、チャネルの１つに対応する保持型シフ
トレジスタ706のビットの一つがヒーター信号を伝え、
ビットの一つがリセット信号を伝え、ビットの２つがレ
ンジ信号を伝える。これらのビットは、保持型シフトレ
ジスタのQ0〜Q3出力から、ケーブル110の１つを介し
て、そのチャネルに対応するヘッドユニットのために用
意される。

【００５６】SCK入力の各パルスに対応して、SDI入力か
らのデータを直列にシフトすることにより、保持型シフ
トレジスタ706が動作する。RCK信号がストローブである
場合だけ、出力ピンをラッチするシフトレジスタの電流
成分を用いる。したがって、保持型シフトレジスタ706
のいずれの出力を変更するため、マイクロコンピュータ
702は、マイクロコンピュータ702のSOおよびSCK出力を
用いて、８×８＝６４ビットの直列の流れを保持する。
マイクロコンピュータ702のDOUTLD出力、保持型シフト
レジスタ706の出力に、６４ビット全てをラッチするた
め、マイクロコンピュータ702のDOUTLDをストローブす
る。マイクロコンピュータ702は、ビットのフルセット
のコピーを保持する。

【００５７】アンプ708の反転入力は、ケーブル110を介
して、対応するヘッド104から、信号接地（SIGGND）を
受信するよう結合されている。図７においてANA1...ANA
8と符号が付されたアンプ708の出力は、それぞれ８：１
アナログ・マルチプレクサ710の入力に結合され、この
マルチプレクサの３ビット選択入力は、マイクロコンピ
ュータ702からの３ビットMPX(A:C)信号を受けるように
結合されている。マルチプレクサ710の出力は、A/Dコン
バータ712のアナログ入力に接続されている。A/Dコンバ
ータ712は、たとえば、マサチューセッツ、ノーウッド
のアナログ・デバイセス製造のAD677とすればよい。A/D
コンバータ712の制御リード（CAL,BSYおよびSAMP）は、
マイクロコンピュータ702のADCCTLバスのそれぞれのラ
インに接続されている。SDOピンは、その出力がマイク
ロコンピュータ702のシリアル入力（SI）に接続され
た、４：１デジタル・マルチプレクサ714の１入力に接
続されている。マルチプレクサ714の２ビット選択入力
は、他のマルチプレクサ716の選択入力のためにも提供
されている、マイクロコンピュータ702からの２ビットD
IGSEL出力信号を受けるために結合されている。マイク
ロコンピュータ702のSCK出力は、他の３つの入力が接地
された、マルチプレクサ716の入力の一つに接続されて
いる。SCK信号が接続される入力は、マルチプレクサ714
上の、A/Dコンバータ712のSDO出力が接続されるそれと
同じ入力である。したがって、DIGSEL信号が、マルチプ
レクサ716に、A/Dコンバータ712からのSDO信号を選択さ
せた場合、マイクロコンピュータ702からのSCK信号もマ
ルチプレクサ716によって選択される。マルチプレクサ7
16の出力は、変換制御のためおよびSDO出力へのデジタ
ルデータ出力のクロックとして用いられる、A/Dコンバ
ータ712のクロック入力に接続されている。

【００５８】各ヘッド104のカウント出力は、それぞれ
のケーブル110を介して、８進ラッチ718のそれぞれの入
力に結合されている。同様に、各ヘッド104の信号接地
の接続は、それぞれのケーブル110を介して、８進ラッ
チ720のそれぞれの入力に結合される。モトローラ社製
造の74HC597を用いることができる８進ラッチ718,720
は、ラッチしたデータをシリアルにシフトして出力する
ためのシリアル出力（SO）を含んでいる。ラッチ718,72
0のSO出力は、マルチプレクサ714のそれぞれの入力に結
合されている。ヘッドユニット104の信号接地リードを
読み出せ得ることは有用である。なぜなら、これによ
り、マイクロコンピュータ702がヘッドユニットが各８
チャネルに接続されているか否かを決定できるからであ
る。入力の一つがヘッドによって接地されない場合に、
論理１を提供するため、プルアップ抵抗（図示せず）
が、インターフェイスユニット108の信号接地入力に接
続されている。

【００５９】８進ラッチ718と720のそれぞれは、その双
方がマイクロコンピュータ702からのDINLAT信号を受信
するため結合されているラッチ（LAT）入力および、マ
イクロコンピュータ702からのSS出力信号を受信するた
め結合されたSS入力を有している。８進ラッチのそれぞ
れは、マイクロコンピュータ702のSCK入力を受信するた
めに結合されたSH入力を含んでいる。８進ラッチ718
は、LAT入力のパルスに応答して、８ビット並列入力値
をラッチし、SH入力に印加される一連のパルスに応答し
て、それぞれのSOピンにラッチデータをシフトすること
によって動作する。SS入力がハイの場合にはシリアルシ
フトを、ロウの場合にはパラレルロードを可能にしてい
る。したがって、マイクロコンピュータ702は、マイク
ロコンピュータ702のDINLAT出力をストローブし、マイ
クロコンピュータ702のDIGSEL出力を、マイクロコンピ
ュータ702のSI入力を用意するために、マルチプレクサ7
14が８進ラッチ718のSO出力を選択するようにセッティ
ングし、その後、マイクロコンピュータ702のSCK出力
を、DINLATのストローブに対応してラッチ718にラッチ
される８ビットをシフト出力するに十分な時間、ストロ
ーブすることにより、８つのヘッドユニット104からの
カウント信号の電流値を読むことができる。マイクロコ
ンピュータ702は、ヘッド104から８つの信号接地信号を
読み出すために、同じような動作を実行する。

【００６０】インターフェイス・ユニット108は、さら
に、マイクロコンピュータ702をコンピュータ（パーソ
ナルコンピュータ等）やダンプ端子等の外部ユニットに
結合するためのRS232インターフェイス722を含んでい
る。RS232インターフェイス722は、カリフォルニア、サ
ンバレイのMaxim Integtrated Products製造のMAX250/M
AX251チップセットを用いればよい。追加的な分離は、
光分離器（optoisolators）を用いて達成できる。

【００６１】マイクロコンピュータ702に接続された個
別の信号ラインは、図７にあるように、個々に名称が付
されている点に注意すべきである。これらのラインの多
くは、マイクロコンピュータ702の汎用I/Oポートに実際
に接続されており、ここで述べた個々の機能を実行する
ため、マイクロコンピュータのソフトウエアによって制
御されているだけである。特に、テーブルIは、各割り
当ておよび対応するポートピンをセットしている。この
テーブルにおいて、"!"は、アクティブ・ロウ信号を表
わしている。

【００６２】図７の回路は、装置の一実施例であり、多
重SQUIDシステムの個々のチャネルを制御し、多重SQUID
システムのチャネル出力を読むための、インターフェイ
ス・ユニット108（図１）を含んでいてもよい。しかし
ながら、インターフェイス・ユニット108は、その他の
種々の形式をとることができる。

【００６３】この実施例におけるインターフェイス・ユ
ニット108は、それ自身の制御を有していない。むし
ろ、コマンドを受け取って、RS232ケーブル114を介して
パーソナルコンピュータ112にデータを伝送することに
適している。コンピュータ112は、ケーブル114を介して
インターフェイス・ユニット108に、好ましくはASCIIキ
ャラクタの形式にてハイレベル・コマンドを生成し、好
ましくはASCIIキャラクタの形式でデータを受信する。
インターフェイス・ユニット108は、RS232ポート114か
ら受信したコマンドに応じて、ケーブル110を介して、
ローレベル制御信号を提供し、各チャネルからケーブル
110を介して受信したアナログ出力信号に応答して、RS2
32ポート114を介して、コンピュータ112にデータを送り
返す。パードナルコンピュータ112とのASCII通信プロト
コルが好ましい。なぜなら、パーソナルコンピュータ11
2をその応用において単なるダンプターミナルにするこ
とを可能とするからである。

【００６４】マイクロコンピュータ702のソフトウエア
（図７）は、RS232インターフェイス722を介して受信し
たコマンドを解析し、２進数のオペランドに変換する。
イレギュラーな命令を受信した場合、エラーメッセージ
が対応する。有効なコマンドを受信すると、マイクロコ
ンピュータ702は、コマンドにしたがって、出力装置の
セットを適切に変更する。たとえば、コマンドの一つ
（GC）は、インターフェイスユニット108を、A/Dコンバ
ータ712を用いる、選択されたSQUIDチャネルからの出力
信号を読み出すようにし、ソフトウエア・ルーチンを介
して、１０進数の読み出しを変換し、それをRS32ポート
を介して伝達する。他のコマンド（Icnnnn）は、インタ
ーフェイス・ユニット108に、特定の繰り返し間隔で、
これらの動作を自動的に実行するように指示する。マイ
クロコンピュータ702は、実質的に、他のコマンドの翻
訳と実行を同時に実行する。

【００６５】

【表１】マイクロコンピュータ702は、システムの種々の部品を
テストすることを可能とするための、いくつかのビルト
イン（built-in）テスト機能を有している。RS232イン
ターフェイス722を介しての所定の固定データシーケン
スを伝送するインターフェイス・ユニット108をオプシ
ョンとして有する場合もある。

【００６６】テーブルIIは、RS232ケーブル114からイン
ターフェイス・ユニット108に供給できるコマンドのリ
ストである。このテーブルにおいて、"c"はチャネル番
号（１から８、０が全てのチャネルを表わす）を示し、
正または負を示す"+"または"-"および"±"が頭に付され
た"nnnn"は1ー4ASCII１０進数を示している。

【００６７】各コマンドは、コマンド実行のための、復
帰（CARRIAGE RETURN）文字によって終らねければなら
ない。改行（LINEFEED）文字は無視され、エスケープ文
字は一部送ったコマンドをキャンセルする。SQUID出力
データは、-32768〜+32767の範囲において、オプショナ
ルな±に続くASCII１０進数の形式に戻される。

【００６８】

【表２】テストデータモード（M64）において、マイクロコンピ
ュータ702は、A/Dコンバータ712ではなく、テストデー
タの内部テーブルからのデータを伝送する。テストデー
タセットは、128読み取り長さであり、継続的に繰り返
す。デバッグモードにおいて、インターフェイスユニッ
ト108は、以下のようにVコマンドに応答する。

【００６９】

【表３】 128以下の全てのモードおよびモード128以上の何れかの
モードは、モード番号を同時に付加されて活性化され
る。インターフェイス・ユニット108が、RS232ケーブル
114で伝送できるレートよりもさらに早くデータを取得
する場合には、インターフェイス・ユニット108は流れ
の中からデータ値を無視して、伝送データは常に最新の
ものとなる。

【００７０】図８は、多重SQUIDチャネルを制御するた
めのシステムの他の配置である。図１の配置のように、
各チャネルは極低温プローブ802、それぞれのケーブル8
06を介して共通インターフェイス・ユニット808に結合
された、FLLフィードバック回路を含む対応する室温ヘ
ッドユニット804を備えている。しかしながら、発振信
号のデイジー・チェインを防止するため、種々のチャネ
ルのための変調周波数は、インターフェイス・ユニット
808中のマスター発振器810によってすべて制御される。
変調周波数は、ケーブル806により、全てのヘッドユニ
ット804に伝送される。

【００７１】他のケーブル806の信号のように高度にフ
ィルタすることができない、変調信号は広帯域幅経路に
よって伝送されねばならないので、図８の配置における
１つの問題が生じる。前述のように、インターフェイス
・ユニット808中のデジタル回路からのノイズは、変調
周波数信号に結合可能であり、このためヘッドユニット
804に伝送される。これをさけるため、変調周波数信号
を各ヘッド804でオプショナルに分離してもよく、ケー
ブル806中を走る光ファイバを介してヘッド804に伝達し
てもよい。また、変調周波数は、分割（divided down）
周波数でケーブル806を通して伝送され、位相ロックル
ープの使用により、ヘッドユニット804中で適切な周波
数に再生されてもよい。

【００７２】図９は、多重チャネルSQUID制御システム
の、さらに他の配置を示す。図１の配置と同じように、
各チャネルは極低温プローブ902および室温ヘッドユニ
ット904を備えている。ヘッド904は、全て、ケーブル網
908を介して、インターフェイス・ユニット906に接続さ
れているが、ケーブル網908はインターフェイス・ユニ
ット906への単一のケーブル接続のみを備え、１つのヘ
ッドユニット904から次のものへデイジー・チェインま
たは並列バスに結合されている。ケーブル網908は、情
報のデジタル・フローを運び、各ヘッド904のインテリ
ジェント・デジタル部910によって、読み出されおよび
／または駆動される。ヘッド904のそれぞれは、図１お
よび８の配置におけるそれと同様のアナログ部912とと
もに、このデジタル部910を含んでいる。ヘッドユニッ
ト904は、まだ、冷却器の上に置くに十分小さく、デジ
タル部910はそれ自身、命令を解釈し、ケーブル網908を
越えてデータを伝送するに十分にインテリジェントであ
る。

【００７３】ケーブル網908は、たとえば、銅線または
光ファイバのいずれでも用いることができる。この配置
においては、マスター発振器914がインターフェイス・
ユニットに含まれ、ケーブル網908を介してのデータ伝
送のための基本バスデータレートを提供する。伝送デー
タの適切なエンコード（マンチェスター・エンコードの
使用等）により、信号には、常に、ビットレートに対応
した強い周波数成分が含まれる。このビットレートは、
ヘッドユニット904の位相ロックループによって、コマ
ンド受信と同時に再現される。したがって、ケーブル網
908は、コマンド伝送と同時に同期変調周波数の伝送機
能を提供する。

【００７４】この発明を特定の実施例と共に説明した、
そしてその範囲内において多数の変更が可能である。た
とえば、フィードバック電流変調およびACバイアス電流
に加えて、種々の他の低周波ノイズ・リダクション手法
を実施することができる。Ｔの実施例では、ここで述べ
た種々の原理を、RF SQUIDに拡張して用いることができ
る。これらの変更やその他の変更は、クレームの範囲内
にある。

【図面の簡単な説明】

【図１】図１は、この発明によるSQUIDシステムのため
の全体的配置を示している。

【図２】図２は、SQUIDプローブを記号化して示してい
る。

【図３Ａ】

【図３Ｂ】図３は、図１のヘッドユニットの１つのブロ
ック図である。

【図４】図４は、図３の積分器の模式図である。

【図５】図５は、図３の選択抵抗の模式図である。

【図６】図６は、図３の移相器の模式図である。

【図７Ａ】

【図７Ｂ】図７は、図１のインターフェイス・ユニット
のブロック図である。

【図８】図８は、この発明によるSQUIDシステムのため
の全体的配置を示している。

【図９】図９は、この発明によるSQUIDシステムのため
の全体的配置を示している。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年５月２３日（２００２．５．２
３）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項９】請求項の７のSQUID制御装置において、前
記各ヘッドユニットは、対応するプローブに対して外部
的に印加された磁束を示すアナログ信号を作り出し、前
記制御装置は、さらにベースユニットおよび前記ベース
ユニット前記各ヘッドユニットに結合するケーブルネッ
トワークを備えており、前記ヘッドユニットから前記ケ
ーブルネットワークを超えて前記アナログ出力信号を受
け、前記ヘッドユニットを制御するために制御信号を前
記ケーブルネットワークを超えて供給する前記ベースユ
ニットを備えている。 ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１４年８月１４日（２００２．８．１
４）

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図２】図２は、SQUIDプローブを記号化して示してい
る。

【図３Ａ】図３Ａは、図１のヘッドユニットの１つのブ
ロック図である。

【図３Ｂ】図３Ｂは、図１のヘッドユニットの１つのブ
ロック図である。

【図４】図４は、図３の積分器の模式図である。

【図５】図５は、図３の選択抵抗の模式図である。

【図６】図６は、図３の移相器の模式図である。

【図７Ａ】図７Ａは、図１のインターフェイス・ユニッ
トのブロック図である。

【図７Ｂ】図７Ｂは、図１のインターフェイス・ユニッ
トのブロック図である。

Claims

【特許請求の範囲】

【請求項１】電圧出力を有するSQUIDプローブとともに
用いるSQUID制御装置であって、下記を備えたもの：前
記プローブの前記電圧出力を受信するための電気的導体
を有するヘッドユニット、前記ヘッドユニットは、前記
プローブに関して、前記プローブに対し外部的に印加さ
れる磁束を示すアナログ出力を有する非極低温磁束ロッ
クループを有している；前記アナログ出力をディジタル
信号に変換する手段を有するベースユニット；および前
記アナログ信号を前記ヘッドユニットから前記ベースユ
ニットに運ぶケーブル手段。
【請求項２】請求項１の装置において、さらに、前記プ
ローブを極低温に保つ冷却器を備え、前記ヘッドユニッ
トは前記冷却器の上に搭載され、前記ベースユニットは
前記冷却器から離されているもの。
【請求項３】請求項１の装置において、複数のSQUIDプ
ローブとともに用いるためのものにおいて、前記ヘッドユニットは複数のヘッドユニット１つであ
り、それぞれは、前記プローブの対応する１つに関し、
前記各プローブに対して外部的に印加される磁束を示
す、対応するアナログ出力を有する磁束ロックループを
有しており、前記ベースユニットは、前記ヘッドユニットの全てのア
ナログ出力をディジタル信号に変換する手段を有してお
り、前記ケーブル手段は、全ての前記ヘッドユニットのアナ
ログ出力を前記ベースユニットに運ぶ。
【請求項４】請求項１の装置において、前記SQUIDプロ
ーブは、SQUIDループ、前記SQUIDループから前記電圧出
力を得るための手段、およびフィードバック磁束を前記
SQUIDループに印加するためのフィードバックコイルを
備えており、前記磁束ロックループは下記を備えてい
る：前記プローブの電圧出力の静的値からの偏差に対応
して、補償フィードバック電流レベルを前記フィードバ
ックコイルに印加するための手段；および前記補償フィ
ードバック電流レベルに対応して、前記磁束ロックルー
プの前記アナログ出力を供給する手段。
【請求項５】請求項４の装置において、補償フィードバ
ック電流を印加するための前記手段が下記を備えている
もの：積分値を得るために、前記プローブの電圧出力の
前記静的値からの前記偏差を積分する手段；および前記
積分値に対応して補償フィードバック電流レベルを印加
する手段。
【請求項６】請求項４の装置において、前記ヘッドユニ
ットは、前記プローブに対して変調磁束発振を印加する
ため、前記プローブの構造に結合するための変調手段を
有しており、前記プローブの前記電圧出力の静的値が、
前記プローブの前記電圧出力において、発振強度の静的
値を構成し、補償フィードバック電流レベルを印加する
ための前記手段が下記を備えているもの：復調値を生成
するため、前記プローブの電圧出力を復調する手段；お
よび前記復調値に応じて、前記補償フィードバック電流
レベルを印加する手段。
【請求項７】請求項６の装置において、前記変調手段
は、発振出力信号を有するRF発振器と、前記発振出力信
号に対応して、前記プローブに発振電流を出力する手段
とを備え、前記復調手段は、前記発振出力信号を受信す
るため結合された出力および入力を有する移相器を備え
ており、前記復調手段は、さらに、前記プローブの電圧
出力を受けるために結合された第１入力と、前記移相器
の出力に結合された第２入力とを備えており、前記ロッ
クイン検出器は前記復調値を生成する。
【請求項８】請求項６の装置において、前記変調手段は
下記を備えている：出力を有する内部発振器；外部発振
信号を受けるためのリード；および前記内部発振器また
は外部発振入力リードの出力に選択的に応答して、発振
電流を、前記プローブに出力するための手段。
【請求項９】SQUID制御システムのための非極低温ヘッ
ドユニットであり、ベースユニットおよびSQUIDプロー
ブとともに用いるためのものであって、前記ベースユニ
ットは前記ヘッドユニットのための遠隔制御信号を提供
し、前記SQUIDプローブはSQUIDと、フィードバックコイ
ルと、SQUIDにバイアス電流を印加し、SQUIDからの電圧
出力を得て、前記フィードバックコイルにフィードバッ
ク電流を印加するためのリードを有したものにおいて、
前記ヘッドユニットが下記を備えたもの：前記SQUIDか
らの電圧出力を受けるための入力リードと、前記フィー
ドバック電流を前記プローブのフィードバックコイルに
与えるためのフィードバック出力リードと、前記フィー
ドバック電流の大きさを示すアナログ出力とを有する磁
束ロックループ・フィードバック回路；前記遠隔制御信
号を、前記ベースユニットから受信し、前記ヘッドユニ
ットに印加する手段；および前記ヘッドユニットを、前
記ベースユニットに関して、前記プローブに近接して配
置する手段。
【請求項１０】請求項９のヘッドユニットにおいて、さ
らに、下記を備えたもの：出力を有する内部発振器；外
部発振信号を受けるためのリード；選択発振信号を提供
するため、前記内部発振器の出力または前記外部発振信
号を選択する手段；およびSQUIDに印加される磁束を変
調するため、前記選択発振信号を前記プローブに印加す
る手段、前記磁束ロックループ・フィードバック回路は、さら
に、選択発振信号に結合された発振入力に応じて、前記
SQUIDからの電圧出力を復調するための復調器を有して
いる。
【請求項１１】請求項１０のヘッドユニットにおいて、
SQUIDプローブとともに用いるためのものであって、さ
らに、前記フィードバックコイルと区別される変調コイ
ルと、変調電流を変調コイルに印加するためのリードと
を有し、前記印加手段は下記を備えている：前記変調電
流をプローブの変調コイルに提供するための変調出力リ
ード；および前記選択発振信号を、前記フィードバック
出力リードまたは前記変調出力リードに選択的に結合す
るための手段。
【請求項１２】請求項１０のヘッドユニットにおいて、
さらに、前記復調器の発振入力を用意するため、前記選
択発振信号の位相をシフトするため結合された移相器を
備えており、前記移相器は下記を備えている：基本周波
数成分を除いて、全ての周波数成分を減少させるため、
前記選択発振信号をフィルタリングし、中間信号を生成
するため、前記基本周波数成分の位相を所望量シフトす
るための移相フィルタ手段；および前記中間信号に対応
して、方形波を生成するための整形手段。
【請求項１３】請求項９のヘッドユニットにおいて、前
記磁束ロックループ・フィードバック回路は、さらに、
レンジ選択入力ポートを有し、前記前記ベースユニット
から遠隔制御を受信するための前記手段は、前記ベース
ユニットからレンジ選択信号を受信し、前記レンジ選択
信号を、前記磁束ロックループ・フィードバック回路の
前記レンジ選択入力ポートに印加するための手段を備え
ている。
【請求項１４】請求項９のヘッドユニットにおいて、前
記前記ベースユニットから遠隔制御を受信するための前
記手段は、前記ベースユニットからバイアス決定信号を
受信する手段を備えており、前記ヘッドユニットはさら
に下記を備えている：前記バイアス電流を前記プローブ
に提供するためのバイアス出力リード；および前記バイ
アス決定信号に応答して、前記バイアス電流を前記バイ
アス出力リードに印加する手段。
【請求項１５】請求項９のヘッドユニットにおいて、前
記SQUIDプローブの前記リードは、DCオフセット磁束をS
QUIDに印加するためのDCオフセット電流を受信するため
の第１リードを含んでおり、前記遠隔制御を前記ベース
ユニットから受信する前記手段は、DCオフセット決定信
号を前記ベースユニットから受けるための手段を備えて
おり、前記ヘッドユニットは、さらに、前記DCオフセッ
ト決定信号に応じて、前記DCオフセット電流を、SQUID
プローブの前記第１リードに印加する手段を含んでい
る。
【請求項１６】請求項９のヘッドユニットにおいて、遠
隔制御を受信する前記手段は、前記ヘッドユニットを前
記ベースユニットに結合するケーブルを備えたもの。
【請求項１７】請求項９のヘッドユニットにおいて、さ
らに、前記プローブを極低温に保つための冷却器を備え
ており、前記ヘッドユニットを、前記ベースユニットに
関して、前記プローブに近接して配置するための前記手
段は、下記を備えている：前記ヘッドユニットを前記冷
却器に取り付ける取付機構；および前記ヘッドユニット
を前記ベースユニットに結合するケーブル。
【請求項１８】SQUID制御システムのための非極低温ヘ
ッドユニットであり、ベースユニットおよびSQUIDプロ
ーブとともに用いるものであって、前記SQUIDプローブ
が、SQUIDと、前記SQUIDにバイアス電流を印加し、前記
SQUIDからの電圧出力を供給し、フィードバック電流を
前記フィードバックコイルに印加し、前記SQUIDへのDC
オフセット磁束の印加のためのDCオフセット電流を受信
するためのフィードバックコイルおよびリードを備えて
おり、前記ヘッドユニットは、下記を備えている：出力
を有する内部発振器；外部発振信号を受信するためのリ
ード；選択発振信号を得るため、前記内部発振器または
外部発振信号を受信するための前記リードを選択する手
段；位相シフト発振信号を得るため、前記選択発振信号
を受信し、位相をシフトするために結合された移相器；
磁束ロックループ・フィードバック回路であって：前記
SQUIDからの電圧出力を受信するための入力リード；前
記フィードバック電流を前記プローブのフィードバック
コイルに与えるためのフィードバック出力リード；前記
フィードバック電流の大きさを示すアナログ出力；レン
ジ選択入力ポート；前記位相発振信号を受信するため結
合された発振入力；およびSQUIDからの前記電圧出力
を、前記位相シフト発振信号に応じて復調するため、前
記入力リードと発振入力に機能的に接続された復調器；
を有する磁束ロックループ・フィードバック回路；前記
SQUIDに印加する磁束を変調するため、前記選択発振信
号を前記プローブに印加する手段；レンジ選択信号を前
記ベースユニットから受信するため、前記磁束ロックル
ープ・フィードバック回路の前記レンジ選択入力ポート
に機能的に接続された手段；バイアス決定入力；前記ベ
ースユニットからのバイアス決定信号を受けるため、前
記バイアス決定入力に接続された手段；前記バイアス電
流を前記プローブに提供するバイアス出力リード；前記
バイアス決定信号に応じて、前記バイアス電流を前記バ
イアス出力リードに印加するため、前記バイアス出力リ
ードおよび前記バイアス決定入力に機能的に接続された
手段；DCオフセット決定入力；前記DCオフセット電流を
プローブに供給するDCオフセット電流出力；前記ベース
ユニットからDCオフセット決定信号を受信するため、前
記DCオフセット決定入力に接続された手段；前記DCオフ
セット決定信号に応じて、前記DCオフセット電流を前記
DCオフセット電流出力に与えるため、前記DCオフセット
決定入および前記DCオフセット電流出力に機能的に接続
された手段；および前記ベースユニットに関して、前記
ヘッドユニットを前記プローブに近接して配置するため
の手段。
【請求項１９】複数のSQUIDプローブとともに用いるた
めのSQUID制御装置であって下記を備えたもの：複数の
ヘッドユニットであって、それぞれが、前記SQUIDプロ
ーブの一つにに対応しており、前記ヘッドユニットのそ
れぞれは、それぞれの変調周波数で動作する非極低温変
調磁束ロックループ・フィードバック回路を含んでお
り；および全ての前記ヘッドユニットに結合され、前記
ヘッドユニットを制御する制御信号を供給する供給手段
を含むベースユニットを備えたものにおいて、全ての前
記変調磁束ロックループフィードバック回路の変調周波
数は同期していること。
【請求項２０】複数のSQUIDプローブとともに用いるSQU
ID制御装置であって下記を備えたもの：それぞれが各々
一つの前記SQUIDプローブに対応する複数のヘッドユニ
ット、別個の変調周波数で動作する非極低温変調磁束ロ
ックループフィードバック回路を含んでおり；および全
ての前記ヘッドユニットに結合され、前記ヘッドユニッ
トを制御する制御信号を供給する供給手段を含むベース
ユニット、全ての前記変調磁束ロックループフィードバック回路の
変調周波数を同期させる同期手段。
【請求項２１】請求項２０の装置であって、前記同期手
段は、下記を備えたもの：全ての前記ヘッドユニットと
結合する出力を有する主変調発振器；および前記主変調
発振器の前記出力から各々のヘッドユニットの変調周波
数を引き出す前記ヘッドユニットのそれぞれにおける引
き出し手段。
【請求項２２】請求項２１の装置において、前記主変調
発振器は、前記ヘッドユニットの一つの内に配列され、
前記主変調発振器の前記出力は、前記ヘッドユニットの
他の全てに、ひとつながりの鎖状（デイジー・チェイ
ン）になって結合されていることを特徴とするもの。
【請求項２３】請求項２１の装置において、前記変調発
振器は前記ベースユニット内に配列されることを特徴と
するもの。
【請求項２４】請求項２１の装置において、前記主変調
発振器は前記ベースユニット内に配置され、前記ベース
ユニットは、さらに、少なくとも幾つかの前記制御信号
を伝達するディジタルビットストリームの送信を含む形
式で前記ヘッドユニットに対して前記制御信号を送信
し、前記主変調発振器の前記出力に反応する周波数で動
作する送信手段、前記ヘッドユニットのそれぞれにおける前記引き出し手
段は、前記ディジタルビットストリームから前記それぞ
れのヘッドユニット変調周波数を引出す手段を含んでい
ること。
【請求項２５】複数のSQUIDプローブとともに用いるSQU
ID制御装置であって、前記プローブの一つに対応する主
ヘッドユニットおよび前記プローブの他の全てに対応す
る従ヘッドユニットを備えており、前記主ヘッドユニッ
トは下記を備えていること：主変調周波数により動作す
る主変調磁束ロックループフィードバック回路；前記主
変調磁束ロックループフィードバック回路に対し主変調
周波数を供給するために結合された主変調発振器；およ
び前記主変調発信器から前記主変調周波数を伝送するた
め結合された従出力、前記従ヘッドユニットのそれぞれは下記を備えているこ
と：従変調周波数により動作する従変調磁束ロックルー
プフィードバック回路；前記従変調磁束ロックループフ
ィードバック回路に対して前記従変調周波数を供給する
ため結合された主入力、前記SQUID制御装置は、さらに、前記主ヘッドユニット
の前記従出力が前記従ヘッドユニットの最初の一の前記
主入力と結合するケーブルネットワークを備えている。
【請求項２６】請求項２５の装置において、前記各従ヘ
ッドユニットは、さらに、前記それぞれのヘッドユニッ
トの主入力からの従変調周波数を伝送するために結合さ
れた従出力を備えており、前記ケーブルネットワーク
は、鎖状につながれた従前の一の前記ヘッドユニットの
従出力を受けるために、前記各従ヘッドユニットの主入
力を結合し、前記従変調周波数の全ては、前記主ヘッド
ユニットの前記従出力から最大限に引き出される。
【請求項２７】請求項の２５のSQUID制御装置におい
て、前記各ヘッドユニットは、対応するプローブに対し
て外部的に印加された磁束を示すアナログ信号を作り出
し、前記制御装置は、さらにベースユニットおよび前記
ベースユニット前記各ヘッドユニットに結合するケーブ
ルネットワークを備えており、前記ヘッドユニットから
前記ケーブルネットワークを超えて前記アナログ出力信
号を受け、前記ヘッドユニットを制御するために制御信
号を前記ケーブルネットワークを超えて供給する前記ベ
ースユニットを備えている。
【請求項２８】入力信号の位相をシフトさせるための装
置であって、下記を備えたもの：中間信号を生成するた
め、好ましい周波数成分を除いて、全ての周波数成分を
減衰させるため、前記入力信号をフィルタリングし、前
記好ましい周波数成分の位相をシフトするための移相フ
ィルタ手段；および前記中間信号に応じて、好ましい形
状の出力信号を生成するための整形手段。
【請求項２９】請求項２８の装置において、前記移相フ
ィルタ手段は、前記好ましい周波数成分から、好ましい
周波数成分を所望量移相シフトするために必要な量だけ
ずれた同調周波数に同調するための同調回路を備えてい
る。
【請求項３０】請求項２９の装置において、前記同調回
路の前記同調周波数は調整可能であること。
【請求項３１】請求項２８の装置において、前記所望の
周波数成分は、前記入力信号の基本周波数成分であるこ
と。
【請求項３２】請求項２８の装置において、前記入力信
号は既知の形式を有しており、前記所望の形式は、前記
既知の形式であること。
【請求項３３】請求項３２の装置において、前記既知の
形式は矩形波であること。
【請求項３４】請求項２８の装置において、前記所望の
形式は矩形波であり、前記形状手段は、前記中間信号を
引き出すために結合された一の入力およびしきい値を受
けるために結合された第二入力を有するコンパレーター
を備えており、前記コンパレーターは、前記出力信号を
伝送する出力を有していること。
【請求項３５】入力信号矩形波の位相を移動させる装置
であって、前記入力信号は、基本周波数成分を有してお
り、下記を備えたもの：前記入力信号の前記基本周波数
成分から所望量偏った同調周波数に調整される同調回
路、前記同調回路は、前記入力信号を受けるための入力
および出力を有しており；および前記同調回路の前記出
力に結合された第１入力信号、しきい値を受けるための
第２入力信号、および出力を有するコンパレーター。
【請求項３６】請求項３５の装置において、前記同調回
路の前記同調周波数は調整可能であること。