JPH084078B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH084078B2 JPH084078B2 JP60115032A JP11503285A JPH084078B2 JP H084078 B2 JPH084078 B2 JP H084078B2 JP 60115032 A JP60115032 A JP 60115032A JP 11503285 A JP11503285 A JP 11503285A JP H084078 B2 JPH084078 B2 JP H084078B2
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- contact hole
- film
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 229910021332 silicide Inorganic materials 0.000 claims description 49
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［概要］ 本発明は、半導体装置の半絶縁性基板の表面の所定領
域に、金属シリサイドを形成する方法であって、例えば
基板のコンタクトホール部等に、金属シリサイドを平坦
に充填する際等に有効であり、その方法として、まず表
面全体に一様に金属シリサイド膜を被着した後、開口部
に被着している金属シリサイド膜のみに、光、電子ビー
ム、イオンビーム等のいずれかを投射することにより、
その部分の金属シリサイド膜のみを結晶化し、それによ
って結晶化した金属シリサイドと結晶化していない金属
シリサイドのエッチングレートの差を利用して、結晶化
した開口部の金属シリサイドを残して、他の結晶化され
ていない金属シリサイドをエッチングして除去するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention is a method for forming a metal silicide in a predetermined region of the surface of a semi-insulating substrate of a semiconductor device. For example, the metal silicide is formed in a contact hole portion of the substrate. It is effective for flat filling and the like. As a method thereof, first, a metal silicide film is uniformly deposited on the entire surface, and then light, electron beam, By projecting either an ion beam or the like,
Only the metal silicide film in that portion is crystallized, and the difference in etching rate between the crystallized metal silicide and the non-crystallized metal silicide is used to leave the crystallized metal silicide in the opening portion and leave the other crystal. The metal silicide that has not been converted is removed by etching.
［産業上の利用分野］ 本発明は、半導体装置の製造方法に係り、特に半絶縁
膜および絶縁膜の開口部等に金属シリサイドを平坦に充
填する方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for flatly filling a metal silicide in openings of a semi-insulating film and an insulating film.
近時、高度の情報処理機器の普及により、それらに使
用されている半導体装置も高集積化されて微細構造にな
ると共に、高性能化と高信頼性が要求されている。2. Description of the Related Art With the recent widespread use of sophisticated information processing equipment, semiconductor devices used therein are highly integrated and have a fine structure, and high performance and high reliability are required.
従来、半導体装置におけるコンタクトホールの配線
は、アルミニウムが主体で行われているが、例えば基板
の活性層がｎ型の場合には、アルミニウム内にシリコン
が拡散してｐ型シリコンになってｐ−ｎ接合を生じ、そ
のためにコンタクトホールの接合部分の抵抗が大きくな
るという不都合があり、従ってアルミニウムの代わり
に、このような危険のない金属シリサイドを使用するこ
とが行われている。Conventionally, the wiring of contact holes in a semiconductor device is mainly made of aluminum. However, for example, when the active layer of the substrate is n-type, silicon diffuses into the aluminum to become p-type silicon, and p- The disadvantage is that an n-junction is created, which increases the resistance of the contact part of the contact hole, so that it is common practice to use such a non-hazardous metal silicide instead of aluminum.
然しながら、金属シリサイドをコンタクトホールに平
坦に充填することには、多くの困難があり、そのために
容易に充填できる製造方法が要望されている。However, there are many difficulties in filling the contact holes with the metal silicide evenly, and therefore there is a demand for a manufacturing method that can be easily filled.
［従来の技術］ 第２図は、従来のアルミニウムの配線を示す断面図で
ある。[Prior Art] FIG. 2 is a cross-sectional view showing a conventional aluminum wiring.
基板１にｎ型の半導体領域２が形成され、その表面に
絶縁物３として例えば二酸化シリコン膜があり、その二
酸化シリコン膜に開口部を設けてコンタクトホール４が
形成されている。An n-type semiconductor region 2 is formed on a substrate 1, a silicon dioxide film, for example, is provided as an insulator 3 on the surface thereof, and a contact hole 4 is formed by providing an opening in the silicon dioxide film.
このコンタクトホールからの配線５は、一般に蒸着や
スパッタ法によりアルミニウムで行われている。The wiring 5 from the contact hole is generally made of aluminum by vapor deposition or sputtering.
このような、半導体基板の活性領域がｐ型の場合には
問題がないが、ｎ型の活性領域の場合には、シリコンの
表面に被着された配線のアルミニウム中のシリコンが、
表面の接触部に順々に堆積し、その結果、アルミニウム
が拡散したシリコン領域６がｐ型シリコンになって、開
口部の周辺に堆積し、ｐ−ｎジャンクションが形成され
るために、この部分が高抵抗になり、結果的にコンタク
トホールからの配線抵抗が大になるという欠点がある。When the active region of the semiconductor substrate is p-type, there is no problem, but in the case of the n-type active region, the silicon in the aluminum of the wiring deposited on the surface of silicon is
This is because the silicon region 6 in which aluminum is diffused is sequentially deposited on the contact portion of the surface, and as a result, the silicon region 6 becomes p-type silicon and is deposited around the opening portion to form a pn junction. Has a high resistance, resulting in a large wiring resistance from the contact hole.
第３図は、この対策として、配線をアルミニウムで行
う代わりに、金属シリサイドを用いてコンタクトホール
に充填する方法の断面であるが、従来の、基板７表面の
コンタクトホール部８に金属シリサイド９を充填する際
には、基板の表面全体に金属シリサイド膜を被着した
後、その表面にレジスト膜10を被膜してパターニングを
行い、コンタクトホール部分にのみ金属シリサイドを残
して、不要の金属シリサイドはエッチングして除去する
方法が行われているが、この製造方法では、コンタクト
ホールに充填された金属シリサイド９の平坦化が劣ると
いう欠点がある。As a measure against this, FIG. 3 is a cross section of a method of filling a contact hole with metal silicide instead of wiring with aluminum. Conventional metal silicide 9 is provided in the contact hole portion 8 on the surface of the substrate 7. At the time of filling, after depositing a metal silicide film on the entire surface of the substrate, a resist film 10 is coated on the surface and patterning is performed, leaving metal silicide only in the contact hole portions and removing unnecessary metal silicide. Although a method of removing by etching has been performed, this manufacturing method has a drawback in that flattening of the metal silicide 9 filled in the contact hole is poor.
［発明が解決しようとする問題点］ 上記、従来のアルミニウムの配線では、コンタクトホ
ールにおけるｐ−ｐ接合の抵抗があり、金属シリサイド
を利用する場合には、平坦化が困難であることが問題点
である。[Problems to be Solved by the Invention] In the conventional aluminum wiring described above, there is a resistance of the pp junction in the contact hole, and it is difficult to planarize when metal silicide is used. Is.
［問題点を解決するための手段］ 本発明の半導体装置の製造方法は、基板表面に形成し
た絶縁膜に設けたコンタクトホールに金属シリサイドを
形成する方法であって、この絶縁膜の表面及びこのコン
タクトホール内のこの基板の表面に延在する金属シリサ
イド膜を形成した後、この金属シリサイド膜のこのコン
タクトホールの形成領域に選択的にエネルギービームを
照射する工程と、ついで、エネルギービームの照射によ
り結晶化された金属シリサイド膜と結晶化されていない
金属シリサイド膜との間のエッチングレートの差を利用
し、この絶縁膜表面の結晶化されていないこの金属シリ
サイド膜をエッチングにより除去し、このコンタクトホ
ール内の結晶化された金属シリサイドを残留させる工程
とを含むように構成する。[Means for Solving Problems] A method of manufacturing a semiconductor device of the present invention is a method of forming a metal silicide in a contact hole provided in an insulating film formed on a surface of a substrate. After forming a metal silicide film extending on the surface of the substrate in the contact hole, selectively irradiating an energy beam to a region where the contact hole is formed in the metal silicide film, and then by irradiating the energy beam. By utilizing the difference in etching rate between the crystallized metal silicide film and the non-crystallized metal silicide film, the non-crystallized metal silicide film on the surface of the insulating film is removed by etching, and the contact is removed. And leaving the crystallized metal silicide in the hole.
本発明においては、基板表面に形成した絶縁膜の表面
及びこの絶縁膜に設けたコンタクトホール内のこの基板
の表面に延在する金属シリサイド膜を形成し、この金属
シリサイド膜のこのコンタクトホールの形成領域に光、
電子ビーム、イオンビーム等のエネルギービームを選択
的に照射して金属シリサイド膜を結晶化すると、この絶
縁膜の表面の金属シリサイド膜のエッチングレートが、
結晶化したコンタクトホール内の金属シリサイドのエッ
チングレートよりも著しく大きいので、ついでこの絶縁
膜表面のこの金属シリサイド膜をエッチングにより除去
しても、このコンタクトホール内に金属シリサイドを残
留させることが可能となり、コンタクトホールを結晶化
した金属シリサイドにより平坦化することが可能とな
る。In the present invention, the surface of the insulating film formed on the surface of the substrate and the metal silicide film extending to the surface of the substrate in the contact hole provided in the insulating film are formed, and the contact hole of the metal silicide film is formed. Light in the area,
When the metal silicide film is crystallized by selectively irradiating an energy beam such as an electron beam or an ion beam, the etching rate of the metal silicide film on the surface of this insulating film becomes
Since the etching rate of the metal silicide in the crystallized contact hole is significantly higher, it is possible to leave the metal silicide in the contact hole even if the metal silicide film on the surface of the insulating film is subsequently removed by etching. , The contact hole can be planarized by the crystallized metal silicide.
［実施例］ 第１図（ａ）〜第１図（ｄ）は、本発明の製造方法の
実施例を示す断面図である。[Embodiment] FIGS. 1A to 1D are sectional views showing an embodiment of the manufacturing method of the present invention.
第１図（ａ）で、基板11があり、その表面に絶縁膜12
として、例えば二酸化シリコン膜があって、その所定の
位置が開口されて、コンタクトホール13が設けられてい
る。In FIG. 1 (a), there is a substrate 11, and an insulating film 12 is formed on the surface of the substrate 11.
As an example, there is a silicon dioxide film, and the contact hole 13 is provided by opening the predetermined position.
第１図（ｂ）は、絶縁膜12の表面の全面に金属シリサ
イド膜14として、例えばタングステンシリサイド（WS
ix）を一様に形成したものである。In FIG. 1B, a metal silicide film 14 is formed on the entire surface of the insulating film 12, for example, tungsten silicide (WS).
i x ) is formed uniformly.
第１図（ｃ）は、マスク15を用いて、コンタクトホー
ル13に充填させているタングステンシリサイドに、光、
電子ビーム、イオンビーム等のいずれかの投射エネルギ
ービーム16を矢印にて示すように投射してエネルギーを
与え、その部分の金属シリサイドの結晶化を行なったも
のであるが、光であればレーザ光線がよく、例えばアル
ゴンレーザ等が使用されるし、電子ビームやイオンビー
ムを使用する場合には、マスクを用いなくとも走査する
ことによりエネルギーを与えることで、コンタクトホー
ル部の金属シリサイド17の結晶化が行われる。FIG. 1 (c) shows that the mask 15 is used to expose the tungsten silicide filled in the contact hole 13 to light,
A projection energy beam 16 such as an electron beam or an ion beam is projected as shown by an arrow to give energy to crystallize the metal silicide in that portion. For example, an argon laser is used, and when an electron beam or an ion beam is used, energy is given by scanning without using a mask to crystallize the metal silicide 17 in the contact hole portion. Is done.
第１図（ｄ）は、このように結晶化を行った後に、ウ
ェットエッチング又はドライエッチングを行ったもので
あるが、結晶化した金属シリサイドはエッチングされに
くい為に、エッチングがされずにそのまま残存し、他の
不要領域の金属シリサイドはエッチングにより除去され
て、その結果極めて平坦なコンタクトホールの配線が形
成できる。In FIG. 1 (d), after the crystallization is performed in this way, wet etching or dry etching is performed. However, since the crystallized metal silicide is difficult to be etched, it is not etched and remains as it is. However, the metal silicide in other unnecessary regions is removed by etching, and as a result, an extremely flat wiring of the contact hole can be formed.
［発明の効果］ 以上、詳細に述べたように、本発明の半導体装置の製
造方法によれば、金属シリサイドを充填した極めて平坦
なコンタクトホールを形成することができ、高品質の半
導体素子を提供し得るという効果大なるものがある。[Effects of the Invention] As described in detail above, according to the method for manufacturing a semiconductor device of the present invention, an extremely flat contact hole filled with metal silicide can be formed, and a high-quality semiconductor element is provided. There is a great effect that can be done.
第１図（ａ）〜第１図（ｄ）は、本発明の金属シリサイ
ドをコンタクトホールに充填する方法を示す断面図、 第２図は、従来のアルミニウムの配線を示す断面図、第
３図は、従来の金属シリサイドをコンタクトホールに充
填する方法を示す断面図である。図において、11は基
板、12は絶縁膜、13はコンタクトホール、14は金属シリ
サイド膜、15はマスク、16は投射エネルギービーム、17
はコンタクトホール部の金属シリサイド、1 (a) to 1 (d) are sectional views showing a method for filling a contact hole with a metal silicide of the present invention, and FIG. 2 is a sectional view showing a conventional aluminum wiring, and FIG. FIG. 6 is a cross-sectional view showing a method of filling a contact hole with a conventional metal silicide. In the figure, 11 is a substrate, 12 is an insulating film, 13 is a contact hole, 14 is a metal silicide film, 15 is a mask, 16 is a projection energy beam, 17
Is the metal silicide of the contact hole,
Claims (1)
クトホールに金属シリサイドを形成する方法であって、 前記絶縁膜の表面及び前記コンタクトホール内の前記基
板の表面に延在する金属シリサイド膜を形成した後、該
金属シリサイド膜の前記コンタクトホールの形成領域に
選択的にエネルギービームを照射する工程と、 ついで、エネルギービームの照射により結晶化された金
属シリサイド膜と結晶化されていない金属シリサイド膜
との間のエッチングレートの差を利用し、前記絶縁膜表
面の結晶化されていない前記金属シリサイド膜をエッチ
ングにより除去し、前記コンタクトホール内の結晶化さ
れた金属シリサイドを残留させる工程と、 を含むことを特徴とする半導体装置の製造方法。1. A method of forming metal silicide in a contact hole provided in an insulating film formed on a surface of a substrate, the method comprising: forming a metal silicide film extending on the surface of the insulating film and the surface of the substrate in the contact hole. A step of selectively irradiating the contact hole formation region of the metal silicide film with an energy beam after the formation of the metal silicide film; Utilizing a difference in etching rate between the film and the film, the uncrystallized metal silicide film on the surface of the insulating film is removed by etching, and the crystallized metal silicide in the contact hole is left. A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115032A JPH084078B2 (en) | 1985-05-27 | 1985-05-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115032A JPH084078B2 (en) | 1985-05-27 | 1985-05-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271827A JPS61271827A (en) | 1986-12-02 |
| JPH084078B2 true JPH084078B2 (en) | 1996-01-17 |
Family
ID=14652522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115032A Expired - Lifetime JPH084078B2 (en) | 1985-05-27 | 1985-05-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084078B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2853143B2 (en) * | 1989-02-25 | 1999-02-03 | ソニー株式会社 | Method for manufacturing semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694671A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Manufacture of mis field-effect semiconductor device |
| JPS5756928A (en) * | 1980-09-22 | 1982-04-05 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58138053A (en) * | 1982-02-12 | 1983-08-16 | Nec Corp | Semiconductor device and manufacture thereof |
| JPS59100520A (en) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59126634A (en) * | 1983-01-10 | 1984-07-21 | Nec Corp | Formation of pattern |
-
1985
- 1985-05-27 JP JP60115032A patent/JPH084078B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61271827A (en) | 1986-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358340A (en) | Submicron patterning without using submicron lithographic technique | |
| KR0136569B1 (en) | Fabrication method of contact hole in semiconductor device | |
| JP2734027B2 (en) | Wiring formation method | |
| JPH084078B2 (en) | Method for manufacturing semiconductor device | |
| JPH0693442B2 (en) | Method for manufacturing semiconductor device | |
| JP2808674B2 (en) | Method for manufacturing semiconductor device | |
| JPS586306B2 (en) | Handout Taisouchino Seizouhouhou | |
| JPH0856024A (en) | Manufacture of integrated circuit | |
| JPH0467333B2 (en) | ||
| JP2855981B2 (en) | Method for manufacturing semiconductor device | |
| JP2671369B2 (en) | Method for manufacturing semiconductor device | |
| JP3132847B2 (en) | Method for manufacturing semiconductor device | |
| KR0155787B1 (en) | Formation method of contact hole in semiconductor device | |
| JPS6161545B2 (en) | ||
| JPH01191443A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| KR100314738B1 (en) | Method for forming gate electrode in semiconductor device | |
| JPS62198135A (en) | Semiconductor device and manufacture thereof | |
| JP2904094B2 (en) | Method for manufacturing semiconductor device | |
| JPH07201774A (en) | Manufacture of semiconductor device | |
| JP2699389B2 (en) | Method for manufacturing semiconductor device | |
| JP2737256B2 (en) | Method for manufacturing semiconductor device | |
| JPH04236450A (en) | Manufacture of semiconductor device | |
| JPH11135478A (en) | Manufacture of semiconductor device | |
| JPH05136174A (en) | Formation method of gate electrode | |
| JPH05144847A (en) | Method of forming electrode of semiconductor element |