JPH083780B2 - 計測システム - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直接メモリ転送（以下DMAという）機能を
有するアナログ入力装置における外部トリガ入力時点の
サンプルを求める手法に関する。

［従来の技術］ 従来より、コンピュータを用いて各種のアナログ信号
を計測する計測システムがある。このような計測システ
ムにおいては、高速のデータ収集を実現するために、第
４図に示すようにアナログ・データをDMA方式により主
記憶装置に転送することが行われている。第４図におい
て、41はアナログ入力信号を所定の周期でサンプリング
しディジタル信号に変換するアナログ・ディジタル変換
器（以下AD変換器という）、42はそのデイジタル・デー
タを取り込み一時的に蓄えるバッファである先入れ先出
し（FIFO）メモリである。43はDMA制御装置で、FIFOメ
モリ42中のデータをシステム・バス44経由で主記憶装置
６に転送するための制御を行う。45はコンピュータの中
央処理装置で、各部の全体的な制御を行う。

［発明が解決しようとする問題点］ このような計測システムによるデータ収集の際、外部
からトリガ信号が与えられた時点にサンプリングしたデ
ータを抽出する必要のある場合がある。このような場
合、従来の計測システムでは例えば次のような方式が用
いられている。

トリガ入力時点でアナログ・ディジタル変換動作を
停止し、その最後の変換時のデータを当該データとして
抽出する。

アナログ・データの特定ビットを外部トリガ入力時
にセットして、主記憶装置に転送することにより中央処
理装置が後で発見できるようにする。

しかしながら、上記の方式では外部トリガ入力時に
データ収集が中断されてしまい、連続的な計測が行え
ず、また方式では中央処理装置が特定ビットのセット
されているデータを探索するオーバヘッドが大きく、実
時間処理が困難であるという問題がある。

本発明の目的は、このような問題点を解決するもの
で、簡単な回路構成により、連続してデータ収集を行い
つつ外部トリガ入力時点のサンプル・データを容易に抽
出することのできる計測システムを提供することにあ
る。

［問題点を解決するための手段］ このような目的を達成するために、本発明は、 AD変換器によりアナログ入力信号をディジタル変換し
て先入れ先出しメモリに入れ、先入れ先出しメモリから
出力されるデータをDMA制御回路の制御により順次主記
憶装置にDMA転送し、その後この主記憶装置に格納され
たデータを中央処理装置により読み出し適宜の処理を行
うようにした計測システムにおいて、 外部からのトリガ入力があると前記AD変換器の出力デ
ータにマーク信号を付加して前記先入れ先出しメモリに
入力するマーク付加回路と、 前記先入れ先出しメモリから出力されるデータについ
てマークが付されているか否かを監視し、マークが検出
されたときには前記DMA制御回路に対してホールド信号
を発生すると共に前記中央処理装置に対して割込み要求
信号を発生し、中央処理装置から再開要求信号が与えら
れるとホールド信号出力を解除するマーク検出回路と を具備し、 前記DMA制御回路は、前記ホールド信号が与えられて
いるときはDMA転送動作を一時的に停止する機能を含
み、 前記中央処理装置は、前記割込み要求信号が入力され
た場合には、前記DMA制御回路が停止したときの主記憶
装置に対する書き込みアドレスを読み取り、その後DMA
転送を再開させるための再開要求信号を発生し、かつ主
記憶装置から前記当該アドレスに格納されているデータ
を読み出すことができる機能を含むように構成し、 前記AD変換器のAD変換動作を中断させることなく外部
トリガ信号入力時のデータを抽出し得るようにしたこと
を特徴とする。

［実施例］ 以下図面を参照して本発明の実施例を詳細に説明す
る。第１図は本発明に係る計測システムの一実施例を示
す要部構成図である。１はAD変換器、２は標本化クロッ
クを発生するクロック発生器、３はマーク付加回路、４
はFIFOメモリ、５はマーク検出回路、６はDMA制御回
路、７はシステム・バス、８は中央処理装置、９は主記
憶装置である。

AD変換器１は、クロック発生器２から与えられる標本
化クロックに同期してアナログ入力信号をディジタル値
に変換するものである。マーク付加回路３は、外部から
のトリガ入力があるとAD変換器１の出力データに例えば
１ビットのマーク信号（例えばビットデータ“1"）を付
加して出力するものである。

FIFOメモリ４はマーク付加回路２から出力されるデー
タをFIFO方式で複数個のデータを一時的に蓄えることの
できるメモリである。

マーク検出回路５は、FIFOメモリ４から出力されるデ
ータについてマークが付されているか否かを監視し、マ
ークが検出されたときにはDMA制御回路６に対してホー
ルド信号HOLDを発生してDMA転送を一時停止させると共
に中央処理装置８に対して割込み要求信号INTを発生す
るものである。また中央処理装置８から再開要求信号が
与えられるとホールド信号出力は解除される。

DMA制御回路６は、FIFOメモリ４から出力されるデー
タをシステム・バス７を介して主記憶装置９に転送する
制御を行うが、前記ホールド信号が与えられたときには
DMA転送を一時的に停止するようになっている。

中央処理装置８は、全体を制御する機能と共に、前記
割込み要求信号が入力された場合には割込み処理を実行
する。割込み処理とは、DMA制御回路からシステム・バ
スに出力されているアドレス（主記憶装置９への書き込
みアドレス）を読み取り、その後のDMA転送を再開させ
るための再開要求信号を発生し、また主記憶装置から前
記当該アドレスに格納されているデータを読み出し所定
の処理を行う処理である。

このような構成における動作を第２図および第３図のタ
イムチャートを用いて次に説明する。まず、クロック発
生器２から与えられる標本化クロック（第２図の
（ロ））に同期してAD変換器１はアナログ入力信号（同
図（イ））を標本化し同図（ハ）に示すようにディジタ
ル値を出力する。なお同図（ハ）中に示す数値はディジ
タル値そのものではなく、出力順の番号を示すものであ
る。

一方マーク付加回路３は、外部トリガ信号が入力され
た時点（同図（ニ））でマークを“1"として（同図
（ホ））その標本化データに付加し、これをFIFOメモリ
４に入力する。

他方、DMA制御回路６は、第３図に示すように、FIFO
メモリ４からデータを取り出し主記憶装置９に転送して
いる。ここでマークが“1"であるデータがFIFOメモリ４
から主記憶装置９に転送されると、マーク検出回路５は
同図（ロ）に示すようにそのマーク“1"を検出し、同図
（ハ）に示すようにホールド信号HOLDを発する。このホ
ールド信号によりDMA制御回路６を一時的に停止すると
共に割込み要求信号INT（同図（ニ））を中央処理装置
８に直接入力する。中央処理装置８はこの割込み要求信
号INTに基づく割込み処理を実行する。

すなわち、システム・バス７を介してDMA制御回路６
からのマークの付いていたデータ（外部トリガ入力時点
のデータ）が格納されたときのアドレス（当該データを
格納した主記憶装置９のアドレス）を読み取る。さらに
その後直ちに再開要求信号を“1"としてこれをマーク検
出回路５に与えホールド信号HOLDを解除する。DMA制御
回路６はこれにより転送動作を再開する。

再開要求信号を出力した後中央処理装置８は前記読み
取ったアドレスを用いて主記憶装置９から外部トリガ信
号入力時点のデータを読み出し、データに関する所定の
処理を行う。

なお、DMA制御回路６が停止している間にA/D変換され
たデータは、FIFOメモリ４に蓄えられ、DMA制御回路６
が動作を再開した後、順次転送される。

［発明の効果］ 以上詳細に説明したように、本発明によれば、外部ト
リガ信号入力時点のデータが格納されたアドレスを直接
求めることができるため、中央処理装置での処理が簡単
になると共に、AD変換のタイミングに影響を与えること
がないため、連続したデータ収集が可能となる。

また本発明ではマークを付加する部分とマークを検出
しDMA転送を一時的に停止させる部分が主体であり、従
来のシステムにきわめて簡単な回路を付加するだけで実
現できるという利点を有する。

【図面の簡単な説明】

第１図は本発明に係る計測システムの一実施例を示す要
部構成図、第２図および第３図は動作を説明するための
タイムチャート、第４図は従来の計測システムの一例を
示す構成図である。 １…AD変換器、２…クロック発生器、３…マーク付加回
路、４…FIFOメモリ、５…マーク検出回路、６…DMA制
御回路、７…システム・バス、８…中央処理装置、９…
主記憶装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】AD変換器によりアナログ入力信号をディジ
   タル変換して先入れ先出しメモリに入れ、先入れ先出し
   メモリから出力されるデータをDMA制御回路の制御によ
   り順次主記憶装置にDMA転送し、その後この主記憶装置
   に格納されたデータを中央処理装置により読み出し適宜
   の処理を行うようにした計測システムにおいて、 外部からのトリガ入力があると前記AD変換器の出力デー
   タにマーク信号を付加して前記先入れ先出しメモリに入
   力するマーク付加回路と、 前記先入れ先出しメモリから出力されるデータについて
   マークが付されているか否かを監視し、マークが検出さ
   れたときには前記DMA制御回路に対してホールド信号を
   発生すると共に前記中央処理装置に対して割込み要求信
   号を発生し、中央処理装置から再開要求信号が与えられ
   るとホールド信号出力を解除するマーク検出回路と を具備し、 前記DMA制御回路は、前記ホールド信号が与えられてい
   るときはDMA転送動作を一時的に停止する機能を含み、 前記中央処理装置は、前記割込み要求信号が入力された
   場合には、前記DMA制御回路が停止したときの主記憶装
   置に対する書き込みアドレスを読み取り、その後DMA転
   送を再開させるための再開要求信号を発生し、かつ主記
   憶装置から前記当該アドレスに格納されているデータを
   読み出すことができる機能を含むように構成し、 前記AD変換器のAD変換動作を中断させることなく外部ト
   リガ信号入力時のデータを抽出し得るようにしたことを
   特徴とする計測システム。