JPH01163821A - 計測システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直接メモリ転送（以下ＤＭＡという）機能を
有するアナログ入力装置における外部トリガ入力時点の
サンプルを求める手法に関する。

［従来の技術］ 従来より、コンピュータを用いて各種のアナログ信号を
計測する計測システムがある。このような計測システム
においては、高速のデータ収集を実現するために、第４
図に示すようにアナログ・データをＤＭＡ方式により主
記憶装置に転送することが行われている。第４図におい
て、４１はアナログ入力信号を所定の周期でサンプリン
グしディジタル信号に変換するアナログ・ディジタル変
換器（以下ＡＤ変換器という）、４２はそのディジタル
・データを取り込み一時的に蓄えるバッファである先入
れ先出しくＦ　Ｉ　ＦＯ）メモリである。

４３はＤＭＡ制御装置で、ＦＩＦＯメモリ４２中のデー
タをシステム・バス４４経出で主記憶装置６に転送する
ための制御を行う、４５はコンピュータの中央処理装置
で、各部の全体的な制御を行う。

［発明が解決しようとする問題点］ このような計測システムによるデータ収集の際、外部か
らトリガ信号が与えられた時点にサンプリングしたデー
タを抽出する必要のある場合がある。

このような場合、従来の計測システムでは例えば次のよ
うな方式が用いられている。

■トリガ入力時点でアナログ・ディジタル変換動作を停
止し、その最後の変換時のデータを当該データとして抽
出する。

■アナログ・データの特定ビットを外部トリガ入力時に
セットして、主記憶装置に転送することにより中央処理
装置が後で発見できるようにする。

しかしながら、上記■の方式では外部トリガ入力時にデ
ータ収集が中断されてしまい、連続的な計測が行えず、
また■方式では中央処理装置が特定ビットのセットされ
ているデータを探索するオーバヘッドが大きく、実時間
処理が困難であるという問題がある。

本発明の目的は、このような問題点を解決するもので、
簡単な回８＠構成により、連続してデータ収集を行いつ
つ外部トリガ入力時点のサンプル・データを容易に抽出
することのできる計測システムを提供することにある。

［問題点を解決するための手段］ このような目的を達成するために、本発明は、ＡＤ変換
器によりアナログ入力信号をディジタル変換して先入れ
先出しメモリに入れ、先入れ先出しメモリから出力され
るデータをＤＭＡ制御回路の制御により順次主記憶装置
にＤＭＡ転送し、その後この主記憶装置に格納されたデ
ータを中央処理装置により読み出し適宜の処理を行うよ
うにした計測システムにおいて、 外部からのトリガ入力があると前記ＡＤ変換器の出力デ
ータにマーク信号を付加して前記先入れ先出しメモリに
入力するマーク付加回路と、前記先入れ先出しメモリか
ら出力されるデータについてマークが付されているか否
かを監視し、マークが検出されたときには前記ＤＭＡ制
御回路に対してホールド信号を発生すると共に前記中央
処理装置に対して割込み要求信号を発生し、中央処理装
置から再開要求信号が与えられるとホールド信号出力零
解除するマーク検出回路とを具備し、 前記Ｄ　Ｍ　Ａ　ＩＩ＋御回路は、前記ホールド信号が
与えられているときはＤＭＡ転送動作を一時的に停止す
る機能を含み、 前記中央処理装置は、前記割込み要求信号が入力された
場合には、前記Ｄ　Ｍ　Ａ　ＩＩＩ御回銘が停止したと
きの主記憶装置に対する書き込みアドレスを読み取り、
その後ＤＭＡ転送を再開させるための再開要求信号を発
生し、かつ主記憶装置から前記当該アドレスに格納され
ているデータを読み出すことができる機能を含むように
構成し、前記ＡＤ変換器のＡＤ変換動作を中断させるこ
となく外部トリガ信号入力時のデータを抽出し得るよう
にしたことを特徴とする。

［実施例］ 以下図面を参照して本発明の実施例を詳細に説明する。

第１図は本発明仲係る計測システムの一実施例を示す要
部構成図である−、１はＡＤ変換器、２は標本化クロッ
クを発生するクロック発生器、３はマーク付加回路、４
はＦＩＦＯメモリ、５はマーク検出回路、６はＤＭＡ制
御回路、７はシステム・バス、８は中央処理装置、９は
主記憶装置である。

ＡＤ変換器１は、クロック発生器２から与えられる標本
化クロックに同期してアナログ入力信号をディジタル値
に変換するものである。マーク付加回路３は、外部から
のトリガ入力があるとＡＤ変換器１の出力データに例え
ば１ビツトのマーク信号（例えばビヴトデータ”１″）
を付加して出力するものである。

ＦＩＦＯメモリ４はマーク付加回路２から出力されるデ
ータをＦＩＦＯ方式で複数個のデータを一時的に蓄える
ことのできるメモリである。

マーク検出回路５は、ＦＩＦＯメモリ４から出力される
データについてマークが付されているか否かを監視し、
マークが検出されたときにはＤＭＡ制０１１回１ｉ’！
６に対してホールド信号ＨＯＬＤを発生してＤＭＡ転送
を一時停止させると共に中央処理装Ｗ８に対して割込み
要求信号ＩＮＴを発生するものである。ｔた中央処理装
置８から再開要求信号が与えられるとホールド信号出力
は解除される。

Ｄ　Ｍ　Ａ　ＩＩＩ御回路６は、ＦＩＦＯメモリ４から
出力されるデータをシステム・バス７を介して主記憶装
置９に転送する制御を行うが、前記ホールド信号が与え
られたときにはＤＭＡ転送を一時的に停止するようにな
っている。

中央処理装置８は、全体を制御する機能と共に、前記割
込み要求信号が入力された場合には割込み処理を実行す
る２割込み処理とは、ＤＭＡ制御回路からシステム・バ
スに出力されているアドレス（主記憶装置９への書き込
みアドレス）を読み取り、その後ＤＭＡ転送を再開させ
るための再開要求信号を発生し、また主記憶装置から前
記当該アドレスに格納されているデータを読み出し所定
の処理を行う処理である。

このような構成における動作を第２図および第３図のタ
イムチャートを用いて次に説明する。まず、クロック発
生器２から与えられる標本化クロック（第２図の（ロ）
）に同期してＡＤ変換器１はアナログ入力信号（同図（
イ））を標本化し同図（ハ）に示すようにディジタル値
を出力する。

なお同図（ハ）中に示す数値はディジタル値そのもので
はなく、出力順の番号を示すものである。

一方マーク付加回路３は、外部トリガ信号が入力された
時点（同図（ニ））でマークをｎ１″として（同図（ホ
））その標本化データに付加し、これをＦＩＦＯメモリ
４に入力する。

他方、ＤＭＡ制御回ＦＩ＆６は一第３図に示すように、
ＦＴＦＯメモリ４からデータを取り出し主記憶装［９に
転送している。ここでマークが”１”であるデータがＦ
ＩＦＯメモリ４から主記憶装置９に転送されると、マー
ク検出回路５は同図（ロ）に示すようにそのマーク″１
”を検出し、同図（ハ）に示すようにホールド信号ＨＯ
ＬＤを発する。　このホールド信号によりＤＭＡ制御回
路６は一時的に停止すると共に割込み要求信号ＩＮＴ（
同図（ニ））を中央処理装置８に直接入力する。

中央処理装置８はこの割込み要求信号ＩＮＴに基づ（割
込み処理を実行する。

すなわち、システム・バス７を介してＤＭＡ制御回路６
からマークの付いていたデータ（外部トリガ入力時点の
データ）が格納されたときのアドレス（当該データを格
納した主記憶装置９のアドレス）を読み取る。さらにそ
の後直ちに再開要求信号を”１″としてこれをマーク検
出回路５に与えホールド信号ＨＯＬＤを解除する。ＤＭ
Ａ制御回路６はこれにより転送動作を再開する。

再開要求信号を出力した後中央処理装置８は前記読み取
ったアドレスを用いて主記憶装置９から外部トリガ信号
入力時点のデータを読み出し、データに関する所定の処
理を行う。

なお、ＤＭＡ制御回路６が停止している間にＡ／Ｄ変換
されたデータは、ＦＩＦＯメモリ４に蓄えられ、ＤＭＡ
制御回路６が動作を再開した後、順次転送される。

［発明の効果］ 以上詳細に説明したように、本発明によれば、外部トリ
ガ信号入力時点のデータが格納されたアドレスを直接求
めることができるため、中央処理装置での処理が簡単に
なると共に、ＡＤ変換のりイミングに影響を与えること
がないため、連続したデータ収集が可能となる。

また本発明ではマークを付加する部分とマークを検出し
ＤＭＡ転送を一時的に停止させる部分が主体であり、従
来のシステムにきわめて簡単な回路を付加するだけで実
現できるという利点を有する。

【図面の簡単な説明】

第１図は本発明に係る計測システムの一実施例を示す要
部構成図、第２図および第３図は動作を説明゛するため
のタイムチャート、第４図は従来の計測システムの一例
を示す構成図である。 １・・・ＡＤ変換器、２・・・クロック発生器、３・・
・マーク付加回路、４・・・ＦＩＦＯメモリ、５・・・
マーク検出回路、６・・・Ｄ　Ｍ　Ａ　＄３　ｖＲ回路
、７・・・システム・バス、８・・・中央処理装置、９
・・・主記憶装置。 第４図 システム・バス →Ｊ　　　　　　　　　　　ネ３

Claims (1)

1. 【特許請求の範囲】 ＡＤ変換器によりアナログ入力信号をディジタル変換し
   て先入れ先出しメモリに入れ、先入れ先出しメモリから
   出力されるデータをＤＭＡ制御回路の制御により順次主
   記憶装置にＤＭＡ転送し、その後この主記憶装置に格納
   されたデータを中央処理装置により読み出し適宜の処理
   を行うようにした計測システムにおいて、 外部からのトリガ入力があると前記ＡＤ変換器の出力デ
   ータにマーク信号を付加して前記先入れ先出しメモリに
   入力するマーク付加回路と、前記先入れ先出しメモリか
   ら出力されるデータについてマークが付されているか否
   かを監視し、マークが検出されたときには前記ＤＭＡ制
   御回路に対してホールド信号を発生すると共に前記中央
   処理装置に対して割込み要求信号を発生し、中央処理装
   置から再開要求信号が与えられるとホールド信号出力を
   解除するマーク検出回路と を具備し、 前記ＤＭＡ制御回路は、前記ホールド信号が与えられて
   いるときはＤＭＡ転送動作を一時的に停止する機能を含
   み、 前記中央処理装置は、前記割込み要求信号が入力された
   場合には、前記ＤＭＡ制御回路が停止したときの主記憶
   装置に対する書き込みアドレスを読み取り、その後ＤＭ
   Ａ転送を再開させるための再開要求信号を発生し、かつ
   主記憶装置から前記当該アドレスに格納されているデー
   タを読み出すことができる機能を含むように構成し、 前記ＡＤ変換器のＡＤ変換動作を中断させることなく外
   部トリガ信号入力時のデータを抽出し得るようにしたこ
   とを特徴とする計測システム。