JPH0752579Y2 - オーバーレンジ・アンダーレンジのモニタ回路 - Google Patents
オーバーレンジ・アンダーレンジのモニタ回路Info
- Publication number
- JPH0752579Y2 JPH0752579Y2 JP13554689U JP13554689U JPH0752579Y2 JP H0752579 Y2 JPH0752579 Y2 JP H0752579Y2 JP 13554689 U JP13554689 U JP 13554689U JP 13554689 U JP13554689 U JP 13554689U JP H0752579 Y2 JPH0752579 Y2 JP H0752579Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- underrange
- overrange
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 この考案は、多数のデジタルデータの中で所定の範囲を
越えるデータがあるか否かを判定するオーバーレンジ・
アンダーレンジのモニタ回路の改良に関するものであ
る。
越えるデータがあるか否かを判定するオーバーレンジ・
アンダーレンジのモニタ回路の改良に関するものであ
る。
〈従来技術〉 計測器などでは、多数のデジタルデータ中に所定のレン
ジの範囲外になるデータがあるか否かを判定する必要が
生じる。この様な場合の判定手順として、デジタルデー
タの範囲の最大値または最小値を比較器を用いて比較
し、デジタルデータを格納するデータメモリに拡張ビッ
トを設けて、レンジ外のデータの拡張ビットを立てるよ
うにしていた。
ジの範囲外になるデータがあるか否かを判定する必要が
生じる。この様な場合の判定手順として、デジタルデー
タの範囲の最大値または最小値を比較器を用いて比較
し、デジタルデータを格納するデータメモリに拡張ビッ
トを設けて、レンジ外のデータの拡張ビットを立てるよ
うにしていた。
また、アナログデジタル変換器によってデジタルデータ
に変換の途中で、データが確立するタイミングで比較器
によりデータの取りうる値の最大値または最小値と比較
し、レンジを越えるデータがあったときにフラグを立て
て転送したデータ中にオーバーレンジまたはアンダーレ
ンジのデータがあることをプロセッサに知らせるように
していた。
に変換の途中で、データが確立するタイミングで比較器
によりデータの取りうる値の最大値または最小値と比較
し、レンジを越えるデータがあったときにフラグを立て
て転送したデータ中にオーバーレンジまたはアンダーレ
ンジのデータがあることをプロセッサに知らせるように
していた。
さらに、データメモリに取り込まれたデータをプロセッ
サが直接読み出して、アンダーレンジであるかオーバー
レンジであるかを判断するようにする場合もあった。
サが直接読み出して、アンダーレンジであるかオーバー
レンジであるかを判断するようにする場合もあった。
〈考案が解決すべき課題〉 しかしながら、拡張ビットを立てる手順では拡張ビット
の分だけハードウエア的にメモリを用意する必要があ
り、またソフトウエアで拡張ビットをチェックしなけれ
ばならないという課題があった。
の分だけハードウエア的にメモリを用意する必要があ
り、またソフトウエアで拡張ビットをチェックしなけれ
ばならないという課題があった。
また、アナログデジタル変換中に比較する手順では、ハ
ード的に比較器、DMA転送中であることを知る判断回路
及びフラグ回路が必要であった。
ード的に比較器、DMA転送中であることを知る判断回路
及びフラグ回路が必要であった。
さらに、プロセッサが判断する手順では、データ量が多
いとプロセッサのデータ処理時間の負担が大きく、プロ
セッサのパフォーマンスが低下するという課題があっ
た。
いとプロセッサのデータ処理時間の負担が大きく、プロ
セッサのパフォーマンスが低下するという課題があっ
た。
〈考案の目的〉 この考案の目的は、簡単な回路構成でオーバーレンジ・
アンダーレンジを判定することが出来るモニタ回路を提
供することにある。
アンダーレンジを判定することが出来るモニタ回路を提
供することにある。
〈課題を解決する為の手段〉 前記課題を解決するために本考案では、データ転送中の
デジタルデータをアンダーフロー判定部及びオーバーフ
ロー判定部で判定し、その結果をレジスタに保持するよ
うにして、データ転送の前にこのレジスタをクリヤし、
かつデータ転送終了後にレジスタの内容を読み出すよう
にしたものである。
デジタルデータをアンダーフロー判定部及びオーバーフ
ロー判定部で判定し、その結果をレジスタに保持するよ
うにして、データ転送の前にこのレジスタをクリヤし、
かつデータ転送終了後にレジスタの内容を読み出すよう
にしたものである。
〈作用〉 簡単な構成でオーバーフロー、アンダーフローしたデー
タがあるかを判定できる。
タがあるかを判定できる。
〈実施例〉 第１図に本考案に係るオーバーレンジ・アンダーレンジ
のモニタ回路の一実施例を示す。第１図において、10は
データメモリであり、計測器などによって取得したデジ
タルデータが格納される。11はメインメモリであり、デ
ータメモリ10からDMA（Direct Memory Access）転送ま
たは図示しないプロセッサにより、データバス12を介し
てデジタルデータが転送される。13はデータメモリ10と
データバス12の間に挿入されたバッファである。14は本
考案に係るオーバーレンジ・アンダーレンジのモニタ回
路であり、制御信号としてデータメモリ10のアウトプッ
トイネーブル信号と同じストローブ信号STB、セットさ
れたフラグをクリヤする為の信号であるFCLR、データメ
モリ10のチップセレクト信号と同じDM信号及びこのモニ
タ回路14内のフラグを読み出す為の信号であるFRD信号
が入力される。また、データバス12からバスD0〜D11が
入力され、オーバーレンジのデジタルデータがあること
を表わすオーバーレンジ信号OVR、アンダーレンジのデ
ジタルデータがあることを表わすアンダーレンジ信号UD
Rがデータバス12のD0とD1に出力される。オーバーレン
ジ・アンダーレンジのモニタ回路14はデータバス12に出
力されるデジタルデータを取り込み、制御信号STB、FCL
R、DM、FRDによってオーバーレンジ、アンダーレンジを
判定してフラグをセットし、オーバーフロー信号OVR、
アンダーフロー信号UDRをデータバス12に出力する。図
示しないプロセッサはこのオーバーフロー信号OVR、ア
ンダーフロー信号UDRを読み込んで、所定のレンジ外の
デジタルデータがあることを知る。また、必要に応じて
メインメモリ11に転送されたデジタルデータを調べて、
どのデータがレンジ外であるかを知るようにする。
のモニタ回路の一実施例を示す。第１図において、10は
データメモリであり、計測器などによって取得したデジ
タルデータが格納される。11はメインメモリであり、デ
ータメモリ10からDMA（Direct Memory Access）転送ま
たは図示しないプロセッサにより、データバス12を介し
てデジタルデータが転送される。13はデータメモリ10と
データバス12の間に挿入されたバッファである。14は本
考案に係るオーバーレンジ・アンダーレンジのモニタ回
路であり、制御信号としてデータメモリ10のアウトプッ
トイネーブル信号と同じストローブ信号STB、セットさ
れたフラグをクリヤする為の信号であるFCLR、データメ
モリ10のチップセレクト信号と同じDM信号及びこのモニ
タ回路14内のフラグを読み出す為の信号であるFRD信号
が入力される。また、データバス12からバスD0〜D11が
入力され、オーバーレンジのデジタルデータがあること
を表わすオーバーレンジ信号OVR、アンダーレンジのデ
ジタルデータがあることを表わすアンダーレンジ信号UD
Rがデータバス12のD0とD1に出力される。オーバーレン
ジ・アンダーレンジのモニタ回路14はデータバス12に出
力されるデジタルデータを取り込み、制御信号STB、FCL
R、DM、FRDによってオーバーレンジ、アンダーレンジを
判定してフラグをセットし、オーバーフロー信号OVR、
アンダーフロー信号UDRをデータバス12に出力する。図
示しないプロセッサはこのオーバーフロー信号OVR、ア
ンダーフロー信号UDRを読み込んで、所定のレンジ外の
デジタルデータがあることを知る。また、必要に応じて
メインメモリ11に転送されたデジタルデータを調べて、
どのデータがレンジ外であるかを知るようにする。
次に、第２図タイムチャートに基づいて第１図実施例の
動作を説明する。第２図（イ）は図示しないプロセッサ
のバスサイクルを、（ロ）〜（ニ）はそれぞれ制御信号
FCLR、STB、DMを。（ホ）はデータバス12の状態を、
（ヘ）は制御信号FRDを表わす。バスサイクルＡでアナ
ログデジタル変換器などによりデータメモリ10に対して
計測したデータの取得が終了すると、プロセッサはサイ
クルＢで制御信号FCLRを低レベルにし、その結果オーバ
ーレンジ・アンダーレンジのモニタ回路14内部のレジス
タがリセットされる。それによって、オーバーレンジ信
号OVR、アンダーレンジ信号UDRがクリヤされる。その
後、ＤでDMA転送が開始される。DMA転送中はデータメモ
リ10が順次アクセスされるので、データバス12にデータ
メモリ10に格納されたデジタルデータが順次現れ、また
データメモリ10のアウトプットイネーブル信号、チップ
セレクト信号に基づく制御信号STB、DMが発生する。オ
ーバーレンジ・アンダーレンジのモニタ回路14はデータ
バス12上のデータを取り込み、制御信号STB、DMによっ
てオーバーレンジ、アンダーレンジを判断してその結果
を内部レジスタに保持する。DMA転送が終了した後のバ
スサイクルＦで制御信号FRDが低レベルになり、オーバ
ーレンジ信号OVR、アンダーレンジ信号UDRがデータバス
12に出力される。プロセッサはこれらの信号を取り込
み、オーバーレンジデータ、アンダーレンジデータがあ
るかを判断する。
動作を説明する。第２図（イ）は図示しないプロセッサ
のバスサイクルを、（ロ）〜（ニ）はそれぞれ制御信号
FCLR、STB、DMを。（ホ）はデータバス12の状態を、
（ヘ）は制御信号FRDを表わす。バスサイクルＡでアナ
ログデジタル変換器などによりデータメモリ10に対して
計測したデータの取得が終了すると、プロセッサはサイ
クルＢで制御信号FCLRを低レベルにし、その結果オーバ
ーレンジ・アンダーレンジのモニタ回路14内部のレジス
タがリセットされる。それによって、オーバーレンジ信
号OVR、アンダーレンジ信号UDRがクリヤされる。その
後、ＤでDMA転送が開始される。DMA転送中はデータメモ
リ10が順次アクセスされるので、データバス12にデータ
メモリ10に格納されたデジタルデータが順次現れ、また
データメモリ10のアウトプットイネーブル信号、チップ
セレクト信号に基づく制御信号STB、DMが発生する。オ
ーバーレンジ・アンダーレンジのモニタ回路14はデータ
バス12上のデータを取り込み、制御信号STB、DMによっ
てオーバーレンジ、アンダーレンジを判断してその結果
を内部レジスタに保持する。DMA転送が終了した後のバ
スサイクルＦで制御信号FRDが低レベルになり、オーバ
ーレンジ信号OVR、アンダーレンジ信号UDRがデータバス
12に出力される。プロセッサはこれらの信号を取り込
み、オーバーレンジデータ、アンダーレンジデータがあ
るかを判断する。
次に、第３図にオーバーレンジ・アンダーレンジのモニ
タ回路14の内部構成を示す。第３図において、20は多入
力のアンドゲートであり、データバス12の信号D04〜D1
5、制御信号DM及びフリップフロップ23の反転出力の
それぞれを反転した信号が入力される。アンドゲート20
はアンダーレンジ判定部として働く。21はオアゲートで
あり、アンドゲート20の出力及びフリップフロップ23の
反転出力をインバータ24で反転した信号が入力され
る。22はアンドゲートであり、オアゲート21の出力及び
制御信号FCLRが入力される。このアンドゲート22の出力
はレジスタとして働くフリップフロップ23のデータ端子
Ｄに入力され、またその出力Ｑは３ステートバッファ25
に入力される。この３ステートバッファ25のオンオフは
制御信号FRDで制御される。ゲート20でアンダーレンジ
を検出し、その結果はフリップフロップ23に保持され
る。バッファ25の出力はアンダーレンジ信号UDRにな
る。26は多入力のアンドゲートであり、データバス12上
の信号D04〜D15及び制御信号DMとフリップフロップ29の
反転出力を反転した信号が入力される。このアンドゲ
ート26はオーバーレンジ判定部として働く。27はオアゲ
ートであり、アンドゲート26の出力及びフリップフロッ
プ29の反転出力をインバータ30で反転した信号が入力
される。28はアンドゲートであり、オアゲート27の出力
及び制御信号FCLRが入力され、その出力はレジスタとし
て働くフリップフロップ29のデータ端子Ｄに入力され
る。31はステートバッファであり、フリップフロップ29
の出力Ｑが入力される。バッファ31のオンオフは制御信
号FRDで制御される。ゲート26でオーバーレンジを検出
し、その結果はフリップフロップ29に保持される。バッ
ファ31の出力はオーバーフロー信号OVRになる。
タ回路14の内部構成を示す。第３図において、20は多入
力のアンドゲートであり、データバス12の信号D04〜D1
5、制御信号DM及びフリップフロップ23の反転出力の
それぞれを反転した信号が入力される。アンドゲート20
はアンダーレンジ判定部として働く。21はオアゲートで
あり、アンドゲート20の出力及びフリップフロップ23の
反転出力をインバータ24で反転した信号が入力され
る。22はアンドゲートであり、オアゲート21の出力及び
制御信号FCLRが入力される。このアンドゲート22の出力
はレジスタとして働くフリップフロップ23のデータ端子
Ｄに入力され、またその出力Ｑは３ステートバッファ25
に入力される。この３ステートバッファ25のオンオフは
制御信号FRDで制御される。ゲート20でアンダーレンジ
を検出し、その結果はフリップフロップ23に保持され
る。バッファ25の出力はアンダーレンジ信号UDRにな
る。26は多入力のアンドゲートであり、データバス12上
の信号D04〜D15及び制御信号DMとフリップフロップ29の
反転出力を反転した信号が入力される。このアンドゲ
ート26はオーバーレンジ判定部として働く。27はオアゲ
ートであり、アンドゲート26の出力及びフリップフロッ
プ29の反転出力をインバータ30で反転した信号が入力
される。28はアンドゲートであり、オアゲート27の出力
及び制御信号FCLRが入力され、その出力はレジスタとし
て働くフリップフロップ29のデータ端子Ｄに入力され
る。31はステートバッファであり、フリップフロップ29
の出力Ｑが入力される。バッファ31のオンオフは制御信
号FRDで制御される。ゲート26でオーバーレンジを検出
し、その結果はフリップフロップ29に保持される。バッ
ファ31の出力はオーバーフロー信号OVRになる。
次に、第３図の回路の動作を説明する。第２図で説明し
たように、DMA転送に先立って制御信号FCLRが低レベル
になる。その為、アンドゲート22、28の出力が低レベル
になり、次のSTB信号の立ち上がりでフリップフロップ2
3、29がクリヤされる。データバス12上の信号D04〜D15
の全てが低レベル（アンダーレンジ）になるとアンドゲ
ート20の出力が高レベルになり、この高レベルはゲート
21、22を介してフリップフロップ23のデータ端子Ｄに印
加され、フリップフロップがセットされる。一度セット
されるとインバータ24の出力は高レベルを維持するの
で、アンドゲート20の状態にかかわらずこのセット状態
を維持する。また、D04〜D15の全てが高レベル（オーバ
ーレンジ）になるとアンドゲート26の出力が高レベルに
なり、フリップフロップ29がセットされる。このセット
状態はインバータ30、オアゲート27によりアンドゲート
26の状態にかかわらず維持される。第２図に示すよう
に、DMA転送が終了した時点で制御信号FRDが低レベルに
なり、オーバーフロー信号OVR、アンダーフロー信号UDR
が読み出される。第４図はDMA転送中の１サイクルの状
態を示したものである。時刻T1で（Ａ）のようにデータ
メモリ10のアドレスが出力されると、（Ｃ）のように制
御信号DMが低レベルになる。その後時刻T2で（Ｂ）のよ
うに制御信号STBが低レベルになるとデータバス12上に
データが出力される。アンドゲート20（26）はアンダー
レンジ（オーバーレンジ）を判定し、（Ｅ）のように出
力する。T3でSTB信号が立ち上がると、ゲート20（26）
の出力はフリップフロップ23（29）に取り込まれ、
（Ｆ）のようにアンダーフロー信号UDR（オーバーフロ
ー信号OVR）が発生する。T4でデータメモリ10のアドレ
スの出力が終わり、制御信号DMが高レベルになる。
たように、DMA転送に先立って制御信号FCLRが低レベル
になる。その為、アンドゲート22、28の出力が低レベル
になり、次のSTB信号の立ち上がりでフリップフロップ2
3、29がクリヤされる。データバス12上の信号D04〜D15
の全てが低レベル（アンダーレンジ）になるとアンドゲ
ート20の出力が高レベルになり、この高レベルはゲート
21、22を介してフリップフロップ23のデータ端子Ｄに印
加され、フリップフロップがセットされる。一度セット
されるとインバータ24の出力は高レベルを維持するの
で、アンドゲート20の状態にかかわらずこのセット状態
を維持する。また、D04〜D15の全てが高レベル（オーバ
ーレンジ）になるとアンドゲート26の出力が高レベルに
なり、フリップフロップ29がセットされる。このセット
状態はインバータ30、オアゲート27によりアンドゲート
26の状態にかかわらず維持される。第２図に示すよう
に、DMA転送が終了した時点で制御信号FRDが低レベルに
なり、オーバーフロー信号OVR、アンダーフロー信号UDR
が読み出される。第４図はDMA転送中の１サイクルの状
態を示したものである。時刻T1で（Ａ）のようにデータ
メモリ10のアドレスが出力されると、（Ｃ）のように制
御信号DMが低レベルになる。その後時刻T2で（Ｂ）のよ
うに制御信号STBが低レベルになるとデータバス12上に
データが出力される。アンドゲート20（26）はアンダー
レンジ（オーバーレンジ）を判定し、（Ｅ）のように出
力する。T3でSTB信号が立ち上がると、ゲート20（26）
の出力はフリップフロップ23（29）に取り込まれ、
（Ｆ）のようにアンダーフロー信号UDR（オーバーフロ
ー信号OVR）が発生する。T4でデータメモリ10のアドレ
スの出力が終わり、制御信号DMが高レベルになる。
第３図の回路は１個のPLD（Programable Logic Array）
に作り込むことが出来る。この作り込みは下記の式によ
り達成することが出来る。
に作り込むことが出来る。この作り込みは下記の式によ
り達成することが出来る。
UDR:＝FCLR＆（|DM＆|D04＆D05＆|D06＆|D07＆|D08＆|D
09＆|D10＆|D11＆|D12＆|D13＆|D14＆|D15|UDR＃UD
R）； OVR:＝FCLR＆（|DM＆D04＆D05＆D06＆D07＆D08＆D09＆D
10＆D11＆D12＆D13＆D14＆D15OVR＃OVR）； 従って、極簡単な構成でアンダーレンジ、オーバーレン
ジのデータがあることを調べることが出来る。データ長
が長くなっても、より多ピンのPLDを用いることにより
対応することが出来る。
09＆|D10＆|D11＆|D12＆|D13＆|D14＆|D15|UDR＃UD
R）； OVR:＝FCLR＆（|DM＆D04＆D05＆D06＆D07＆D08＆D09＆D
10＆D11＆D12＆D13＆D14＆D15OVR＃OVR）； 従って、極簡単な構成でアンダーレンジ、オーバーレン
ジのデータがあることを調べることが出来る。データ長
が長くなっても、より多ピンのPLDを用いることにより
対応することが出来る。
〈考案の効果〉 以上、実施例に基づいて具体的に説明したように、この
考案ではデータ転送中のデータのオーバーフロー、アン
ダーフローを判定してレジスタをセットし、転送終了後
にこのレジスタの内容を読み出すようにした。その為、
簡単な回路構成でレンジ外のデータがあるかを判定する
ことが出来るという効果がある。
考案ではデータ転送中のデータのオーバーフロー、アン
ダーフローを判定してレジスタをセットし、転送終了後
にこのレジスタの内容を読み出すようにした。その為、
簡単な回路構成でレンジ外のデータがあるかを判定する
ことが出来るという効果がある。
また、データ転送中のデータを取り込んで判定するの
で、処理時間がほとんど必要でないという効果もある。
で、処理時間がほとんど必要でないという効果もある。
さらに、データ転送されたデータのみ判定し、処理が不
必要なデータは判定しないので、ロスが無いという効果
もある。
必要なデータは判定しないので、ロスが無いという効果
もある。
第１図は本考案に係るオーバーレンジ・アンダーレンジ
のモニタ回路の構成を示す図、第２図及び第４図はその
動作を説明するためのタイムチャート、第３図は具体的
な回路構成図である。 10…データメモリ、12…データバス、14…オーバーレン
ジ、アンダーレンジのモニタ回路、20,22,26,28…アン
ドゲート、21,27…オアゲート、23,29…フリップフロッ
プ。
のモニタ回路の構成を示す図、第２図及び第４図はその
動作を説明するためのタイムチャート、第３図は具体的
な回路構成図である。 10…データメモリ、12…データバス、14…オーバーレン
ジ、アンダーレンジのモニタ回路、20,22,26,28…アン
ドゲート、21,27…オアゲート、23,29…フリップフロッ
プ。
Claims (1)
- 【請求項１】データバス上のデジタルデータが入力さ
れ、このデジタルデータが所定のレンジ以下であること
を判定するアンダーレンジ判定部と、 このアンダーレンジ判定部が判定したアンダーレンジ信
号を保持するレジスタと、 前記デジタルデータが入力され、このデジタルデータが
所定のレンジ以上であることを判定するオーバーレンジ
判定部と、 このオーバーレンジ判定部が判定したオーバーレンジ信
号を保持するレジスタとを有し、 データ転送の前に前記レジスタをクリヤし、かつデータ
転送が終了したときにこのレジスタの内容を読み出すよ
うにしたことを特徴とするオーバーレンジ・アンダーレ
ンジのモニタ回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13554689U JPH0752579Y2 (ja) | 1989-11-22 | 1989-11-22 | オーバーレンジ・アンダーレンジのモニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13554689U JPH0752579Y2 (ja) | 1989-11-22 | 1989-11-22 | オーバーレンジ・アンダーレンジのモニタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0374315U JPH0374315U (ja) | 1991-07-25 |
| JPH0752579Y2 true JPH0752579Y2 (ja) | 1995-11-29 |
Family
ID=31682810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13554689U Expired - Lifetime JPH0752579Y2 (ja) | 1989-11-22 | 1989-11-22 | オーバーレンジ・アンダーレンジのモニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752579Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018115865A (ja) * | 2017-01-16 | 2018-07-26 | 横河電機株式会社 | 圧力測定器 |
-
1989
- 1989-11-22 JP JP13554689U patent/JPH0752579Y2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018115865A (ja) * | 2017-01-16 | 2018-07-26 | 横河電機株式会社 | 圧力測定器 |
| US10620074B2 (en) | 2017-01-16 | 2020-04-14 | Yokogawa Electric Corporation | Pressure gauge with variable measurement range and display thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374315U (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6782433B2 (en) | Data transfer apparatus | |
| JP2008287319A (ja) | 半導体デバイス、電子装置及びアクセスログ取得方法 | |
| JPH0752579Y2 (ja) | オーバーレンジ・アンダーレンジのモニタ回路 | |
| US6751512B1 (en) | Data recorder and module | |
| EP0436211B1 (en) | Apparatus enabling observation of internal memory-mapped registers | |
| US7228367B2 (en) | Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof | |
| JP2638014B2 (ja) | 信号検出回路 | |
| JP3145765B2 (ja) | 情報処理装置 | |
| JPH06202715A (ja) | 状態変化検知記録回路 | |
| KR910001560B1 (ko) | Ibm-pc를 이용한 온도 모니터링 시스템 | |
| JP2504044B2 (ja) | パルス計測装置 | |
| JP2789906B2 (ja) | Ｍｐｕ周辺装置 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JP2839545B2 (ja) | データアクセス方式 | |
| JP3207890B2 (ja) | 波形記憶装置のメモリアクセス方法 | |
| KR100605902B1 (ko) | 통신시스템에서 제어버스 억세스 장치 및 방법 | |
| JP3033334B2 (ja) | データ記憶装置 | |
| JP2982164B2 (ja) | 多機能アナログ・ディジタル変換装置 | |
| CN117849127A (zh) | 血细胞分析仪、血细胞信号采集装置和方法 | |
| JPS6016963Y2 (ja) | アドレスチエツク回路 | |
| JPH03100851A (ja) | 先入れ先出し記憶装置 | |
| JPH04358253A (ja) | 信号処理装置 | |
| JPH0589256A (ja) | アナログ入力制御装置 | |
| JPH083780B2 (ja) | 計測システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |