JP2789906B2 - Ｍｐｕ周辺装置 - Google Patents
Ｍｐｕ周辺装置Info
- Publication number
- JP2789906B2 JP2789906B2 JP1178692A JP1178692A JP2789906B2 JP 2789906 B2 JP2789906 B2 JP 2789906B2 JP 1178692 A JP1178692 A JP 1178692A JP 1178692 A JP1178692 A JP 1178692A JP 2789906 B2 JP2789906 B2 JP 2789906B2
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- bus
- address
- peripheral device
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は複数のＭＰＵに対応する
ＭＰＵ周辺装置のバスタイミング生成装置に関するもの
である。
ＭＰＵ周辺装置のバスタイミング生成装置に関するもの
である。
【０００２】
【従来の技術】近年、機器に組み込まれるＭＰＵも多様
化が進み、ＭＰＵのバス幅も８ビットから１６ビット、
３２ビット、６４ビットと多種のバス幅のものが開発さ
れている。それに伴い、それらＭＰＵの周辺装置も開発
されている。
化が進み、ＭＰＵのバス幅も８ビットから１６ビット、
３２ビット、６４ビットと多種のバス幅のものが開発さ
れている。それに伴い、それらＭＰＵの周辺装置も開発
されている。
【０００３】従来のＭＰＵ周辺装置についてフローチャ
ートを用いて説明する。図６は従来のＭＰＵ周辺装置を
６８０００バスに接続した場合のリード動作を示すフロ
ーチャートで、図７は従来のＭＰＵ周辺装置を６８０２
０バスに接続した場合のリード動作を示すフローチャー
トである。
ートを用いて説明する。図６は従来のＭＰＵ周辺装置を
６８０００バスに接続した場合のリード動作を示すフロ
ーチャートで、図７は従来のＭＰＵ周辺装置を６８０２
０バスに接続した場合のリード動作を示すフローチャー
トである。
【０００４】本例ではＭＰＵが同一ファミリである６８
０００である場合と６８０２０である場合を考える。ま
ず、６８０００からＭＰＵ周辺装置のレジスタを読み出
す場合のバスタイミングについて述べる。
０００である場合と６８０２０である場合を考える。ま
ず、６８０００からＭＰＵ周辺装置のレジスタを読み出
す場合のバスタイミングについて述べる。
【０００５】６８０００のリードサイクルでは命令でワ
ードまたはロングワードの動作が指定されているとき
は、６８０００は上位及び下位両方のバイトを読む。バ
イト動作を指定している命令の場合は６８０００は内部
のアドレスの最下位ビットであるA0ビットを使ってどち
らのバイトを読むかを決定し、そのバイトに必要なデー
タストローブを出力する。すなわち、A0=0の場合はUDS
が、A0=1の場合はLDSが出力される。読み出されたバイ
トは命令で指定された場所へ転送される。
ードまたはロングワードの動作が指定されているとき
は、６８０００は上位及び下位両方のバイトを読む。バ
イト動作を指定している命令の場合は６８０００は内部
のアドレスの最下位ビットであるA0ビットを使ってどち
らのバイトを読むかを決定し、そのバイトに必要なデー
タストローブを出力する。すなわち、A0=0の場合はUDS
が、A0=1の場合はLDSが出力される。読み出されたバイ
トは命令で指定された場所へ転送される。
【０００６】６８０００でバイトデータをリードする場
合は、まず６８０００はリード状態でＭＰＵ周辺装置の
アドレスをアドレスバスに出力し、アドレスストローブ
とバイトアドレスに対応するデータストローブをアサー
トする（ステップ３０）。ＭＰＵ周辺装置はアドレスバ
ス上のアドレスをデコードし、自分のアドレスであるこ
とを確認すると、対応するレジスタのバイトデータを対
応するデータバスに出力し、データアクノリッジをアサ
ートする（ステップ３１）。６８０００はＭＰＵ周辺装
置からのデータアクノリッジを検出するとデータバス上
のデータを指定された場所に転送し、アドレスの出力を
やめ、アドレスストローブ、データストローブをネゲー
トする（ステップ３２）。ＭＰＵ周辺装置はアドレスス
トローブ、データストローブのネゲートを確認して、デ
ータの出力をやめ、データアクノリッジをネゲートし、
バスサイクルが終了する（ステップ３３）。デバイスが
０ウエイトの場合、通常４クロックで一つのバスサイク
ルが終了する。一つのバスサイクルが終了すると、次の
バスサイクルが開始される（ステップ３４）。
合は、まず６８０００はリード状態でＭＰＵ周辺装置の
アドレスをアドレスバスに出力し、アドレスストローブ
とバイトアドレスに対応するデータストローブをアサー
トする（ステップ３０）。ＭＰＵ周辺装置はアドレスバ
ス上のアドレスをデコードし、自分のアドレスであるこ
とを確認すると、対応するレジスタのバイトデータを対
応するデータバスに出力し、データアクノリッジをアサ
ートする（ステップ３１）。６８０００はＭＰＵ周辺装
置からのデータアクノリッジを検出するとデータバス上
のデータを指定された場所に転送し、アドレスの出力を
やめ、アドレスストローブ、データストローブをネゲー
トする（ステップ３２）。ＭＰＵ周辺装置はアドレスス
トローブ、データストローブのネゲートを確認して、デ
ータの出力をやめ、データアクノリッジをネゲートし、
バスサイクルが終了する（ステップ３３）。デバイスが
０ウエイトの場合、通常４クロックで一つのバスサイク
ルが終了する。一つのバスサイクルが終了すると、次の
バスサイクルが開始される（ステップ３４）。
【０００７】次に、６８０２０からＭＰＵ周辺装置のレ
ジスタを読み出す場合のバスタイミングについて述べ
る。
ジスタを読み出す場合のバスタイミングについて述べ
る。
【０００８】６８０２０では各バスサイクル毎に転送バ
スサイズを決定して、８，１６，３２ビットのポート間
でデータを転送する。例えば、ワード幅のデバイスから
ロングワードのデータを読む動作を行うときは、６８０
２０は最初のバスサイクルでロングワード幅のデータを
読もうとする。デバイス側でワード幅であると応答する
ので、６８０２０は１６ビットの有効なデータをラッチ
し、もう一方の有効なデータを得るために別のサイクル
を実行する。
スサイズを決定して、８，１６，３２ビットのポート間
でデータを転送する。例えば、ワード幅のデバイスから
ロングワードのデータを読む動作を行うときは、６８０
２０は最初のバスサイクルでロングワード幅のデータを
読もうとする。デバイス側でワード幅であると応答する
ので、６８０２０は１６ビットの有効なデータをラッチ
し、もう一方の有効なデータを得るために別のサイクル
を実行する。
【０００９】６８０２０でワード幅のＭＰＵ周辺装置か
らバイトデータをリードする場合は、まずＭＰＵはリー
ド状態でＭＰＵ周辺装置のアドレスをアドレスバスに出
力し、バイトアクセスを示すアクセスサイズを出力し、
アドレスストローブとデータストローブをアサートする
（ステップ３５）。ＭＰＵ周辺装置はアドレスバス上の
アドレスとアクセスサイズをデコードし、自分のアドレ
スであることを確認すると、対応するレジスタのバイト
データをデータバスに出力し、ワード幅を示すデータア
クノリッジをアサートする（ステップ３６）。６８０２
０はＭＰＵ周辺装置からのデータアクノリッジを検出す
るとデータバス上のデータを指定された場所に転送し、
アドレス、アクセスサイズの出力をやめ、アドレススト
ローブ、データストローブをネゲートする（ステップ３
７）。ＭＰＵ周辺装置はアドレスストローブ、データス
トローブのネゲートを確認して、データの出力をやめ、
データアクノリッジをネゲートし、バスサイクルが終了
する（ステップ３８）。デバイスが０ウエイトの場合、
通常３クロックで一つのバスサイクルが終了する。一つ
のバスサイクルが終了すると、次のバスサイクルが開始
される（ステップ３９）。
らバイトデータをリードする場合は、まずＭＰＵはリー
ド状態でＭＰＵ周辺装置のアドレスをアドレスバスに出
力し、バイトアクセスを示すアクセスサイズを出力し、
アドレスストローブとデータストローブをアサートする
（ステップ３５）。ＭＰＵ周辺装置はアドレスバス上の
アドレスとアクセスサイズをデコードし、自分のアドレ
スであることを確認すると、対応するレジスタのバイト
データをデータバスに出力し、ワード幅を示すデータア
クノリッジをアサートする（ステップ３６）。６８０２
０はＭＰＵ周辺装置からのデータアクノリッジを検出す
るとデータバス上のデータを指定された場所に転送し、
アドレス、アクセスサイズの出力をやめ、アドレススト
ローブ、データストローブをネゲートする（ステップ３
７）。ＭＰＵ周辺装置はアドレスストローブ、データス
トローブのネゲートを確認して、データの出力をやめ、
データアクノリッジをネゲートし、バスサイクルが終了
する（ステップ３８）。デバイスが０ウエイトの場合、
通常３クロックで一つのバスサイクルが終了する。一つ
のバスサイクルが終了すると、次のバスサイクルが開始
される（ステップ３９）。
【００１０】以上のように、６８０００と６８０２０は
同じファミリのＭＰＵで同じ非同期バスであるが、バス
タイミングやそれぞれの信号の役割が異なるので、それ
ぞれのＭＰＵに対してはそれぞれのバスタイミングを持
ったＭＰＵ周辺装置を用いる。
同じファミリのＭＰＵで同じ非同期バスであるが、バス
タイミングやそれぞれの信号の役割が異なるので、それ
ぞれのＭＰＵに対してはそれぞれのバスタイミングを持
ったＭＰＵ周辺装置を用いる。
【００１１】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、一つのＭＰＵ周辺装置では一つのＭＰＵ
のバスタイミングしか実現できず、ＭＰＵが変わるとＭ
ＰＵ周辺装置も変えなければならないという問題点を有
していた。
来の構成では、一つのＭＰＵ周辺装置では一つのＭＰＵ
のバスタイミングしか実現できず、ＭＰＵが変わるとＭ
ＰＵ周辺装置も変えなければならないという問題点を有
していた。
【００１２】また、たとえ複数のバスタイミングを実現
できても、それを切り換えるための制御入力端子を設け
る必要があり、ＭＰＵ周辺装置の端子数が増えるという
問題点を有していた。
できても、それを切り換えるための制御入力端子を設け
る必要があり、ＭＰＵ周辺装置の端子数が増えるという
問題点を有していた。
【００１３】本発明は上記従来の問題点を解決するもの
で、接続されているＭＰＵを自動的に判定し、それに最
適なバスタイミングで応答するＭＰＵ周辺装置を提供す
ることを目的とする。
で、接続されているＭＰＵを自動的に判定し、それに最
適なバスタイミングで応答するＭＰＵ周辺装置を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明のＭＰＵ周辺装置は、ＭＰＵをリセットするリ
セット手段と、前記リセット直後の前記ＭＰＵのバスタ
イミングを監視し、前記ＭＰＵを判定するＭＰＵ判定手
段と、複数のＭＰＵに対応した複数のバスタイミングを
生成するバスタイミング生成手段と、判定された前記Ｍ
ＰＵに対応するバスタイミングを前記複数のバスタイミ
ングから選択するバスタイミング選択手段とを備えてい
る。
に本発明のＭＰＵ周辺装置は、ＭＰＵをリセットするリ
セット手段と、前記リセット直後の前記ＭＰＵのバスタ
イミングを監視し、前記ＭＰＵを判定するＭＰＵ判定手
段と、複数のＭＰＵに対応した複数のバスタイミングを
生成するバスタイミング生成手段と、判定された前記Ｍ
ＰＵに対応するバスタイミングを前記複数のバスタイミ
ングから選択するバスタイミング選択手段とを備えてい
る。
【００１５】
【作用】本発明は上記した構成により、接続されている
ＭＰＵを自動的に判定し、それに最適なバスタイミング
で応答することができる。
ＭＰＵを自動的に判定し、それに最適なバスタイミング
で応答することができる。
【００１６】
【実施例】以下、本発明の第１の実施例および第２の実
施例について、図面を参照しながら説明する。
施例について、図面を参照しながら説明する。
【００１７】図１は本発明の実施例におけるＭＰＵ周辺
装置のブロック図を示すものである。図１において、１
はＭＰＵ、２はＭＰＵ周辺装置、３はリセット手段、４
はＭＰＵ判定手段、５はバスタイミング選択手段、６は
バスタイミング生成手段、７はＲＯＭである。
装置のブロック図を示すものである。図１において、１
はＭＰＵ、２はＭＰＵ周辺装置、３はリセット手段、４
はＭＰＵ判定手段、５はバスタイミング選択手段、６は
バスタイミング生成手段、７はＲＯＭである。
【００１８】図２は本発明の第１の実施例におけるＭＰ
Ｕ周辺装置内のＭＰＵ判定手段４の詳細ブロック図であ
る。図２において、８はアドレスデコード手段、９は68
000/68020判定手段である。
Ｕ周辺装置内のＭＰＵ判定手段４の詳細ブロック図であ
る。図２において、８はアドレスデコード手段、９は68
000/68020判定手段である。
【００１９】図３はＭＰＵが６８０００の場合のシステ
ムのリセットに対する動作のフローチャートである。図
４はＭＰＵが６８０２０の場合のシステムのリセットに
対する動作のフローチャートである。
ムのリセットに対する動作のフローチャートである。図
４はＭＰＵが６８０２０の場合のシステムのリセットに
対する動作のフローチャートである。
【００２０】以上のように構成された本発明の第１の実
施例であるＭＰＵ周辺装置について、以下その動作につ
いて説明する。
施例であるＭＰＵ周辺装置について、以下その動作につ
いて説明する。
【００２１】本実施例ではＭＰＵ１として６８０００の
場合と６８０２０の場合を考える。まず、図３に従って
６８０００のリセットに対する動作を説明する。
場合と６８０２０の場合を考える。まず、図３に従って
６８０００のリセットに対する動作を説明する。
【００２２】RESET，HALTがアサートされると（ステッ
プ１０）、システム全体のリセットと確認される。６８
０００はこれに応答して、リセットのベクタテーブルエ
ントリ（アドレス$000000にあるベクタ番号０）を読
み、それをスーパバイザスタックポインタ（SSP）にロ
ードする（ステップ１１）。次に、ベクタテーブルエン
トリ番号１（$000004）を読んでプログラムカウンタ（P
C）にロードする（ステップ１２）。６８０００はステ
ータスレジスタの割り込みレベルを７にイニシャライズ
する（ステップ１３）。
プ１０）、システム全体のリセットと確認される。６８
０００はこれに応答して、リセットのベクタテーブルエ
ントリ（アドレス$000000にあるベクタ番号０）を読
み、それをスーパバイザスタックポインタ（SSP）にロ
ードする（ステップ１１）。次に、ベクタテーブルエン
トリ番号１（$000004）を読んでプログラムカウンタ（P
C）にロードする（ステップ１２）。６８０００はステ
ータスレジスタの割り込みレベルを７にイニシャライズ
する（ステップ１３）。
【００２３】次に、図４に従って６８０２０のリセット
に対する動作を説明する。RESET がアサートされると
（ステップ１４）、システム全体のリセットと確認され
る。６８０２０はこれに応答して、リセットのベクタテ
ーブルエントリ（アドレス$00000000 にあるベクタ番号
０）を読み、それをスタックポインタ（ISP）にロード
する（ステップ１５）。次に、ベクタテーブルエントリ
番号１（$00000004）を読んでプログラムカウンタ（P
C）にロードする（ステップ１６）。６８０２０はステ
ータスレジスタの割り込みレベルを７にイニシャライズ
する（ステップ１７）。
に対する動作を説明する。RESET がアサートされると
（ステップ１４）、システム全体のリセットと確認され
る。６８０２０はこれに応答して、リセットのベクタテ
ーブルエントリ（アドレス$00000000 にあるベクタ番号
０）を読み、それをスタックポインタ（ISP）にロード
する（ステップ１５）。次に、ベクタテーブルエントリ
番号１（$00000004）を読んでプログラムカウンタ（P
C）にロードする（ステップ１６）。６８０２０はステ
ータスレジスタの割り込みレベルを７にイニシャライズ
する（ステップ１７）。
【００２４】つまり、６８０００も６８０２０もリセッ
ト直後の動作はリセットのベクタテーブルエントリを読
んで、次にプログラムカウンタを読む。それらのアドレ
スの下位部分はいずれも共通で、偶数アドレスのロング
ワードアクセスである。
ト直後の動作はリセットのベクタテーブルエントリを読
んで、次にプログラムカウンタを読む。それらのアドレ
スの下位部分はいずれも共通で、偶数アドレスのロング
ワードアクセスである。
【００２５】また、６８０００と６８０２０ではアドレ
スの方法が異なり、６８０００ではアドレスラインの最
下位ビットであるA0を用いずに、偶数バイトと奇数バイ
トの区別をするためにデータストローブを用いるのに対
し、６８０２０では全アドレスラインをそのまま用い
る。
スの方法が異なり、６８０００ではアドレスラインの最
下位ビットであるA0を用いずに、偶数バイトと奇数バイ
トの区別をするためにデータストローブを用いるのに対
し、６８０２０では全アドレスラインをそのまま用い
る。
【００２６】第１の実施例において、ＰＵ周辺装置２を
６８０００バスに接続する場合を考える。
６８０００バスに接続する場合を考える。
【００２７】ＭＰＵ１（６８０００）ではアドレスバス
の最下位ビットA0は用いないので、ＭＰＵ周辺装置２の
A0をHレベルに接続しておく。本システムでは１Ｍバイ
トのメモリ空間を想定しているので、アドレスバスの残
りA1-A19はシステムバスに接続する。
の最下位ビットA0は用いないので、ＭＰＵ周辺装置２の
A0をHレベルに接続しておく。本システムでは１Ｍバイ
トのメモリ空間を想定しているので、アドレスバスの残
りA1-A19はシステムバスに接続する。
【００２８】まず、リセット手段３はリセット信号をア
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。ＭＰＵ判定手段４とバス
タイミング選択手段５には２つのモードがあり、１つは
ＭＰＵ判定モードで、もう１つは通常モードである。
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。ＭＰＵ判定手段４とバス
タイミング選択手段５には２つのモードがあり、１つは
ＭＰＵ判定モードで、もう１つは通常モードである。
【００２９】リセット信号がアサートされると、ＭＰＵ
１（６８０００）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０００）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$000000にあるベ
クタ番号０）を読む。
１（６８０００）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０００）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$000000にあるベ
クタ番号０）を読む。
【００３０】通常、アドレス$000000にはＲＯＭ７が実
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。ＭＰＵ１（６８０００）はその
最初のバイトデータを取得するために最初のバスサイク
ルを開始する。まず、ＭＰＵ１（６８０００）はリード
状態でアドレスバスのA1-A23に$000000を出力し、アド
レスストローブASとデータストローブLDS，UDSをアサー
トする。
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。ＭＰＵ１（６８０００）はその
最初のバイトデータを取得するために最初のバスサイク
ルを開始する。まず、ＭＰＵ１（６８０００）はリード
状態でアドレスバスのA1-A23に$000000を出力し、アド
レスストローブASとデータストローブLDS，UDSをアサー
トする。
【００３１】アドレスデコード手段８はアドレスバスA1
-A19上のアドレスをASのタイミングでデコードする。Ｍ
ＰＵ判定モードでアドレスがベクタテーブルエントリを
示す場合、アドレスデコード手段８は68000/68020判定
手段９にアドレス検出信号を送る。68000/68020判定手
段９はリセット直後のバスサイクルでアドレス検出信号
を受けると、アドレスバスの最下位ビットA0を判定す
る。A0がHレベルの時は接続されているＭＰＵ１が６８
０００、A0がLレベルの時は接続されているＭＰＵ１が
６８０２０と判定する。判定結果をバスタイミング選択
手段５に送る。
-A19上のアドレスをASのタイミングでデコードする。Ｍ
ＰＵ判定モードでアドレスがベクタテーブルエントリを
示す場合、アドレスデコード手段８は68000/68020判定
手段９にアドレス検出信号を送る。68000/68020判定手
段９はリセット直後のバスサイクルでアドレス検出信号
を受けると、アドレスバスの最下位ビットA0を判定す
る。A0がHレベルの時は接続されているＭＰＵ１が６８
０００、A0がLレベルの時は接続されているＭＰＵ１が
６８０２０と判定する。判定結果をバスタイミング選択
手段５に送る。
【００３２】ＭＰＵ１が６８０００の場合、A0がHレベ
ルに固定されているので、68000/68020判定手段９で６
８０００と判断される。
ルに固定されているので、68000/68020判定手段９で６
８０００と判断される。
【００３３】バスタイミング生成手段６には６８０００
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は68000/68020判定
手段９からの判定結果にしたがって、バスタイミング生
成手段６の６８０００用のバスタイミング発生ブロック
を選択する。バスタイミング選択手段５は、６８０００
のリセットシーケンス後のＭＰＵ周辺装置２へのアクセ
スに対して選択したバスタイミングで応答する。 次
に、第１の実施例におけるＭＰＵ周辺装置２を６８０２
０バスに接続する場合を考える。
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は68000/68020判定
手段９からの判定結果にしたがって、バスタイミング生
成手段６の６８０００用のバスタイミング発生ブロック
を選択する。バスタイミング選択手段５は、６８０００
のリセットシーケンス後のＭＰＵ周辺装置２へのアクセ
スに対して選択したバスタイミングで応答する。 次
に、第１の実施例におけるＭＰＵ周辺装置２を６８０２
０バスに接続する場合を考える。
【００３４】ＭＰＵ１（６８０２０）ではアドレスバス
の全ビットを用いてアドレシングするので、ＭＰＵ周辺
装置２のアドレスバスA0-A19は全てシステムのアドレス
バスに接続しておく。
の全ビットを用いてアドレシングするので、ＭＰＵ周辺
装置２のアドレスバスA0-A19は全てシステムのアドレス
バスに接続しておく。
【００３５】まず、リセット手段３はリセット信号をア
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。
【００３６】ＭＰＵ判定手段４とバスタイミング選択手
段５には２つのモードがあり、１つはＭＰＵ判定モード
で、もう１つは通常モードである。
段５には２つのモードがあり、１つはＭＰＵ判定モード
で、もう１つは通常モードである。
【００３７】リセット信号がアサートされると、ＭＰＵ
１（６８０２０）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０２０）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$00000000にある
ベクタ番号０）を読む。
１（６８０２０）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０２０）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$00000000にある
ベクタ番号０）を読む。
【００３８】通常、アドレス$000000にはＲＯＭ７が実
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。まず、ＭＰＵ１（６８０２０）
はリード状態でアドレスバスのA0-A31に$00000000を出
力し、ロングワードアクセスであることを示すサイズ00
をSIZ0，SIZ1に出力し、アドレスストローブASとデータ
ストローブDSをアサートする。
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。まず、ＭＰＵ１（６８０２０）
はリード状態でアドレスバスのA0-A31に$00000000を出
力し、ロングワードアクセスであることを示すサイズ00
をSIZ0，SIZ1に出力し、アドレスストローブASとデータ
ストローブDSをアサートする。
【００３９】アドレスデコード手段８はアドレスバスA1
-A19上のアドレスをASのタイミングでデコードする。Ｍ
ＰＵ判定モードでアドレスがベクタテーブルエントリを
示す場合、アドレスデコード手段８は68000/68020判定
手段９にアドレス検出信号を送る。68000/68020判定手
段９はリセット直後のバスサイクルでアドレス検出信号
を受けると、アドレスバスの最下位ビットA0を判定す
る。A0がHレベルの時は接続されているＭＰＵ１が６８
０００、A0がLレベルの時は接続されているＭＰＵ１が
６８０２０と判定する。判定結果をバスタイミング選択
手段５に送る。
-A19上のアドレスをASのタイミングでデコードする。Ｍ
ＰＵ判定モードでアドレスがベクタテーブルエントリを
示す場合、アドレスデコード手段８は68000/68020判定
手段９にアドレス検出信号を送る。68000/68020判定手
段９はリセット直後のバスサイクルでアドレス検出信号
を受けると、アドレスバスの最下位ビットA0を判定す
る。A0がHレベルの時は接続されているＭＰＵ１が６８
０００、A0がLレベルの時は接続されているＭＰＵ１が
６８０２０と判定する。判定結果をバスタイミング選択
手段５に送る。
【００４０】ＭＰＵ１が６８０２０の場合、ＭＰＵ周辺
装置２のアドレスバスは全て６８０２０のアドレスバス
に接続されているので、ＭＰＵ１（６８０２０）がベク
タテーブルエントリをアクセスするときは、A0はLレベ
ルになるので、68000/68020判定手段９で６８０２０と
判断される。バスタイミング生成手段６には６８０００
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は68000/68020判定
手段９からの判定結果にしたがって、バスタイミング生
成手段６の６８０２０用のバスタイミング発生ブロック
を選択する。バスタイミング選択手段５は、６８０２０
のリセットシーケンス後のＭＰＵ周辺装置２へのアクセ
スに対して選択したバスタイミングで応答する。
装置２のアドレスバスは全て６８０２０のアドレスバス
に接続されているので、ＭＰＵ１（６８０２０）がベク
タテーブルエントリをアクセスするときは、A0はLレベ
ルになるので、68000/68020判定手段９で６８０２０と
判断される。バスタイミング生成手段６には６８０００
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は68000/68020判定
手段９からの判定結果にしたがって、バスタイミング生
成手段６の６８０２０用のバスタイミング発生ブロック
を選択する。バスタイミング選択手段５は、６８０２０
のリセットシーケンス後のＭＰＵ周辺装置２へのアクセ
スに対して選択したバスタイミングで応答する。
【００４１】本発明の第２の実施例であるＭＰＵ周辺装
置の動作について説明する。図５は本発明の第２の実施
例におけるＭＰＵ周辺装置内のＭＰＵ判定手段４の詳細
ブロック図である。図５において、２０はアドレスデコ
ード手段、２１はバスサイクルタイム計測手段、２２は
68000/68020判定手段である。
置の動作について説明する。図５は本発明の第２の実施
例におけるＭＰＵ周辺装置内のＭＰＵ判定手段４の詳細
ブロック図である。図５において、２０はアドレスデコ
ード手段、２１はバスサイクルタイム計測手段、２２は
68000/68020判定手段である。
【００４２】第１の実施例と第２の実施例ではＭＰＵ判
定手段４の構成と動作が異なる。６８０００のバスサイ
クルは０ウエイトのデバイスをアクセスする場合、通常
４クロックで終了し、６８０２０のバスサイクルは０ウ
エイトのデバイスをアクセスする場合、通常３クロック
で終了する。
定手段４の構成と動作が異なる。６８０００のバスサイ
クルは０ウエイトのデバイスをアクセスする場合、通常
４クロックで終了し、６８０２０のバスサイクルは０ウ
エイトのデバイスをアクセスする場合、通常３クロック
で終了する。
【００４３】第２の実施例において、ＭＰＵ周辺装置２
を６８０００バスに接続する場合を考える。本システム
では１Ｍバイトのメモリ空間を想定しているのでアドレ
スバスのA0以外のA1-A19はシステムバスに接続する。
を６８０００バスに接続する場合を考える。本システム
では１Ｍバイトのメモリ空間を想定しているのでアドレ
スバスのA0以外のA1-A19はシステムバスに接続する。
【００４４】まず、リセット手段３はリセット信号をア
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。
【００４５】ＭＰＵ判定手段４とバスタイミング選択手
段５には２つのモードがあり、１つはＭＰＵ判定モード
で、もう１つは通常モードである。
段５には２つのモードがあり、１つはＭＰＵ判定モード
で、もう１つは通常モードである。
【００４６】リセット信号がアサートされると、ＭＰＵ
１（６８０００）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０００）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$000000にあるベ
クタ番号０）を読む。
１（６８０００）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０００）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$000000にあるベ
クタ番号０）を読む。
【００４７】通常、アドレス$000000にはＲＯＭ７が実
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。ＭＰＵ１（６８０００）はその
最初のバイトデータを取得するために最初のバスサイク
ルを開始する。まず、ＭＰＵ１（６８０００）はリード
状態でアドレスバスのA1-A23に$000000を出力し、アド
レスストローブASとデータストローブLDS，UDSをアサー
トする。
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。ＭＰＵ１（６８０００）はその
最初のバイトデータを取得するために最初のバスサイク
ルを開始する。まず、ＭＰＵ１（６８０００）はリード
状態でアドレスバスのA1-A23に$000000を出力し、アド
レスストローブASとデータストローブLDS，UDSをアサー
トする。
【００４８】アドレスデコード手段２０はアドレスバス
A1-A19上のアドレスをASのタイミングでデコードする。
ＭＰＵ判定モードでアドレスがベクタテーブルエントリ
を示す場合、アドレスデコード手段２０は68000/68020
判定手段２２にアドレス検出信号を送る。
A1-A19上のアドレスをASのタイミングでデコードする。
ＭＰＵ判定モードでアドレスがベクタテーブルエントリ
を示す場合、アドレスデコード手段２０は68000/68020
判定手段２２にアドレス検出信号を送る。
【００４９】一方、バスサイクルタイム計測手段２１は
アドレスストローブASの立ち下がりから次のバイトデー
タを取得するためのバスサイクルでのASの立ち下がりま
での区間でMCKをカウントし、カウント値を68000/68020
判定手段２２に送る。
アドレスストローブASの立ち下がりから次のバイトデー
タを取得するためのバスサイクルでのASの立ち下がりま
での区間でMCKをカウントし、カウント値を68000/68020
判定手段２２に送る。
【００５０】68000/68020判定手段２２はリセット直後
のバスサイクルでアドレス検出信号を受けると、カウン
ト値を判定する。カウント値がMCKの４クロック分の時
は接続されているＭＰＵ１が６８０００、カウント値が
MCKの３クロック分の時は接続されているＭＰＵ１が６
８０２０と判定する。判定結果をバスタイミング選択手
段５に送る。
のバスサイクルでアドレス検出信号を受けると、カウン
ト値を判定する。カウント値がMCKの４クロック分の時
は接続されているＭＰＵ１が６８０００、カウント値が
MCKの３クロック分の時は接続されているＭＰＵ１が６
８０２０と判定する。判定結果をバスタイミング選択手
段５に送る。
【００５１】ＭＰＵ１が６８０００の場合、バスサイク
ルは４クロックで終了するので、68000/68020判定手段
２２で６８０００と判断される。
ルは４クロックで終了するので、68000/68020判定手段
２２で６８０００と判断される。
【００５２】バスタイミング生成手段６には６８０００
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は68000/68020判定
手段２２からの判定結果にしたがって、バスタイミング
生成手段６の６８０００用のバスタイミング発生ブロッ
クを選択する。バスタイミング選択手段５は、６８００
０のリセットシーケンス後のＭＰＵ周辺装置２へのアク
セスに対して選択したバスタイミングで応答する。
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は68000/68020判定
手段２２からの判定結果にしたがって、バスタイミング
生成手段６の６８０００用のバスタイミング発生ブロッ
クを選択する。バスタイミング選択手段５は、６８００
０のリセットシーケンス後のＭＰＵ周辺装置２へのアク
セスに対して選択したバスタイミングで応答する。
【００５３】次に、第２の実施例におけるＭＰＵ周辺装
置２を６８０２０バスに接続する場合を考える。本シス
テムでは１Ｍバイトのメモリ空間を想定しているのでア
ドレスバスA0-A19をシステムバスに接続する。
置２を６８０２０バスに接続する場合を考える。本シス
テムでは１Ｍバイトのメモリ空間を想定しているのでア
ドレスバスA0-A19をシステムバスに接続する。
【００５４】まず、リセット手段３はリセット信号をア
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。
サートし、ＭＰＵ判定手段４とバスタイミング選択手段
５をＭＰＵ判定モードにする。
【００５５】ＭＰＵ判定手段４とバスタイミング選択手
段５には２つのモードがあり、１つはＭＰＵ判定モード
で、もう１つは通常モードである。
段５には２つのモードがあり、１つはＭＰＵ判定モード
で、もう１つは通常モードである。
【００５６】リセット信号がアサートされると、ＭＰＵ
１（６８０２０）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０２０）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$00000000にある
ベクタ番号０）を読む。
１（６８０２０）はシステム全体のリセットと確認され
る。ＭＰＵ１（６８０２０）はこれに応答してリセット
のベクタテーブルエントリ（アドレス$00000000にある
ベクタ番号０）を読む。
【００５７】通常、アドレス$000000にはＲＯＭ７が実
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。まず、ＭＰＵ１（６８０２０）
はリード状態でアドレスバスのA0-A31に$00000000を出
力し、ロングワードアクセスであることを示すサイズ00
をSIZ0，SIZ1に出力し、アドレスストローブASとデータ
ストローブDSをアサートする。
装されていて、ここに０ウェイトで応答するＲＯＭを実
装しておく。ベクタテーブルエントリのリードはロング
ワードのリードである。まず、ＭＰＵ１（６８０２０）
はリード状態でアドレスバスのA0-A31に$00000000を出
力し、ロングワードアクセスであることを示すサイズ00
をSIZ0，SIZ1に出力し、アドレスストローブASとデータ
ストローブDSをアサートする。
【００５８】アドレスデコード手段２０はアドレスバス
A1-A19上のアドレスをASのタイミングでデコードする。
ＭＰＵ判定モードでアドレスがベクタテーブルエントリ
を示す場合、アドレスデコード手段２０は68000/68020
判定手段２２にアドレス検出信号を送る。一方、バスサ
イクルタイム計測手段２１はアドレスストローブASの立
ち下がりから次のバイトデータを取得するためのバスサ
イクルでのASの立ち下がりまでの区間でMCKをカウント
し、カウント値を68000/68020判定手段２２に送る。680
00/68020判定手段２２はリセット直後のバスサイクルで
アドレス検出信号を受けると、カウント値を判定する。
カウント値がMCKの４クロック分の時は接続されている
ＭＰＵ１が６８０００、カウント値がMCKの３クロック
分の時は接続されているＭＰＵ１が６８０２０と判定す
る。判定結果をバスタイミング選択手段５に送る。
A1-A19上のアドレスをASのタイミングでデコードする。
ＭＰＵ判定モードでアドレスがベクタテーブルエントリ
を示す場合、アドレスデコード手段２０は68000/68020
判定手段２２にアドレス検出信号を送る。一方、バスサ
イクルタイム計測手段２１はアドレスストローブASの立
ち下がりから次のバイトデータを取得するためのバスサ
イクルでのASの立ち下がりまでの区間でMCKをカウント
し、カウント値を68000/68020判定手段２２に送る。680
00/68020判定手段２２はリセット直後のバスサイクルで
アドレス検出信号を受けると、カウント値を判定する。
カウント値がMCKの４クロック分の時は接続されている
ＭＰＵ１が６８０００、カウント値がMCKの３クロック
分の時は接続されているＭＰＵ１が６８０２０と判定す
る。判定結果をバスタイミング選択手段５に送る。
【００５９】ＭＰＵ１が６８０２０の場合、バスサイク
ルは３クロックで終了するので、68000/68020判定手段
２２で６８０２０と判断される。
ルは３クロックで終了するので、68000/68020判定手段
２２で６８０２０と判断される。
【００６０】バスタイミング生成手段６には６８０００
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は 68000/68020判定
手段２２からの判定結果にしたがって、バスタイミング
生成手段６の６８０２０用のバスタイミング発生ブロッ
クを選択する。バスタイミング選択手段５は、６８０２
０のリセットシーケンス後のＭＰＵ周辺装置２へのアク
セスに対して選択したバスタイミングで応答する。
用のバスタイミング発生ブロックと６８０２０用のバス
タイミング発生ブロックがあり、各々のタイミングを生
成する。バスタイミング選択手段５は 68000/68020判定
手段２２からの判定結果にしたがって、バスタイミング
生成手段６の６８０２０用のバスタイミング発生ブロッ
クを選択する。バスタイミング選択手段５は、６８０２
０のリセットシーケンス後のＭＰＵ周辺装置２へのアク
セスに対して選択したバスタイミングで応答する。
【００６１】
【発明の効果】以上のように本発明のＭＰＵ周辺装置
は、ＭＰＵをリセットするリセット手段（３）と、リセ
ット直後のＭＰＵのバスタイミングを監視し、ＭＰＵを
判定するＭＰＵ判定手段（４）と、複数のＭＰＵに対応
した複数のバスタイミングを生成するバスタイミング生
成手段（６）と、判定されたＭＰＵに対応するバスタイ
ミングを複数のバスタイミングから選択するバスタイミ
ング選択手段（５）とを備え、複数のバスタイミングを
切り換えるための制御入力端子を新たに設けることな
く、接続されているＭＰＵを自動的に判定し、それに最
適なバスタイミングで応答することができるＭＰＵ周辺
装置を提供することができる。
は、ＭＰＵをリセットするリセット手段（３）と、リセ
ット直後のＭＰＵのバスタイミングを監視し、ＭＰＵを
判定するＭＰＵ判定手段（４）と、複数のＭＰＵに対応
した複数のバスタイミングを生成するバスタイミング生
成手段（６）と、判定されたＭＰＵに対応するバスタイ
ミングを複数のバスタイミングから選択するバスタイミ
ング選択手段（５）とを備え、複数のバスタイミングを
切り換えるための制御入力端子を新たに設けることな
く、接続されているＭＰＵを自動的に判定し、それに最
適なバスタイミングで応答することができるＭＰＵ周辺
装置を提供することができる。
【図１】本発明の実施例におけるＭＰＵ周辺装置の構成
を示すブロック図
を示すブロック図
【図２】本発明の第１の実施例におけるＭＰＵ周辺装置
内のＭＰＵ判定手段の構成を示す詳細ブロック図
内のＭＰＵ判定手段の構成を示す詳細ブロック図
【図３】本発明の実施例におけるＭＰＵが６８０００の
場合のシステムのリセットに対する動作のフローチャー
ト
場合のシステムのリセットに対する動作のフローチャー
ト
【図４】本発明の実施例におけるＭＰＵが６８０２０の
場合のシステムのリセットに対する動作のフローチャー
ト
場合のシステムのリセットに対する動作のフローチャー
ト
【図５】本発明の第２の実施例におけるＭＰＵ周辺装置
内のＭＰＵ判定手段の構成を示す詳細ブロック図
内のＭＰＵ判定手段の構成を示す詳細ブロック図
【図６】従来のＭＰＵ周辺装置を６８０００バスに接続
した場合のリード動作を示すフローチャート
した場合のリード動作を示すフローチャート
【図７】従来のＭＰＵ周辺装置を６８０２０バスに接続
した場合のリード動作を示すフローチャート
した場合のリード動作を示すフローチャート
【符号の説明】 １ ＭＰＵ ２ ＭＰＵ周辺装置 ３ リセット手段 ４ ＭＰＵ判定手段 ５ バスタイミング選択手段 ６ バスタイミング生成手段 ７ ＲＯＭ ８，２０ アドレスデコード手段 ９，２２ 68000/68020判定手段 ２１ バスサイクルタイム計測手段
Claims (3)
- 【請求項１】 ＭＰＵをリセットするリセット手段と、 前記リセット直後の前記ＭＰＵのバスタイミングを監視
し、前記ＭＰＵを判定するＭＰＵ判定手段と、 複数のＭＰＵに対応した複数のバスタイミングを生成す
るバスタイミング生成手段と、 判定された前記ＭＰＵに対応するバスタイミングを前記
複数のバスタイミングから選択するバスタイミング選択
手段と、を備えたＭＰＵ周辺装置。 - 【請求項２】 ＭＰＵ判定手段において、監視するＭＰ
Ｕのバスタイミングがアドレスバスとアドレスストロー
ブ信号であることを特徴とする請求項１記載のＭＰＵ周
辺装置。 - 【請求項３】 ＭＰＵ判定手段において、監視するＭＰ
Ｕのバスタイミングが１バスサイクルのクロック数であ
ることを特徴とする請求項１記載のＭＰＵ周辺装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178692A JP2789906B2 (ja) | 1992-01-27 | 1992-01-27 | Ｍｐｕ周辺装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1178692A JP2789906B2 (ja) | 1992-01-27 | 1992-01-27 | Ｍｐｕ周辺装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05204851A JPH05204851A (ja) | 1993-08-13 |
| JP2789906B2 true JP2789906B2 (ja) | 1998-08-27 |
Family
ID=11787618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1178692A Expired - Fee Related JP2789906B2 (ja) | 1992-01-27 | 1992-01-27 | Ｍｐｕ周辺装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789906B2 (ja) |
-
1992
- 1992-01-27 JP JP1178692A patent/JP2789906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05204851A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004006B1 (ko) | 마이크로 프로세서 시스템 | |
| EP0518488A1 (en) | Bus interface and processing system | |
| JPS6052468B2 (ja) | Ｄｍａバス負荷可変装置 | |
| US6078742A (en) | Hardware emulation | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| JP2789906B2 (ja) | Ｍｐｕ周辺装置 | |
| US6728813B1 (en) | Method and apparatus for converting non-burst write cycles to burst write cycles across a bus bridge | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| JPH05173986A (ja) | プログラマブルコントローラ | |
| JPH08314764A (ja) | バストレーサ | |
| US5463761A (en) | Extended duration high resolution timer contained in two integrated circuits and having alternating data sequences provided from different integrated circuits | |
| US7228367B2 (en) | Direct memory access controller for carrying out data transfer by determining whether or not burst access can be utilized in an external bus and access control method thereof | |
| JPH06274462A (ja) | 共有メモリの非同期書込み方式 | |
| EP0501621A2 (en) | Address prediction and verification for burst cycle data reads | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPS6025624Y2 (ja) | 情報処理装置開発用装置 | |
| JP2534321B2 (ja) | デ―タ転送制御方法及び装置 | |
| KR0176075B1 (ko) | 주변소자연결 버스 응답 장치 | |
| JPH0235551A (ja) | チャネル装置におけるアドレス変換方式 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH05324539A (ja) | 半導体装置 | |
| JPS6159565A (ja) | マルチコンピユ−タシステムの割込入力装置 | |
| JPS5840619A (ja) | シ−ケンスコントロ−ラおよびその制御方法 | |
| JP3269435B2 (ja) | バス・インターフェース・ユニット | |
| JPH05210623A (ja) | マイクロプロセッサ及びデータ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |