JPS62173840A - 同期直列デ−タ受信方式 - Google Patents
同期直列デ−タ受信方式Info
- Publication number
- JPS62173840A JPS62173840A JP61015281A JP1528186A JPS62173840A JP S62173840 A JPS62173840 A JP S62173840A JP 61015281 A JP61015281 A JP 61015281A JP 1528186 A JP1528186 A JP 1528186A JP S62173840 A JPS62173840 A JP S62173840A
- Authority
- JP
- Japan
- Prior art keywords
- data
- separator
- cpu
- writing
- synchronous serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電子交換機用データ端末における小容量の同期
直列データ受信方式に関する。
直列データ受信方式に関する。
［従来の技術］
従来の同期直列データ受信方式としては、例えば外部装
置から同期直列データ転送により一定間隔以上で小容量
のデータ受信を行なうものが知られており、この一定間
隔以上で小容量の有効データをファーストインファース
ト・アウトを使用し読み出す場合、従来ファーストイン
ファーストアウトがオーバーフローしない速度でＣＰＵ
部側よりデータを読み出し、有効データの先頭を示すセ
パレータであるかチェックをし、セパレータ検出の場合
のみそれ以後のデータを有効桁として読み取るという方
式になっていた。
置から同期直列データ転送により一定間隔以上で小容量
のデータ受信を行なうものが知られており、この一定間
隔以上で小容量の有効データをファーストインファース
ト・アウトを使用し読み出す場合、従来ファーストイン
ファーストアウトがオーバーフローしない速度でＣＰＵ
部側よりデータを読み出し、有効データの先頭を示すセ
パレータであるかチェックをし、セパレータ検出の場合
のみそれ以後のデータを有効桁として読み取るという方
式になっていた。
［解決すべき問題点］
上記従来の同期直列データ受信方式にあっては、ファー
ストインファーストアウトがオーバーフローしない速度
でＣＰＵ部側よりデータを読み出すこととしていたため
、ファーストインファーストアウトがオーバーフローす
る以前に外部装置よりの受信データを読み出さなければ
ならず、無効データの読み出しも当然行う事になり、有
効データ量が少ない場合、ＣＰＵ側の処理負荷に対し効
率が悪いという欠点があった。
ストインファーストアウトがオーバーフローしない速度
でＣＰＵ部側よりデータを読み出すこととしていたため
、ファーストインファーストアウトがオーバーフローす
る以前に外部装置よりの受信データを読み出さなければ
ならず、無効データの読み出しも当然行う事になり、有
効データ量が少ない場合、ＣＰＵ側の処理負荷に対し効
率が悪いという欠点があった。
［問題点の解決手段］
本発明は、上記従来の問題点に着目してなされたもので
、有効データ量が少ない場合、ＣＰＵ部側の処理負荷に
対し効率が悪くなるのを防止することのできる同期直列
データ受信方式を提供せんとするものである。
、有効データ量が少ない場合、ＣＰＵ部側の処理負荷に
対し効率が悪くなるのを防止することのできる同期直列
データ受信方式を提供せんとするものである。
そのために本発明は、外部装置から同期直列データ転送
により一定間隔以上で小容量のデータ受信を行なう同期
直列データ受信方式において、受信データ内のセパレー
タをセパレータ検出回路にて検出し、その後に続く有効
データをデータの最大長まで始めてファーストインファ
ーストアウトに書込み、書込み完了時ファーストインフ
ァーストアウトへの書込みを停止するとともにＣＰＵ部
に対し書込み完了を通知する同期直列データ受信方式を
提供するものである。
により一定間隔以上で小容量のデータ受信を行なう同期
直列データ受信方式において、受信データ内のセパレー
タをセパレータ検出回路にて検出し、その後に続く有効
データをデータの最大長まで始めてファーストインファ
ーストアウトに書込み、書込み完了時ファーストインフ
ァーストアウトへの書込みを停止するとともにＣＰＵ部
に対し書込み完了を通知する同期直列データ受信方式を
提供するものである。
［実施例］
次に、本発明の一実施例について第１図及び第２図を参
照して説明する。
照して説明する。
第１図はこの発明の一実施例に係る構成説明図、第２図
は外部装置からの受信データ説明図である。
は外部装置からの受信データ説明図である。
図中１は直列／並列変換回路、２は書込みパルス発生回
路、３はセパレータ検出回路、４は書込みカウンタ、５
はファーストインファーストアウト、モして６はＣＰＵ
部である。
路、３はセパレータ検出回路、４は書込みカウンタ、５
はファーストインファーストアウト、モして６はＣＰＵ
部である。
そして、第２図で示す外部装置からの受信データが来た
場合、直列／並列変換回路１にて１バイトのデータをパ
ラレルにし、書込みパルス発生部２によりデータ１バイ
トを直列から並列変換処理完了時セパレータ検出部３に
てその受信データが有効データαの先端セパレータかど
うかのパターンチェックを行い、セパレータ以外の場合
はそのデータを無効とする。又セパレータの場合は次に
来るデータからが有効データのためゲート回路７をオー
ブンとさせセパレータ検出機能を停止する。尚、βは無
効データである。
場合、直列／並列変換回路１にて１バイトのデータをパ
ラレルにし、書込みパルス発生部２によりデータ１バイ
トを直列から並列変換処理完了時セパレータ検出部３に
てその受信データが有効データαの先端セパレータかど
うかのパターンチェックを行い、セパレータ以外の場合
はそのデータを無効とする。又セパレータの場合は次に
来るデータからが有効データのためゲート回路７をオー
ブンとさせセパレータ検出機能を停止する。尚、βは無
効データである。
次のデータからはｌワードを直列から並列変換処理完了
時にファーストインファーストアウト５に対しそのデー
タを書込むとともに書込みカウンタ４を＋１する。書込
みカウンタ４が最大有効データ長までカウントするとＣ
ＰＵ部６に対し、有効データの受信完了を通知するとと
もに、セパレータ検出回路３に対しゲート回路７を閉じ
る様に指示する。ＣＰＵ部６は書込みカウンタ４からの
通知により速やかにファーストインファーストアウト５
が空になるまでデータを読み取る。読み取りを完了する
と、ＣＰＵ部６はセパレータ検出部３に対し再びセパレ
ータ検出ａ俺を動作する様に指示する。
時にファーストインファーストアウト５に対しそのデー
タを書込むとともに書込みカウンタ４を＋１する。書込
みカウンタ４が最大有効データ長までカウントするとＣ
ＰＵ部６に対し、有効データの受信完了を通知するとと
もに、セパレータ検出回路３に対しゲート回路７を閉じ
る様に指示する。ＣＰＵ部６は書込みカウンタ４からの
通知により速やかにファーストインファーストアウト５
が空になるまでデータを読み取る。読み取りを完了する
と、ＣＰＵ部６はセパレータ検出部３に対し再びセパレ
ータ検出ａ俺を動作する様に指示する。
従って、ＣＰＵ部の処理負荷が多大に縮小されることと
なる。
なる。
［発明の効果］
本発明は、以上説明したように、外部装置から同期直列
データ転送により一定間隔以上で小容量のデータ受信を
行なう同期直列データ受信方式において、受信データ内
のセパレータをセパレータ検出回路にて検出し、その後
に続く有効データをデータの最大長まで始めてファース
トインファーストアウトに書込み、書込み完了時ファー
ストインファーストアウトへの書込みを停止するととも
にＣＰＵ部に対し書込み完了を通知する構成としたため
、有効受信データが受信された時のみＣＰＵ部の処理が
動くためＣＰＵ部の処理負荷が多大に縮小される効果が
ある。
データ転送により一定間隔以上で小容量のデータ受信を
行なう同期直列データ受信方式において、受信データ内
のセパレータをセパレータ検出回路にて検出し、その後
に続く有効データをデータの最大長まで始めてファース
トインファーストアウトに書込み、書込み完了時ファー
ストインファーストアウトへの書込みを停止するととも
にＣＰＵ部に対し書込み完了を通知する構成としたため
、有効受信データが受信された時のみＣＰＵ部の処理が
動くためＣＰＵ部の処理負荷が多大に縮小される効果が
ある。
第１図は本発明の一実施例を示す構成説明図、そして第
２図は外部装置からの受信データを示す説明図である。 ２二書込みパルス発生部 ３：セパレータ検出回路 ６：ＣＰＵ部
２図は外部装置からの受信データを示す説明図である。 ２二書込みパルス発生部 ３：セパレータ検出回路 ６：ＣＰＵ部
Claims (1)
- 外部装置から同期直列データ転送により一定間隔以上で
小容量のデータ受信を行なう同期直列データ受信方式に
おいて、受信データ内のセパレータをセパレータ検出回
路にて検出し、その後に続く有効データをデータの最大
長まで始めてファーストインファーストアウトに書込み
、書込み完了時ファーストインファーストアウトへの書
込みを停止するとともにＣＰＵ部に対し書込み完了を通
知することを特徴とする同期直列データ受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61015281A JPS62173840A (ja) | 1986-01-27 | 1986-01-27 | 同期直列デ−タ受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61015281A JPS62173840A (ja) | 1986-01-27 | 1986-01-27 | 同期直列デ−タ受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173840A true JPS62173840A (ja) | 1987-07-30 |
Family
ID=11884469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61015281A Pending JPS62173840A (ja) | 1986-01-27 | 1986-01-27 | 同期直列デ−タ受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286550A (ja) * | 1988-05-12 | 1989-11-17 | Fujitsu Ltd | インタフェース方式 |
-
1986
- 1986-01-27 JP JP61015281A patent/JPS62173840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286550A (ja) * | 1988-05-12 | 1989-11-17 | Fujitsu Ltd | インタフェース方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5326539A (en) | Data exchenge system | |
| JPS62173840A (ja) | 同期直列デ−タ受信方式 | |
| JPS5553740A (en) | Velocity converting circuit between central processor and terminal unit | |
| JPS5363833A (en) | Cyclic buffer receiving system | |
| JPS6444689A (en) | Teletext receiver | |
| JPS5547525A (en) | Data transmission method | |
| JPS6083451A (ja) | 同期式デ−タバツフアリング方式 | |
| JP2511697B2 (ja) | デ―タ受信装置 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| JPS62225050A (ja) | 回線制御装置 | |
| JPS621255U (ja) | ||
| JPH02105248A (ja) | ファーストイン・ファーストアウトメモリ利用の通信方式 | |
| KR920008896B1 (ko) | 팩시밀리 이미지 데이타의 페이지 끝 검출회로 | |
| JPS61286955A (ja) | デ−タ転送方法 | |
| JPS5592952A (en) | Common-bus abnormality detection system | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JP2823625B2 (ja) | データ処理装置 | |
| JPH01109837A (ja) | フレーム受信用ｆｉｆｏ装置 | |
| JPS61187058A (ja) | デ−タ転送方式 | |
| JPS62269539A (ja) | 通信制御装置 | |
| JPS5561847A (en) | Check unit for input and output circuit | |
| JPH01113875A (ja) | 画像入力装置 | |
| JPS5563454A (en) | Memory system | |
| JPS62175853A (ja) | インタフエ−ス制御方式 | |
| JPS5454537A (en) | Data processing system |