SU1485225A1

SU1485225A1 - Устройство для ввода информации

Info

Publication number: SU1485225A1
Application number: SU874321348A
Authority: SU
Inventors: Gennadij S Kuzmin; Oleg V Alilujko; Yurij A Mikhajlov; Yurij I Razumov; Aleksandr V Goryachev; Valerij V Pysin; Evgenij V Ilyushkin; Dmitrij D Onopko
Original assignee: Mo I Elektronnoj Tekhniki
Priority date: 1987-10-27
Filing date: 1987-10-27
Publication date: 1989-06-07

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах сбора и обработки аналоговых сигналов. Цель изобретения - повышение надежности устройства. Устройство содержит блок управления 2, коммутатор 3, АЦП 4, два счетчика 5 и 14, блок оперативной памяти (ОЗУ) 6, два одновибратора 8 и 9, два триггера 10 и 11, элемент ИЛИ-НЕ 12, генератор импульсов 13, блок постоянной памяти (ПЗУ) 15, регистр 16. Команды управления преобразованием (сигналы

171 >

щиг.1

(Ζ)

1485225 А1

15

1485225

начала цикла, начала преобразования и синхронизации) последовательно извлекаются из ПЗУ 15. При этом счетчик 5 последовательно подключает к АЦП 4 различные датчики, информация о состоянии которых заносится в ОЗУ 6. Считывание информации из ОЗУ 6 происходит независимо от записи по инициативе ЭВМ. При сбое переменного

напряжения питания датчиков одновибратор 8 не вырабатывает сигнал готовности, что сигнализирует ЭВМ о сбое. При сбое постоянного напряжения питания датчиков одновибратор 9 формирует сигнал сбоя , на выходе устройства и сбрасывает счетчик 14, приводя программу преобразования, "зашитую" в ПЗУ 15, в начальное состояние. 3 ил.

³

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах сбора и обработки аналоговых сиг- $ налов.

Целью изобретения является повышение надежности устройства.

На фиг.1 показана функциональная схема устройства; на фиг.2 - функцио- ,θ нальная схема блока управления; на фиг.З - конструкция коммутатора.

Устройство (фиг.1) содержит первый шинный формирователь 1, блок 2 управления, коммутатор 3, аналого- 15 цифровой преобразователь (АЦП) 4, первый счетчик 5, блок 6 оперативной памяти, второй шинный формирователь 7, первый 8 и второй 9 одновибраторы, первый 10 и второй 11 триггеры, эле- 20 мент ИПИ-НЕ 12, генератор 13 импульсов, второй счетчик 14, блок 16 пос- тоянной памяти, регистр 16, информационные входы 17, вход 18 переменной синхронизации, вход 19 постоянной 25 синхронизации, управляющие входы 20, информационные выходы 21, управляющие выходы 22.

Блок 2 управления (фиг.2) содержит³® элементы И-НЕ 23, регистры 24 и 25, дешифратор 26, элементы И-НЕ 27 и 28, элемент ИЛИ 29, элемент И-НЕ 30.

По шине 20 на блок 2 передаются адрес 20.1 обмена, сигнал 20.2 сбро- 35 са, сигнал 20.3 выбора регистра обмена, запрос 20.4 обмена и сигнал 20.5 синхронизации обмена.

Коммутатор 3 (фиг.З) содержит масштабирующие усилители 31 с фильт- 40 ром, масштабирующие усилители 32, узел 33 выборки и мультиплексор 34.

4

По выходной шине 22 передаются сигналы квитирования обмена (от блока 2), готовности (от триггера 10) и сбоя питания (от триггера 11). .

Устройство работает следующим образом.

На вход 17 коммутатора 3 (фиг.1) поступают постоянные и переменные аналоговые сигналы. Через входы 18 и 19 на коммутатор 3 подаются соответственно переменное и постоянное напряжения питания датчиков информации. Для согласования диапазона работы АЦП 4 с диапазонами изменения входных аналоговых сигналов в блоке 3 применены масштабирующие усилители 32 для аналоговых переменных сигналов и масштабирующие усилители 31 с фильтром для аналоговых постоянных сигналов (фиг.З). Сигналы с выходов масштабирующих усилителей поступают на входы узла 33 выборки, в котором происходит запоминание амплитудного значения напряжения. Управление узлом 33 блока 3 осуществляется сигналами, вырабатываемыми генератором 13, счетчиком 14, блоком 15 и регистром 16. Импульсы с генератора 13 подаются на тактовый вход счетчика 14, состояние которого изменяется по спаду входных импульсов. Выходы счетчика 14 поступают на адресные входы блока 15, в котором содержится информация о временах стробирования переменных аналоговых сигналов в узле 33, о времени преобразования данного сигнала в АЦП 4, о~ времени начала цикла преобразования для управления первым счетчиком 5. Запись информации из блока 5 в регистр 16 осущест5

1485225

вляется по переднему фронту импульсов записи.

Мультиплексор 34 осуществляет поочередное подключение на вход АЦП 4 аналоговых сигналов с выходов масштабирующих усилителей 31 и 32. Управление мультиплексором 34 производится сигналами с выходов счетчика 5. Приращение кода счетчика 5 происходит по спаду сигнала "Конец преобразования", поступающего на АЦП 4 по завершению преобразования предыдущего аналогового сигнала. Обнуление счетчика 5 производится сигналом "На- 15 чало цикла" с выхода регистра 16.

Код на выходах счетчика 5 является также адресом записи информации из АЦП 4 в блок 6 оперативной памяти.

В АЦП 4 преобразование аналогового сигнала начинается по сигналу "Начало преобразования" с выхода первого регистра 16.

Блок 6 оперативной памяти имеет раздельные шины адреса записи (вход 1) и считывания (вход 5), а также входы управляющих сигналов: по сигналу на входе 2 осуществляется запись, а по сигналу на входе 4 считывание информации. При обмене ЭВМ с устройством по шине 20 в блок 2 управления по входу 20.1 поступает адресная информация, по входу 20.2 сигналы сброса триггеров 10 и 11, по входу 20.3 - сигнал выбора режима ("Ввод-вывод"), по входу 20.4 сигнал запроса обмена (первый сигнал обмена), по входу 20.5 - импульсы синхронизации (фиг.2). Блок 2 управления вырабатывает ответный сигнал квитирования обмена (второй сигнал обмена), осуществляет селекцию адреса, формирует шину адресов, сигналы сброса первого 10 и второго 11 триггеров, а также сигнал из блока 6.

Сигнал 20.4 запроса обмена заносится в регистр 25 по фронту синхроимпульса на входе 20.5, регистр 25 работает в сдвиговом режиме. Старший байт адресной информации поступает на вход элемента И-НЕ 23, выполняющего функцию селектора адреса. По сигналу с первого выхода регистра 25 в регистр 24 заносятся данные с входов 20.1 - 20.3. С первого выхода регистра 24 на вход дешифратора 26 поступает сигнал разрешения, а с второго выхода - младшие разряды адре10

20

25

са. Дешифрация четырех младших разрядов адреса позволяет расширить возможности устройства ввода за счет подключения нескольких аналого-цифровых преобразователей (не показаны). На выходе дешифратора 26 формируется сигнал разрешения считывания информации, который через элемент ИЛИ 29 поступает на вход 4 блока 6. С третьего выхода регистра 24 выдается адрес считывания блока 6. Сигнал с выхода элемента И-НЕ 27 стробирует выработку сигналов сброса триггеров 10, 11 элементом И-НЕ 30. Сигнал квитирования обмена (второй сигнал обмена) формируется на выходе элемента И-НЕ 28, на первый вход которого подается сигнал с третьего выхода регистра 25, а на второй - сигнал с выхода регистра 24.

Таким образом, преобразование аналоговой информации в устройстве осуществляется независимо от ЭВМ, т.е. обмен между ЭВМ и устройством сводится к считыванию информации из блока 6.

Синхронизация работы устройства переменным напряжением от источника 30 питания датчиков информации осуществляется следующим образом. Переменное напряжение с входа 18 подается на вход первого одновибратора 8, на выходе которого при переходе переменного напряжения через ноль формируется импульс, поступающий на первый вход элемента ИЛИ-НЕ 12. Сигнал с выхода элемента ИЛИ-НЕ 12 обнуляет счетчик 14, приводя программу преобразования 40 аналоговых сигналов в начальное положение. Сигнал с выхода одновибратора 8 подается также на вход установки триггера 10. Через шинный формирователь 7 единичный сигнал триг45 гера 10 передается в ЭВМ, где он воспринимается как сигнал прерывания и готовности информации в блоке 6. Затем на устройство через вход 20.2 из ЭВМ выдается сигнал сброса тригге5θ ра 10. В случае переменного напряжения питания сигнал с выхода одновибратора не формируется, что воспринимается ЭВМ как признак сбоя переменного напряжения питания и 55 возможного искажения информации с датчиков. В этом случае ЭВМ переходит к программе контроля питающих напряжений. Второй одновибратор 9 формирует на выходе сигнал при сбое

7

1485225 ‘

8

постоянного напряжения питания, который поступает через элемент ИЛИ-НЕ 12 на вход сброса счетчика 14 и приводит программу преобразования сигналов в начальное положение. Этим же сигналом с одновибратора 9 дстанавливается в единичное состояние триггер 11, сигнал с которого передается через шинный формирователь 7 в ЭВМ.

При этом ЭВМ переходит к программе · начального пуска, а на устройство выдается сигнал сброса триггера 11.

Изобретение позволяет осуществить

I

преобразование аналоговых сигналов и ввод информации в ЭВМ с высокой надежностью за счет обнаружения и обработки кратковременных сбоев питающих напряжений, синхронизации преобразования переменных аналоговых сигналов переменным напряжением питания датчиков информации, а также организации управления циклом преобразования аналоговых сигналов независимо от вычислительного устройства.

Claims

Формула изобретения

Устройство для ввода информации, содержащее коммутатор, аналого-цифровой преобразователь, блок оперативной памяти, блок управления, генератор импульсов, регистр и блок постоянной памяти, информационные . входы коммутатора являются информационными входами устройства, информационные выходы аналого-цифрового преобразователя соединены с информационными дходами блока оперативной памяти, выходы которого являются ин' I

формационными выходами устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены, два триггера, два одновибратора, элемент ИЛИ-НЕ и два счетчика, первый и второй управляющий входы коммутатора объеди йены соответственно с входами первого и второго одновибраторов и .являются входами переменной и постоянной синхронизации устройства, выход коммутатора соединен с информационным входом аналого-цифрового преобразователя, выход конца преобразования которого соединен с входом записи блока оперативной памяти и тактовым входом первого счетчика, выходы которого соединены с адресными входами коммутатора и входами адреса записи блока оперативной памяти, выход первого одновибратора соединен с входом установки первого триггера и первым входом элемента ИЛИ-НЕ, выход которого соединен с входом сброса второго счетчика, выходы которого соединены с адресными входами блока постоянной памяти, выходы которого соединены с информационными входами регистра, первый, второй и третий выходы которого соединены соответственно с входом синхронизации коммутатора, входом сброса первого счетчика и входом начала преобразования аналого-цифрового преобразователя, выход генератора импульсов соединен с входом синхронизации аналого-цифрового преобразователя, тактовым входом второго счетчика и входом записи регистра, выход второго одновибратора соединен с вторым входом элемента ИЛИ-НЕ и входом установки второго триггера, выход которого является выходом сигнала сбоя устройства, выход первого триггера является выходом готовности устройства, входы группы блока управления являются адресными входами устройства, первый, второй, третий и четвертый входы блока управления являются соответственно входами сброса, установки режима обмена, запроса обмена и синхронизации обмена устройства, выходы группы блока управления соединены с входами адреса чтения блока оперативной памяти, первый выход блока управления является выходом квитирования обмена устройства, второй, третий и четвертый выходы блока управления соединены соответственно с входом чтения блока оперативной памяти и входами сброса первого и второго триггеров.

1485225

Фиг. I

1485225

Фаг.3