JPH0832629A - シリアルデータ伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】 シリアルデータ伝送のタイミングをずらすこ
となく、ノイズを検出及び除去するシリアルデータ伝送
装置を提供することを目的とする。 【構成】 データＤｎと、データＤｎを反転したデータ
ＤＢｎをそれぞれ記憶する第１及び第２記憶手段と、ク
ロック信号の立ち上がりに同期して第１記憶手段により
データＤｎを読み出すと共に、クロック信号の立ち下が
りに同期して第２記憶手段よりデータＤＢｎを読み出す
手段と、読み出されたデータから、クロック信号の立ち
上がり時のデータを検出する第１検出手段と、第１検出
手段による検出直後の立ち下がり時のデータを検出する
第２検出手段と、検出された２つのデータの論理値を比
較した結果、互いに逆の関係にある場合には第１検出手
段により検出されたデータを出力し、同じ場合には当該
データの出力を取りやめる出力制御手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロック同期式のシリ
アルデータ伝送装置に関する。

【０００２】

【従来の技術】従来より、クロック信号に同期してシリ
アルデータを伝送する種々の装置が知られている。例え
ば、電子写真式の複写機において、感光体上に形成され
た静電潜像のうち印字処理に不要な領域の除電を行う多
ビットのＬＥＤイレーサユニットがある。上記ユニット
の各ＬＥＤの点灯／消灯の制御には、信号ラインのハー
ネスの簡略化のためシリアルデータ伝送方式が用いられ
る場合が多い。シリアルデータ伝送方式は、特にイレー
サが３０個以上のＬＥＤをもつ場合に多く採用される。

【０００３】図１は、従来のＬＥＤイレーサユニット５
２の構成を示す図である。制御部５１より出力される制
御信号は、データ（Ｄ）、クロック信号（ＣＬＫ）、ラ
ッチ信号（ＬＡＴＣＨ）及びストローブ信号（ＳＴＢ）
である。ＬＥＤイレーサユニット５２は、複数の駆動素
子１００，２００，…より構成される。駆動素子１０
０，２００，…は同一の構成を有し、各々１６個のＬＥ
Ｄを備える。本ＬＥＤイレーサユニット５２は、全部で
ｎ個（但し、ｎは１６の倍数）のＬＥＤを備える。図２
は、駆動素子１００の構成を示す。駆動素子１００は、
シフトレジスタブロック１０１とラッチブロック１５０
とで構成される。シフトレジスタブロック１０１は、ク
ロック信号（ＣＬＫ）に同期して入力されるシリアルデ
ータを各１ビットのデータＤ１５〜Ｄ０として順に出力
する。ラッチブロック１５０は、シフトレジスタブロッ
ク１０１よりデータＤ１５〜Ｄ０を受け取り、値１（ハ
イレベル）のラッチ信号（ＬＡＴＣＨ）の入力を待っ
て、上記入力されたデータを１６ビットパラレルデータ
として出力する。上記１６ビットパラレルデータは、駆
動素子１００が備える１６個のＬＥＤのドライバー出力
となる。図３は、制御部５１より各駆動素子１００，２
００，…に出力されるクロック信号ＣＬＫ、ＬＥＤ点灯
パターンデータ（Ｄｎ〜Ｄ0，Ｅｎ〜Ｅ0，…）、ラッチ
信号（ＬＡＴＣＨ）、ストローブ信号（ＳＴＢ）及びド
ライバー出力Ｑ（ｎ：0）のタイムチャートを示す。上
記ＬＥＤ点灯パターンデータ（Ｄｎ〜Ｄ0，Ｅｎ〜Ｅ0，
…）は、ＬＥＤイレーサユニット５２が備える合計ｎ＋
１個のＬＥＤに、それぞれ１ビット出力される合計ｎ＋
１ビットのシリアルデータである。また、上記ドライバ
ー出力Ｑ（ｎ：0）は、制御部５１からのラッチ信号の
入力に対応して、各駆動素子１００，２００，…のラッ
チブロックから出力される合計ｎ＋１ビットパラレルデ
ータを意味する。枠６０内に示すように、各駆動素子１
００，２００，…のシフトレジスタブロックには、クロ
ック信号の立ち上がりに同期して、ＬＥＤ点灯パターン
データがＤｎ，Ｄｎ−１，Ｄｎ−２，…Ｄ１，Ｄ０の順
で入力される。各駆動素子は、自己が備えるＬＥＤに必
要なデータを抽出してラッチブロックに格納する。制御
部５１は、ＬＥＤ点灯パターンデータの入力処理終了後
に、値１のラッチ信号を出力する。各駆動素子１００，
２００，…では、枠６１内に示すように値１のラッチ信
号の入力に対応して、それぞれのラッチブロックに格納
している１６ビットパラレルデータＤ１５〜Ｄ０をドラ
イバー出力Ｑとして出力する。また、各駆動素子は、枠
６２内に示すように、制御部５１より値１（ハイレベ
ル）のストローブ信号が入力さている間は、自己の備え
るＬＥＤに対するドライバー出力を無効とし、全てのＬ
ＥＤを消灯する。

【０００４】

【発明が解決しようとする課題】上記のようなシリアル
伝送方式を採用するＬＥＤイレーサユニットでは、信号
ラインが長くなるため、ノイズ源が周囲に多く存在する
ことになる。このため、制御信号にノイズが乗り、ＬＥ
Ｄイレーサユニットの誤動作が発生し易かった。図４
は、上記従来のＬＥＤイレーサユニットを構成する上記
駆動素子１００において、シフトレジスタブロック１０
１に入力されるクロック信号にノイズａ，ｂが乗った場
合と（枠６３内を参照）、ラッチブロック１５０に入力
されるラッチ信号にノイズｃが乗った場合とを示す（枠
６４内を参照）。図示するように、クロック信号にノイ
ズａ，ｂが乗った場合、同じデータを重複して取り込ん
だり、データのない箇所のデータの取り込みを行う。ま
た、ラッチ信号にノイズｃが乗った場合、各駆動素子が
備えるラッチブロックは、データを更新し、誤ったデー
タをドライバ出力Ｑとして出力する。このため、ＬＥＤ
が誤って点灯され、感光体上に形成された潜像の必要な
箇所まで除電してしまう。

【０００５】シリアルデータの誤送信の防止として特公
平４−４１４００号公報に開示される電子写真データ再
送制御装置では、ＬＥＤイレーサ等のオプションに信号
を送信した後、所定の時間が経過するまでに該オプショ
ンからの返事がない場合にエラーが発生したと判断し、
送信した信号の除去処理の後に同一信号を再送する。ま
た、特公平４−４１３９９号公報に開示される電子写真
機制御装置では、制御装置からＬＥＤイレーサ等のオプ
ションに信号を送信した後、該オプションからの応答デ
ータが受信されない場合には、送信した信号の除去処理
の後、同一信号を再送する。オプションからの応答信号
が所定回数受信できない場合には、エラーが発生したと
判断し、これを表示する。このような処理を実行するこ
とでノイズ等が原因で起こるオプションの誤動作を防止
する。上記２つの制御装置は、共にオプションとの信号
のやり取りによりエラーを判断し、エラー発生時には、
送信信号の除去処理の後、送信に失敗した信号を再送す
る。しかしＬＥＤイレーサユニットでは感光体ドラムの
回転に同期したリアルタイムな制御が要求される。この
ため、クロックラインや、ラッチラインにノイズが乗る
と（それが単発的であっても）、ＬＥＤの点灯タイミン
グがずれ、複写紙上に形成される画像の質が劣化すると
いった課題を生じる。

【０００６】本発明では、データにノイズが乗った場合
であっても、シリアルデータ伝送のタイミングをずらす
ことなく、これを検出及び除去できるシリアルデータ伝
送装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のシリアルデータ
伝送装置は、シリアルデータＤｎ（ｎは、シリアルデー
タの番号）を記憶する第１記憶手段と、上記シリアルデ
ータＤｎの理論値を反転したデータＤＢｎを記憶する第
２記憶手段と、クロック信号の立ち上がりに同期して第
１記憶手段によりシリアルデータＤｎを読み出すと共
に、シリアルデータＤｎの読み出し直後のクロック信号
の立ち下がりに同期して第２記憶手段よりデータＤＢｎ
を読み出すデータ読出手段と、データ読出手段により読
み出されたデータから、クロック信号の立ち上がり時の
データを検出する第１検出手段と、第１検出手段がデー
タを検出した直後のクロック信号の立ち下がり時のデー
タを検出する第２検出手段と、第１及び第２検出手段に
より検出されたデータの論理値とを比較した結果、互い
に逆の関係にある場合には第１検出手段により検出され
たデータを有効なデータであるとして出力し、第１及び
第２の検出手段により検出されたデータの論理値が同じ
場合には当該データを無効データとして出力を取りやめ
る出力制御手段とを備える。

【０００８】より好ましくは、データ読出手段により読
み出されたデータの位相をクロック信号の半周期の範囲
内で所定量シフトするシフト手段を更に備え、上記第１
及び第２検出手段は、上記第１及び第２シフト手段によ
り位相をシフトされたデータについて検出を行う。

【０００９】

【作用】本発明に係るシリアルデータ伝送装置では、デ
ータ読出手段が、クロック信号の立ち上がりに同期して
第１記憶手段よりシリアルデータＤｎを読み出すと共
に、シリアルデータＤｎの読み出し直後のクロック信号
の立ち下がりに同期して第２記憶手段よりデータＤＢｎ
を読み出す。出力制御手段は、データ読出手段により読
み出されたデータであって、第１検出手段及び第２検出
手段により検出されるクロック信号の立ち上がり時のデ
ータの論理値と、その直後の立ち下がり時のデータの論
理値とを比較する。ここで、互いのデータの論理値が逆
の関係にある場合には、上記第１検出手段により検出さ
れたデータを有効なデータであると判断して当該データ
を出力する。また、互いのデータが同じ論理値である場
合には、クロック信号又はデータの流れる伝送ラインに
ノイズが乗ったものであると判断して当該データの出力
を取りやめる。出力制御手段は、ノイズのデータの出力
をやめるだけであり、シリアルデータの伝送処理を中断
しない。このため、本発明のシリアルデータ伝送装置
は、クロック信号に対する同期タイミングをずらすこと
なくデータ伝送処理を続行することができる。

【００１０】また、更にシフト手段により、データ読出
手段により読み出されたデータの位相をクロック信号の
半周期の範囲内で所定量だけシフトすれば、データ読出
手段により読み出されたデータの流れる伝送ラインと、
クロック信号の流れる伝送ラインとに同時に同一のノイ
ズが乗った場合であっても（図２３を参照）、第１及び
第２検出手段により検出されるノイズデータの論理値が
互いに逆となり、誤って有効なデータであるとして出力
制御手段が該データを出力することがなくなる。

【００１１】

【実施例】ＬＥＤイレーサユニットが備える第１実施例
の駆動素子３００では、クロック信号の立ち上がりに同
期してデータＤｎが入力されると共に、当該基準クロッ
クの次の立ち下がり時に同期して上記データＤｎの反転
信号であるデータＤＢｎ（ここで、Ｄの後につくＢはデ
ータＤの反転信号であることを意味する。）が入力され
る。そしてクロック信号の立ち上がり時に入力されるデ
ータと、その直後のクロック信号の立ち下がり時に入力
されるデータの論理値が互いに逆の関係にあるときに、
上記立ち上がり時に入力されたデータを有効なデータと
して取り扱う。また、互いの論理値が同じであるときに
は、データをノイズ等の無効データとして出力を取りや
める。本実施例の駆動素子３００は、ノイズデータの出
力を取りやめるだけでシリアルデータの伝送処理は中断
しない。これにより、データにノイズが乗ったような場
合であっても、感光体ドラム２の回転に同期したＬＥＤ
点灯パターンデータ（シリアルデータ）の伝送処理を実
現する。また、ＬＥＤイレーサユニットが備える第２実
施例の駆動素子では、クロック信号の立ち上がり時に入
力される上記データまたはモード信号の位相をクロック
信号の半周期の範囲内で所定量だけシフトする。これに
より、制御部より出力されるクロック信号の流れる伝送
ラインとデータの流れる伝送ラインの両方に同時に同一
のノイズが乗った場合でも、該ノイズを除去可能にす
る。以下、本発明のシリアルデータ伝送装置である駆動
素子を備えるＬＥＤイレーサユニットについて、添付の
図面を用いて以下の順で説明する。 （１）ＬＥＤイレーサユニットの構成 （２）ＬＥＤイレーサユニットの制御 <2-1>メインルーチン <2-2>データ送信処理 <2-3>ラッチ動作 （３）第１実施例における駆動素子の構成及び動作 <3-1>全体構成 <3-2>各信号のノイズ除去の説明 <3-3>サンプリングブロックの構成及び動作 <3-4>ノイズキャンセラーブロックの構成及び動作 （４）第２実施例における駆動素子の構成及び動作

【００１２】（１）ＬＥＤイレーサユニットの構成 図５は、本実施例の駆動素子からなるＬＥＤイレーサユ
ニット５４を備える複写機の概略構成図である。スキャ
ナ１０が備える露光ランプ８により照射された原稿から
の反射光は、ミラー７ａ〜７ｄを介してレンズ１により
感光体ドラム２上に合焦される。感光体ドラム２は、帯
電チャージャ３により帯電されており、原稿画像の反射
光の照射を受けることによりその表面に静電潜像を形成
する。なお、スキャナ１０の移動速度は、感光体ドラム
２の回転速度に同期している。本実施例のＬＥＤイレー
サユニット５４は、帯電チャージャ３と現像器５との間
に位置しており、感光体ドラム２の露光位置よりも後方
に位置する。ＬＥＤイレーサユニット５４は、感光体ド
ラム２表面に形成された静電潜像の不要な領域の除電を
行う。図６は、所定倍率の縮小コピーを実行した際に感
光体ドラム２上に形成される静電潜像を示す。図中、斜
線で示す領域がＬＥＤイレーサユニット５４により除電
されるべき箇所である。なお、ＬＥＤの各点灯パターン
については後に説明する。

【００１３】（２）ＬＥＤイレーサユニットの制御 図７は、本実施例のＬＥＤイレーサユニット５４の構成
を示す。ＬＥＤイレーサユニット５４は、４個の駆動素
子を備える。各駆動素子は、各々１６個のＬＥＤを備え
る。各駆動素子は、割り当てられたアドレス番号が異な
る以外、全く同一の構成であり、便宜上、図７には、２
つの駆動素子３００及び４００のみを示し、残りは省略
する。各駆動素子には、所定のアドレス番号がＡ端子及
びＢ端子に与えられている。駆動素子３００には、アド
レス番号”１１”が与えられ、駆動素子４００には、ア
ドレス番号”１０”が与えられている。図示しない残り
の２つの駆動素子にはそれぞれ”０１”、”００”のア
ドレス番号が割り当てられている。制御部５３より出力
される制御信号は、データ（Ｄ）、モード信号（Ｍ
Ｄ）、クロック信号（ＣＬＫ）及びストローブ信号（Ｓ
ＴＢ）である。制御部５３は、図６に示すように、経時
的に変化するＬＥＤの点灯パターンを制御する。タイマ
ー１ｂが終了するまでの間、主走査方向に一列に並ぶ全
てのＬＥＤを点灯させ、感光体ドラム２表面の除電を行
う。この際に用いるＬＥＤ点灯パターンデータをＤＡＴ
Ａ１とする。なお、後に図１３及び図２０を用いて説明
するタイムチャート中、ＤＡＴＡ１の各１ビットのデー
タは、Ｄ６３〜Ｄ０で表される。タイマー１ｂの終了
後、次のタイマー２ｂが終了するまでの間、縮小画像７
０の存在する範囲以外のＬＥＤのみを点灯させる。この
際に使用するＬＥＤ点灯パターンデータをＤＡＴＡ２と
する。なお、後に図１３及び図２０を用いて説明するタ
イムチャート中、ＤＡＴＡ２の各１ビットのデータは、
ＤＡＴＡ１のデータとの区別のため、Ｅ６３〜Ｅ０で表
される。タイマー２ｂの終了後、次のタイマー３ｂが終
了するまでの間は、再び全てのＬＥＤを点灯させる。こ
の際に使用するＬＥＤ点灯パターンデータをＤＡＴＡ３
とする。タイマー３ｂの終了後、次のタイマー４ｂが終
了するまでの間、所定の画像安定化処理に用いるＡＩＤ
Ｃパターン７１に用いる範囲以外のＬＥＤのみを点灯さ
せる。この際に使用するＬＥＤ点灯パターンデータをＤ
ＡＴＡ４とする。タイマー４ｂの終了後、次にコピーす
る画像の露光に用いるスキャナ画像先端部まで感光体ド
ラムが回転するまでの間、全てのＬＥＤを点灯させる。
この際に用いるＬＥＤ点灯パターンデータをＤＡＴＡ５
とする。上記タイマー１ｂ，２ｂ，３ｂ及び４ｂの各値
と、ＬＥＤ点灯用のパターンデータＤＡＴＡ１〜ＤＡＴ
Ａ５は、複写機に設定された原稿サイズ及びその複写倍
率等の情報から制御部５３が作成する。また、制御部５
３は、図８（ａ）及び（ｂ）に示す２つのレジスタ５
５，５６を備える。例えば、ＬＥＤ点灯パターンデータ
ＤＡＴＡ１をＬＥＤイレーサユニット５４に出力する場
合、図８（ａ）に示すレジスタ５５には、データＤ６３
〜Ｄ０が格納されると共に、図８（ｂ）に示すレジスタ
５６には、レジスタ５５に格納されるデータの論理値を
反転したデータＤＢ６３〜ＤＢ０が格納される。

【００１４】<2-1>メインルーチン 図９は、制御部５３の実行するＬＥＤイレーサユニット
５４の制御処理のメインルーチンである。制御部５３
は、コピーの開始前（ステップＳ１０１でＮＯ）には、
ＳＴＢ端子に入力するストローブ信号（図中、Ｐ（ＳＴ
Ｂ）と表す）を値１（ハイレベル）にセットして、全て
のＬＥＤを消灯しておく（ステップＳ１５０）と共に、
状態を示すパラメータであるＳＴＡＴＥの値を０にセッ
トする（ステップＳ１５１）。コピー開始後（ステップ
Ｓ１０１でＹＥＳ）、制御部５３は、ストローブ信号の
値を０（ローレベル）にセットしてＬＥＤを点灯可能に
する（ステップＳ１０２）と共に、ＬＥＤ点灯パターン
の初期データとして、全てのＬＥＤを点灯するパターン
データＤＡＴＡ１（Ｄ６３〜Ｄ０）をレジスタ５５に格
納する。また、ＤＡＴＡ１の論理値を反転したデータ
（ＤＢ６３〜ＤＢ０）をレジスタ５６に格納する。次の
ステップＳ１０３においてＳＴＡＴＥの値を調べ、該当
するステップへ進む。コピー開始直後は、ＳＴＡＴＥ＝
０であるため、ステップＳ１０４においてスキャナをＯ
Ｎにする。スキャナが原稿の先端部分に到着するのをま
って（ステップＳ１０５）、タイマー１ａ及び１ｂをセ
ットする（ステップＳ１０６及び１０７）。タイマー１
ａは、シリアルデータの伝送を開始するタイミングを設
定するためのタイマーであり、データ伝送後に行うラッ
チ動作のタイミングまで時間的に余裕をもった値が設定
される。以下に述べるタイマー２ａ，３ａ及び４ａも制
御部５３により同様な値が設定される。また、タイマー
１ｂは、図６に示すように、ＬＥＤの点灯パターンデー
タを切り換えるタイミングをセットするためのタイマー
である。以下に述べるタイマー２ｂ，３ｂ及び４ｂも制
御部５３により同様な値が設定される。タイマー１ａ及
び１ｂの値をセットした後に、ＳＴＡＴＥ＝１をセット
する（ステップＳ１０８）。コピー動作が未だ終了して
いないため（ステップＳ１６０でＮＯ）、上記ステップ
Ｓ１０３のＳＴＡＴＥ値の判断処理に戻る。ステップＳ
１０３では、ＳＴＡＴＥ＝１であるため、ステップＳ１
０９へ進む。タイマー１ａの終了後、タイマー１ｂの終
了前に図８（ａ）に示すレジスタ５５にＬＥＤ点灯パタ
ーンデータＤＡＴＡ２を格納する（ステップＳ１１
０）。ここで、ＤＡＴＡ２とは、主走査方向に一列に並
ぶＬＥＤの内、図６に示す縮小画像７０の範囲以外のＬ
ＥＤを点灯させるパターンデータである。また、図８
（ｂ）に示すレジスタ５６にＤＡＴＡ２の論理値を反転
したデータを格納する。次のステップＳ２００において
各駆動素子３００，４００，…に対してＤＡＴＡ２の送
信を行う。各駆動素子３００，４００，…では、後に説
明するように、制御部５３により指定されるアドレス番
号に基づいて、入力される６４個のＬＥＤ用の点灯パタ
ーンデータであるＤＡＴＡ２から、自己の備える１６個
のＬＥＤ用のデータを抽出し、１６ビットパラレルデー
タとして保持する。制御部５３は、タイマー１ｂの終了
を待って（ステップＳ１１１）、モード信号の値を１か
ら０へと切り換えるラッチ動作を実行する（ステップＳ
３００）。

【００１５】この後、制御部５３は、ＤＡＴＡ２のタイ
マー２ａ及び２ｂをセットした後に、ＳＴＡＴＥ＝２に
セットする（ステップＳ１１２〜１１４）。前に図６を
用いて説明したように本実施例の制御部５３は、全部で
５つのＬＥＤ点灯パターンデータＤＡＴＡ１〜ＤＡＴＡ
５を用意する。次のステップＳ１６０では、コピー動作
が未だ終了していないため、再び上記ステップＳ１０３
に戻る（ステップＳ１６０でＮＯ）。ステップＳ１１５
以降、前記ステップＳ１０９〜１１４と同様の処理をＬ
ＥＤ点灯パターンデータＤＡＴＡ３〜ＤＡＴＡ５につい
て実行する。コピー終了の後（ステップＳ１６０でＹＥ
Ｓ）、イレーサ制御を終了する。

【００１６】<2-2>データ伝送処理 図１０は、図９のステップＳ２００で実行するデータ伝
送処理のフローチャートである。データの送信は、図１
３の枠７４内に示すように、以下の手順で実行される。
まず、ＭＤ端子に入力するモード信号（図中、Ｐ（Ｍ
Ｄ）で表す。）を値１（ハイレベル）にする（ステップ
Ｓ２０１）。１０μｓｅｃ経過後（ステップＳ２０
２）、レジスト５５に格納されているデータＤ６３を出
力する（ステップＳ２０３）。更に１０μｓｅｃ経過後
（ステップＳ２０４）、ＣＬＫ端子に入力されるクロッ
ク信号（図中、Ｐ（ＣＬＫ）で表す。）を値１にする
（ステップＳ２０５）。更に１０μｓｅｃ経過後（ステ
ップＳ２０６）、レジスタ５６よりデータＤ６３の論理
値を反転したデータＤＢ６３を出力する。１０μｓｅｃ
経過後（ステップＳ２０８）、クロック信号の出力値を
０にする（ステップＳ２０９）。以上の処理（ステップ
Ｓ２０２〜Ｓ２０９）が全部で６４個あるＬＥＤ点灯パ
ターンデータの最初のデータＤ６３及びＤＢ６３につい
てのデータ伝送処理である。なお、本実施例では、上記
ステップＳ２０２やＳ２０４等のように、各信号処理の
間に１０μｓｅｃのウェイト期間を設けることで、クロ
ック周期約４０μｓｅｃ（周波数２５ｋＨｚ）のシリア
ルデータ伝送を行う。次のステップＳ２１０〜Ｓ２１７
は、２番目のＬＥＤ点灯パターンデータＤ６２について
のデータ伝送処理を行う。次のステップＳ２１８〜２２
５は、３番目のＬＥＤ点灯パターンデータＤ６１につい
てのデータ伝送処理を行う。以下、４番目、５番目、
…、６３番目のＬＥＤ点灯パターンデータの伝送処理を
実行する。ステップＳ２５０〜Ｓ２５６において、６４
番目のＬＥＤ点灯パターンデータＤ０についてのデータ
伝送処理を終了した後にメインルーチンへリターンす
る。

【００１７】<2-3>ラッチ動作 図１１は、図９のステップＳ３００で実行するラッチ動
作処理のフローチャートである。ラッチ動作は、４つの
駆動素子に格納された１６ビットパラレルデータをドラ
イバ出力Ｑとして出力する際に用いるラッチ信号を生成
するための動作である。具体的には、図１３の枠７５内
に示すように、まず、クロック信号を立ち上げ（ステッ
プＳ３０１）、１０μｓｅｃ経過した後に、モード信号
（ＭＤ）の値を０にする（ステップＳ３０３）。更に、
１０μｓｅｃ経過した後にクロック信号を立ち下げる
（ステップＳ３０５）。このラッチ動作とラッチ信号の
生成の関係については、後に駆動素子３００のノイズキ
ャンセラーブロック３１１の説明で述べる。

【００１８】（３）第１実施例における駆動素子の構成
及び動作 <3-1>全体構成 図１２は、駆動素子３００の構成図である。サンプリン
グブロック３０１には、クロック信号（ＣＬＫ）、デー
タ（Ｄ）及びモード信号（ＭＤ）が入力される。サンプ
リングブロック３０１は、図１８に示すように、クロッ
ク信号に比べて非常に周期の短い基準クロック信号（以
下に説明するｃｌｋ，ｃｌｋ／２，ｃｌｋ／４の内の何
れかの信号）が４サイクルする間、その立ち上がり時に
おける入力データの値をサンプリングし、これら４つの
データが全て同じ値である場合にのみ、当該入力データ
を通過させる。これにより、基準クロック４サイクル以
下の幅のノイズを除去する。駆動素子３００に入力され
るクロック信号（ＣＬＫ）の周波数は、２０〜２５ｋＨ
ｚであるの対して、駆動素子３００内部で用いる基準ク
ロック信号（ｃｌｋ，ｃｌｋ／２，ｃｌｋ／４）は、周
波数５〜１０ＭＨｚの信号を用いる。基準クロック（ｃ
ｌｋ）は、クロックジェネレータ３１２により生成され
る。また、分周回路３１３は、上記基準クロック（ｃｌ
ｋ）の２分周及び４分周信号を生成して出力する。以
下、基準クロックを２分周した信号をｃｌｋ／２と表
し、４分周した信号をｃｌｋ／４と表す。ノイズキャン
セラーブロック３１１には、サンプリングブロック３０
１より入力許可されたクロック信号、データ及びモード
信号が入力される。ノイズキャンセラーブロック３１１
では、クロック信号の立ち上がり時における信号又はデ
ータの値と、立ち下がり時における信号又はデータの値
との関係に基づいて、サンプリングブロック３０１で除
去することのできなかったノイズを除去する。なお、ノ
イズキャンセラーブロック３１１の構成及び動作につい
て後に図１９に示す回路を用いて説明する。ノイズキャ
ンセラーブロック３１１より有効な信号又はデータであ
るとして出力されるサンプリングパルス、データ及びラ
ッチ信号は、次のアドレス判別処理ブロック３１４に入
力される。アドレス判別処理ブロック３１４は、各駆動
素子の持つアドレス番号（Ａ,Ｂ）より、入力されたデ
ータが受け取るべきデータであるのか否かを判別する。
ここで、入力されたデータが、他の駆動素子（例えば、
駆動素子４００）が備えるＬＥＤ用のデータである場合
には、入力されたデータを無効にする。シフトレジスタ
ラッチブロック３１５は、アドレス判別処理ブロックよ
り、自己（駆動素子３００）が備えるＬＥＤ用のデータ
であると判別されたデータが入力される。そして、ラッ
チ信号の入力を待って各ＬＥＤのドライバ出力として１
６ビットパラレルデータを出力する。なお、シフトレジ
スタラッチブロック３１５には、サンプリングブロック
３０７を介してストローブ信号が入力される。値１のス
トローブ信号が入力されている場合には、全てのドライ
バ出力Ｑを無効にして全てのＬＥＤを消灯する。また、
制御部５３は、ＬＥＤイレースユニット５４の駆動を開
始する際、各駆動素子にリセット信号ＲＥＳを出力す
る。リセット信号ＲＥＳは、サンプリング回路３０９を
介して各処理ブロックに入力される。

【００１９】<3-2>各信号のノイズ除去の説明 図１３は、制御部５３の上記駆動素子３００に対するＬ
ＥＤ点灯パターンデータＤＡＴＡ１（Ｄ６３〜Ｄ０）の
及びＤＡＴＡ２（Ｅ６３〜Ｅ０）のデータ入力処理と
（枠７４及び７６内のタイムチャートを参照）、各々の
データ入力処理後に行われるラッチ動作と（枠７５内の
タイムチャートを参照）、値１（ハイレベル）のストロ
ーブ信号入力時におけるドライバー出力Ｑの関係を示す
タイムチャートである（枠７７内のタイムチャートを参
照）。制御部５３は、クロック信号の立ち上がり時に同
期してレジスタ５５に格納しているＬＥＤ点灯パターン
データＤＡＴＡ１のデータＤ６３をラインに出力する。
データＤ６３の出力直後のクロック信号の立ち下がり時
に同期してレジスタ５６よりデータＤ６３の論理値を反
転したデータＤＢ６３を入力する。次のクロック信号の
立ち上がり時に同期してレジスタ５５よりデータＤ６２
をラインに出力する。データＤ６２の出力直後のクロッ
ク信号の立ち下がり時に同期して、レジスタ５６よりデ
ータＤ６２の論理値を反転したデータＤＢ６２を出力す
る。このようにして制御部５３は、データＤ０及びデー
タＤＢ０の出力が完了するまでこれを繰り返す。制御部
５３は、ＬＥＤのドライバー出力Ｑの更新を行う際、ラ
ッチ信号を直接出力するのではなく、データ入力処理の
終了に合わせてモード信号を立ち下げる。後に説明する
ノイズキャンセラーブロック３１１では、クロック信号
の立ち上がり時のモード信号の値が１であり、その直後
のクロック信号の立ち下がり時のモード信号の値が０で
ある場合にのみ値１（ハイレベル）のラッチ信号を生成
し、ドライバー出力Ｑのデータを更新する。これによ
り、ラッチ信号の流れる伝送ラインにノイズが乗った場
合であっても、誤ってドライバー出力Ｑが更新されるこ
とを防止することができる。

【００２０】<3-3>サンプリングブロックの構成及び動
作 図１４は、サンプリングブロック３０１の構成図であ
る。サンプリングブロック３０１では、制御部５３より
入力されるクロック信号（ＣＬＫ）、データ（Ｄ）及び
モード信号（ＭＤ）に乗るノイズであって、クロック信
号の１周期に比べて非常に短い期間だけ存在するノイズ
を除去する。クロック信号（ＣＬＫ）は、基準クロック
信号（ｃｌｋ）の入力されるサンプリング処理回路３０
２に入力される。データ（Ｄ）及びモード信号（ＭＤ）
は、それぞれ基準クロック信号（ｃｌｋ）を２分周した
信号（ｃｌｋ／２）が入力されるサンプリング処理回路
３０３及び３０５に入力される。図１５は、ストローブ
信号ＳＴＢの入力されるサンプリングブロック３０７の
構成図である。サンプリング処理回路３０８には、分周
回路３１３より出力される４分周された基準クロックｃ
ｌｋ／４が入力される。図１６は、リセット信号ＲＥＳ
の入力されるサンプリングブロック３０９の構成図であ
る。サンプリング処理回路３１０には、基準クロック信
号ｃｌｋが入力される。上記サンプリング処理回路３０
２，３０３，３０５，３０８及び３１０は、同一の回路
である。図１７は、サンプリング処理回路３０２，３０
３，３０５，３０８及び３１０の回路図である。入力端
子より入力される信号（クロック信号（ＣＬＫ）、スト
ローブ信号（ＳＴＢ）、データ（Ｄ）、モード信号（Ｍ
Ｄ）、リセット信号（ＲＥＳ）の内の何れかの信号であ
る。）が、４ビットシフトレジスタ３２０に入力され
る。４ビットシフトレジスタ３２０及びＪＫフリップフ
ロップ３２３の各Ｃ端子には、基準クロック信号（ｃｌ
ｋ，ｃｌｋ／２，ｃｌｋ／４）が入力される。４ビット
シフトレジスタ３２０は、Ｃ端子に入力される基準クロ
ック信号の立ち上がり時における入力データの値をＱ０
端子からＱ３端子へと順にシフトしながら出力する。Ｑ
０〜Ｑ３端子より出力される各信号は、ＡＮＤゲート３
２１及びＮＯＲゲート３２２にそれぞれ入力される。Ａ
ＮＤゲート３２１及びＮＯＲゲート３２２からの出力
は、ＪＫフリップフロップ３２３のＪ端子及びＫ端子に
入力される。図１８に示すように、基準クロックが４サ
イクルする間に、入力されたデータの値が同一の値であ
る場合には、ＪＫフリップフロップ３２３の出力端子Ｑ
からは、該入力されたデータが順に出力される。しかし
ながら基準クロックが４サイクルする間に、入力された
データの値が変化する場合には、その間に入力された信
号は、ノイズであると判断して、変化前のデータの値を
維持する。これにより、クロック信号の周期に比べて非
常に短い期間だけ存在するノイズを除去することができ
る。

【００２１】<3-4>ノイズキャンセラーブロックの構成
及び動作 図１９は、ノイズキャンセラーブロック３１１の回路図
である。本回路には、図１３の枠７４内のタイムチャー
トに示すように、クロック信号の立ち上がり時にデータ
Ｄｎが入力され、その直後の立ち下がり時にデータＤｎ
の論理値を反転したデータＤＢｎが入力される。本回路
では、クロック信号の立ち上がり時のデータ及びモード
信号と、立ち下がり時のデータ及びモード信号とを検出
する。そして、検出したデータ又はモード信号の論理値
が互いに逆の関係にある場合に、値１（ハイレベル）の
サンプリングパルス又はラッチ信号を出力する。これに
より、クロック信号、データ、又はモード信号の流れる
伝送ラインにノイズが乗った場合のデータを無効にす
る。ノイズキャンセラーブロック３１１では、ノイズデ
ータを無効にするだけで、シリアルデータの伝送処理
は、中断しない。これにより、データにノイズが乗った
場合であっても、感光体ドラム２の回転に同期したＬＥ
Ｄ点灯パターンデータ（シリアルデータ）の伝送処理を
実現する。

【００２２】以下、回路の説明を行う。遅延回路３４０
及び３４１、インバータ３５３、及びＮＯＲゲート３３
４によりクロック信号の立ち上がり（値の０から１への
切り替わり）を検出する回路を構成する（以下、この回
路を立ち上がり検出回路という。）。具体的には、遅延
回路３４０から出力されるクロック信号をインバータ３
４２により反転した値と、遅延回路３４０に出力される
信号よりも基準クロック信号１サイクル分だけ遅延して
遅延回路３４１より出力される信号との値をＮＯＲゲー
ト３４３に入力する。ここで、クロック信号の値が基準
クロック信号１サイクルの間に値が０から１に切り替わ
った場合、即ち立ち上がった場合には、ＮＯＲゲート３
４３より値１の信号が出力される。その他の場合にはＮ
ＯＲゲート３４３からは値０の信号が出力される。

【００２３】また、遅延回路３４４及び３４５、インバ
ータ３４６及びＮＯＲゲート３４７によりクロック信号
（ＣＬＫ）の立ち下がり（値の１から０への切り替わ
り）を検出する回路を構成する（以下、この回路を立ち
下がり検出回路という。）。具体的には、遅延回路３４
４から出力される信号と、基準クロック信号１サイクル
分だけ遅延して遅延回路３４５より出力される信号をイ
ンバータ３４６により反転した値とをＮＯＲゲート３４
７に入力する。ここで、クロック信号の値が基準クロッ
ク信号１サイクルの間に１より０に切り替わった場合、
即ち立ち下がった場合には、ＮＯＲゲート３４６より値
１の信号が出力される。その他の場合にはＮＯＲゲート
３４７からは、値０の信号が出力される。

【００２４】遅延回路３３１及び３３２、インバータ３
３３及びＮＯＲゲート３３４は、クロック信号（ＣＬ
Ｋ）の立ち上がり時におけるモード信号（ＭＤ）の値が
１であり、その直後のクロック信号の立ち下がり時にお
けるモード信号の値が０であるか否かを判別する回路を
構成する（以下、この回路をＭＤ信号論理判別回路とい
う。）。具体的には、上記立ち上がり検出回路によりク
ロック信号の立ち上がりが検出された時のモード信号の
値をインバータ３３３で反転した信号をＮＯＲゲート３
３４の入力端に入力する。更に、上記立ち下がり検出回
路によりクロック信号の立ち下がりが検出された時のモ
ード信号の値をＮＯＲゲートのもう一方の入力端子に入
力する。モード信号の値がクロック信号の立ち上がり時
に値１であり、立ち下がり時に値０である場合には、Ｎ
ＯＲゲート３３４の出力値が１となる。ＡＮＤゲート３
３５には、上記ＭＤ信号論理判別回路のＮＯＲゲート３
３４より出力される信号と、モード信号をインバータ３
３６により反転した信号と、基準クロック信号（ｃｌ
ｋ）とが入力される。ＡＮＤゲート３３５は、モード信
号がクロック信号の立ち上がり時に値１（ハイレベル）
であり、立ち下がり時に値０（ローレベル）である場合
であって、モード信号が値０（ローレベル）、基準クロ
ック信号の値が１（ハイレベル）である期間、値１（ハ
イレベル）のラッチ信号を出力する（図２０に示すクロ
ック信号、モード信号及びラッチ信号のタイムチャート
を参照）。上記ＭＤ信号論理判別回路のＮＯＲゲート３
３４は、図２０のタイムチャートに示すように、モード
信号の流れる伝送ラインにノイズｇが乗った場合、及び
クロック信号の流れる伝送ラインにノイズｈが乗った場
合の何れの場合でも、値０の信号を出力する。値１のラ
ッチ信号が出力されるには、ＮＯＲゲート３３４より値
１の信号が入力されることが条件となる。従って、この
場合、ノイズにより誤ってデータの更新がされることは
ない。すなわち、ノイズｇ及びｈによってシリアルデー
タの伝送タイミングがずれることはない。

【００２５】遅延回路３３６及び３３７，ＥＸＯＲゲー
ト３３８は、制御部５３よりクロック信号の立ち上がり
に同期して送られてくるデータＤ６３〜Ｄ０と、クロッ
ク信号の立ち下がりに同期して送られてくるデータＤＢ
６３〜ＤＢ０とが互いに逆の論理値の関係にあるか否か
について判別する回路を構成する（以下、この回路をデ
ータ論理判別回路という。）。ＥＸＯＲゲート３３８に
は、上記立ち上がり検出回路によりクロック信号の立ち
上がりが検出されたときのデータの値と、上記立ち下が
り検出回路によりクロック信号の立ち下がりが検出され
た時のデータの値が入力される。ＥＸＯＲゲート３３８
は、互いのデータの理論値が逆の関係にある場合に値１
の信号を出力する。遅延回路３３６の出力端Ｑからは、
クロック信号の立ち上がりに同期してデータが出力され
る。ＡＮＤゲート３３９には、上記データ論理判別回路
のＥＸＯＲゲート３３８より出力される信号と、モード
信号（ＭＤ）と、基準クロック信号（ｃｌｋ）とが入力
される。ＡＮＤゲート３３９は、クロック信号の立ち上
がり時のデータの論理値と、立ち下がり時のデータの論
理値が互いに逆の関係にある場合であって、モード信号
及び基準クロック信号が共に値１（ハイレベル）である
場合に、値１（ハイレベル）のサンプリングパルスを出
力する。このような回路を設けることで、有効なデータ
のみを正確に抽出することができる。図２０のタイムチ
ャートに示すように、クロック信号の値が０の時にノイ
ズｅが乗った場合や、クロック信号の値が１の時にノイ
ズｆが乗った場合でも、ＥＸＯＲゲート３３８から値０
の信号が出力されるため、ＡＮＤゲート３３９からは、
値１（ハイレベル）のサンプリングパルスは出力されな
い。これにより、ノイズデータを効果的に除去すること
ができる。また、シリアルデータの伝送処理を中断しな
いため、クロック信号に同期した状態を維持することが
できる。

【００２６】以上の構成の駆動素子３００を用いること
でノイズによる誤動作の少ないＬＥＤイレーサユニット
５４を構成することができる。これにより画像の乱れの
少ない高品質な複写機を提供することができる。

【００２７】（４）第２実施例における駆動素子の構成
及び動作 第１実施例の駆動素子３００では、クロック信号の流れ
る伝送ラインと、データ又はモード信号の流れる伝送ラ
インの両方に同時にノイズが乗った場合、例えば図２３
に示すように、クロック信号の流れる伝送ラインにノイ
ズｉが乗り、かつデータ又はモード信号の流れる伝送ラ
インにノイズｊが乗った場合、上記ＭＤ信号論理判別回
路及び上記データ論理判別回路の両方ともが該ノイズデ
ータを有効なデータであると誤判別する。シリアルデー
タ伝送方式の場合、クロック信号の伝送ライン、データ
の伝送ライン及びモード信号の伝送ラインは、互いに近
接して設けられている場合が多く、各々のラインに同時
にノイズが乗る可能性は高い。そこで、第２実施例の駆
動素子（図示せず）が備えるサンプリングブロック３４
９では、入力されたクロック信号に対して、データ及び
モード信号の位相を所定量だけ遅延させる。このように
することで、より正確にノイズを除去することを可能に
する。

【００２８】図２１は、第２実施例の駆動素子が備える
サンプリングブロック３４９の構成を示す図である。第
２実施例の駆動素子の構成はサンプリングブロック３４
９を除いて第１実施例の駆動素子３００と同じ構成を有
する。また、サンプリングブロック３４９は、ディレイ
回路３５２及び３５４を備えることを除いてサンプリン
グブロック３０１と同じ構成を有する。ディレイ回路３
５２及び３５４には、それぞれ基準クロック信号（ｃｌ
ｋ）を２分周した信号（ｃｌｋ／２）が入力される。図
２２に示すように、ディレイ回路３５２及び３５４は、
入力されたデータを基準クロック信号の２分周信号ｃｌ
ｋ／２の４サイクル分だけ遅延して出力する。遅延量
は、クロック信号の半周期の範囲内に収まる量である。
図２３の最下段にサンプリングブロック３４９から出力
される遅延処理後のデータ及びモード信号の波形を示
す。図示されるように、データ又はモード信号が遅延す
るのに伴い、ノイズｊの位相もシフトされる。このた
め、クロック信号に乗っているノイズｉの立ち上がり時
と、立ち下がり時のデータ又はモード信号の論理値は、
共に値０となり、ノイズデータを有効なデータであると
誤って判別することを防止することができる。

【００２９】以上、第２実施例の駆動素子を用いること
で、クロック信号の流れる伝送ラインと、データ又はモ
ード信号等の流れる複数の伝送ラインに同時にノイズが
乗った場合であっても、上記ＭＤ信号論理判別回路及び
上記データ論理判別回路によって、該ノイズを正確に検
出及び除去することができる。

【００３０】

【発明の効果】本発明のシリアルデータ伝送装置では出
力制御手段により、シリアルデータの伝送処理を中断す
る事なく、ノイズの検出及び除去を行うことができる。
また、クロック信号に同期して装置に入力されたデータ
の位相を第１及び第２シフト手段によりシフトすること
で、クロック信号の流れる伝送ラインと、データの流れ
る伝送ラインの双方に同時に同一のデータが発生した場
合でも、ノイズデータを正確に除去することができる。

【図面の簡単な説明】

【図１】 従来のＬＥＤイレーサユニット５２の構成を
示す図である。

【図２】 駆動素子１００の構成図である。

【図３】 制御部５１より各駆動素子１００，２００，
…に出力されるクロック信号（ＣＬＫ）、ＬＥＤ点灯パ
ターンデータ（Ｄｎ〜Ｄ0，Ｅｎ〜Ｅ0，…）、ラッチ信
号（ＬＡＴＣＨ）、ストローブ信号（ＳＴＢ）及びドラ
イバー出力Ｑ（ｎ：0）のタイムチャートを示す。

【図４】 従来のＬＥＤイレーサユニット５２の伝送ラ
インにノイズが載った場合について示す図である。

【図５】 本実施例のＬＥＤイレーサユニット５４を備
える複写機の概略構成図である。

【図６】 感光体ドラム２上に形成される静電潜像及び
ＬＥＤイレーサによる除電領域を示す図である。

【図７】 本実施例のＬＥＤイレーサユニット５４の構
成を示す図である。

【図８】 （ａ）及び（ｂ）は、制御部５３が備えるレ
ジスタ５５及び５６を示す図である。

【図９】 制御部５３の実行するＬＥＤイレーサユニッ
ト５４の制御処理のメインルーチンである。

【図１０】 ステップＳ２００で実行されるデータ伝送
処理のフローチャートである。

【図１１】 ステップＳ３００で実行するラッチ動作処
理のフローチャートである。

【図１２】 駆動素子３００の構成図である。

【図１３】 制御部５３の駆動素子３００に対するＬＥ
Ｄ点灯パターンデータＤＡＴＡ１（Ｄ６３〜Ｄ０）及び
ＤＡＴＡ２（Ｅ６３〜Ｅ０）のデータ入力処理と、各々
のデータ入力処理後に行われるラッチ動作と、値１のス
トローブ信号入力時におけるドライバー出力Ｑの関係を
示すタイムチャートである。

【図１４】 サンプリングブロック３０１の構成図であ
る。

【図１５】 ストローブ信号の入力されるサンプリング
ブロック３０７の構成を示す図である。

【図１６】 リセット信号の入力されるサンプリングブ
ロック３０９の構成を示す図である。

【図１７】 サンプリング処理回路３０２，３０３，３
０５，３０８及び３１０の回路図である。

【図１８】 サンプリング処理回路へ入力される信号
と、該回路から出力される信号との関係を示すタイムチ
ャートである。

【図１９】 ノイズキャンセラーブロック３１１の回路
図である。

【図２０】 クロック信号、モード信号及びラッチ信号
のタイムチャートである。

【図２１】 第２実施例の駆動素子が備えるサンプリン
グブロック３４９の構成を示す図である。

【図２２】 サンプリングブロック３４９が備えるディ
レイ回路部３５２及び３５４に入力される信号と、該回
路より出力される信号との関係を示すタイムチャートで
ある。

【図２３】 第１実施例のサンプリングブロック３０１
より出力されるデータ又はモード信号と、第２実施例の
サンプリングブロック３４９より出力されるデータ又は
モード信号とを示すタイムチャートである。

【符号の説明】

５３…制御部 ５４…イレーサユニット ５５，５６…６４ビットレジスタ ３１１…ノイズキャンセラーブロック ３００…駆動素子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シリアルデータＤｎ（ｎは、シリアルデ
   ータの番号）を記憶する第１記憶手段と、 上記シリアルデータＤｎの理論値を反転したデータＤＢ
   ｎを記憶する第２記憶手段と、 クロック信号の立ち上がりに同期して第１記憶手段によ
   りシリアルデータＤｎを読み出すと共に、シリアルデー
   タＤｎの読み出し直後のクロック信号の立ち下がりに同
   期して第２記憶手段よりデータＤＢｎを読み出すデータ
   読出手段と、 データ読出手段により読み出されたデータから、クロッ
   ク信号の立ち上がり時のデータを検出する第１検出手段
   と、 第１検出手段がデータを検出した直後のクロック信号の
   立ち下がり時のデータを検出する第２検出手段と、 第１及び第２検出手段により検出されたデータの論理値
   とを比較した結果、互いに逆の関係にある場合には第１
   検出手段により検出されたデータを有効なデータである
   として出力し、第１及び第２の検出手段により検出され
   たデータの論理値が同じ場合には当該データを無効デー
   タとして出力を取りやめる出力制御手段とを備えるシリ
   アルデータ伝送装置。
2. 【請求項２】 請求項１に記載されたシリアルデータ伝
   送装置において、 更に、データ読出手段により読み出されたデータの位相
   をクロック信号の半周期の範囲内で所定量シフトするシ
   フト手段を備え、 上記第１及び第２検出手段は、上記シフト手段により位
   相をシフトされたデータについて検出を行うことを特徴
   とするシリアルデータ伝送装置。