JPH08325097A - 電子部品用複合構造体及びその製造方法 - Google Patents

電子部品用複合構造体及びその製造方法

Info

Publication number
JPH08325097A
JPH08325097A JP8132493A JP13249396A JPH08325097A JP H08325097 A JPH08325097 A JP H08325097A JP 8132493 A JP8132493 A JP 8132493A JP 13249396 A JP13249396 A JP 13249396A JP H08325097 A JPH08325097 A JP H08325097A
Authority
JP
Japan
Prior art keywords
layer
recess
coating layer
base substrate
composite structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8132493A
Other languages
English (en)
Other versions
JP2917123B2 (ja
Inventor
Hans Jurgen Fusser
ハンス−ユルゲン・フユツセル
Reinhard Zachai
ラインハルト・ツアハイ
Wolfram Munch
ヴオルフラム・ミユンヒ
Tim Gutheit
テイム・グートハイト
Mona Ferguson
モナ・フアーガソン
Reiner Schaub
ライネル・シヤウプ
Karl-Heinrich Greeb
カルル−ハインリヒ・グレープ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler Benz AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7759953&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08325097(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Publication of JPH08325097A publication Critical patent/JPH08325097A/ja
Application granted granted Critical
Publication of JP2917123B2 publication Critical patent/JP2917123B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy

Abstract

(57)【要約】 【目的】 良好な清浄室条件でできるだけ簡単かつ高品
質で安価に製造可能な電子部品用複合構造体及びその製
造方法を提供する。 【構成】 電子部品用複合構造体は、製造を持つ基礎基
板３と、凹所２により構造化される板面４に設けられて
空洞１２を構成しながら凹所２を覆う被覆層１とを持つ
ている。基礎基板３の凹所２は、被覆層１の析出前に、
板面４に対して平行に測つて、被覆層１を設ける前に測
つた内のり深さの半分より小さい内のり幅で形成され
る。気相から析出せしめられる被覆層１の材料として、
被覆層１の三次元的成長を助長する大きい表面張力を持
つ材料が使用される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、凹所を持つ基礎基板
と、凹所により構造化される基礎基板の板面に設けられ
かつ凹所を覆つて空洞を構成する被覆層とを有する、電
子部品用複合構造体、及び基礎基板の板面に凹所を設
け、凹所により構造化される基礎基板の板面を、構造化
された板面に設けられる被覆層で覆つて、空洞を構成す
る、電子部品用複合構造体の製造方法に関する。
【０００２】
【従来の技術】このような電子部品用複合構造体は超小
形電子装置に使用され、種々の構成で公知である。超小
形電子装置から、種々の機能及び応用を持つ電子部品、
例えば集積回路、真空ダイオード又は平らな映像面用の
扁平パネルデイスプレイが公知であり、一部開いている
か又は全面を閉じられている空洞を持つている。空洞
は、一般にまず基礎基板の板面に、特に選択的エツチン
グにより適当に凹所を形成し、続いてエツチングにより
今や構造化された基礎基板の板面に設けられる被覆層に
より、少なくとも構造化された板面の方向に、空洞を構
成するように凹所を閉鎖することによつて、得られる。
【０００３】前述した電子部品では、凹所を覆う被覆層
を設けるには非常に費用がかかり、問題もある。なぜな
らば、超小形電子装置の分野での適用の際、最も少ない
不純物でも電子部品を不良品にし、従つてこれを防止せ
ねばならないからである。
【０００４】更にこのような電子部品の若干、特に扁平
パネルデイスプレイは、製造の際費用をかけて構造化さ
れねばならず、その際基礎基板の板面の構造化従つて電
子部品のトポグラフイーは付加的に非常に精確でなけれ
ばならないので、製造するのに困難で費用を要する。
【０００５】
【発明が解決しようとする課題】本発明の課題は、最初
にあげた種類の複合構造体を改良して、良好な清浄室条
件でできるだけ簡単かつ高品質で安価に製造可能にする
ことである。
【０００６】
【課題を解決するための手段】この課題を解決するため
複合構造体に関して本発明によれば、被覆層の材料が、
被覆層の三次元的成長を助長する大きい表面張力を持
ち、かつ気相からの析出により設けられ、被覆層の析出
前に基礎基板の凹所が、板面に対して平行に測つて、被
覆層を設ける前に測つた内のり深さの半分より小さい内
のり幅を持つている。また複合構造体の製造方法に関し
て本発明によれば、被覆層で凹所を覆う前に、被覆層に
対して平行に測つた凹所の内のり幅の半分に少なくとも
等しい深さで凹所を形成し、被覆層を気相から析出さ
せ、被覆層の材料として、三次元的成長を助長する大き
い表面張力を持つ材料を選択し、凹所の内のり幅の少な
くとも０．５倍に等しい層厚で被覆層を析出させる。
【０００７】本発明によれば、気相からの被覆層の析出
によつて被覆層が設けられる。この過程は清浄室条件の
もとで行われ、現在の技術では汚染物又は不純物の防止
に関して効果的かつ簡単であるとみなされる。これは、
優先的に三次元的に成長するほど大きい表面張力を持つ
材料を気相から析出させる際、凹所が所定の寸法を持つ
ている場合、凹所が過度に成長せしめられて空洞を構成
することによつて、可能にされる。
【０００８】本発明の有効な構成は従属請求項からわか
る。更に図に示されている実施例に基いて、本発明を以
下に説明する。
【０００９】
【実施例】図１には複合構造体の原理的構成が斜視で示
されている。図１による複合構造体は被覆層１で覆われ
る基礎基板３を持ち、この基礎基板３は、その構造化さ
れた板面４の平面図においてＵ字状に延びる複数の凹所
２を持つている。
【００１０】凹所２の間には桟状突起１４が設けられ
て、凹所２を互いに隔離している。更に凹所２は基礎基
板３の縁面１５の方へ開口するように形成され、被覆層
１と共同作用して、例えば流体を通される通路組織を構
成し、従つてこのような複合構造体は例えば超小形冷却
装置として使用可能である。
【００１１】凹所２の断面は、凹所２の内のり幅５の半
分より少し大きい内のり深さ６を持つている。互いにほ
ぼ平行にかつほぼ直線的に延びる凹所２の壁７におい
て、その内のり幅５として、構造化された板面４の範囲
で対向する壁７の最小内のり間隔が使用される。凹所２
の内のり深さ６と幅５との最小比は０．５で、この深さ
６と幅５との比が大きいほど、空洞１２はそれだけ大き
い内のり断面を持ち、この断面に流体を通すことができ
る。従つて１より大きい比、特に２より大きい比を選択
するのが得策である。
【００１２】構造化された板面４に被覆層１が設けられ
て、構造化された板面４の範囲で凹所２を密に閉鎖す
る。被覆層１が特に多結晶ダイヤモンドから成り、その
個々の結晶子が格子面の統計的方位を持つていると有効
である。
【００１３】被覆層１の材料が、なるべく気相反応（Ｃ
ＶＤ）法で行われるように気相からの析出の際、優先的
に三次元的に成長するという性質を持つているので、ダ
イヤモンドから成る被覆層１は有効である。更に純粋で
ドーピングされないダイヤモンドは良好な電気絶縁体で
あると共に、高い温度でも安定なよい伝熱体である。
【００１４】次に、図１による複合構造体の製造方法に
ついて説明する。基礎基板３を製造するため、従来のよ
うになるべくシリコンウエーハが成長基板１６として洗
浄される。洗浄された成長基板１６は、凹所２を形成す
るため選択的エツチングのために準備される。
【００１５】この準備は、例えば後で基礎基板３の構造
化された板面４を形成する成長基板１６の成長表面を感
光性樹脂膜で被覆し、後で形成される凹所２に応じて感
光樹脂膜を露光し、露光した感光性樹脂膜を持つ成長基
板１６に選択的な湿式化学的エツチングを受けさせるこ
とによつて行われ、このエツチングの際所望の構造の凹
所２が、所望の深さ６及び幅５で除去される。この場合
凹所２の形成後に、基礎基板３が完成される。
【００１６】凹所２により構造化された基礎基板３の板
面４へ、続いてＣＶＤ法特にプラズマＣＶＤ法により、
なるべく多結晶ダイヤモンドから成る被覆層１が析出せ
しめられ、その際少なくとも被覆層１用成長核の形成中
に、析出する気相に対して特に電気的に負の電位を基礎
基板３へ印加するのが有効である。被覆層１はエピタキ
シに析出せしめられるのがよい。
【００１７】ダイヤモンドから成る被覆層１の析出又は
エピタキシ成長は、ガス状炭化水素等のような公知の先
駆物質ガス及び公知のプロセスパラメータにより行わ
れ、その際凹所２の内のり幅５の少なくとも０．５倍に
等しい層厚１３の被覆層１が析出せしめられる。
【００１８】図２には別の原理的な複合構造体が示され
ている。図１による複合構造体とは異なり、この複合構
造体は全面を閉じられた空洞１２を持つている。
【００１９】この空洞１２を構成するため、基礎基板３
は縁を包囲して完全に閉じた枠１７を持ち、この枠１７
内で基礎基板３の面が鉢状に沈下せしめられている。枠
１７内に設けられる沈下部上に複数のさいころ状ドーム
１８が設けられて、被覆層１の方へ突出し、端面でこの
被覆層１に接触している。ドーム１８の間に、空洞１２
を構成する凹所２が設けられている。この場合凹所２の
円のり幅５に相当するドーム１８の相互間隔又はドーム
１８と枠１７との間隔は、凹所２の深さ６に相当する高
さ即ち凹所２の底８を形成する沈下部から突出するドー
ム１８の高さの半分より小さい。
【００２０】基礎基板３を製造するため、既に述べたよ
うに選択的湿式化学的エツチングにより凹所２が形成さ
れる。続いて、凹所２により構造化された基礎基板３の
板面４に、なるべく多結晶方位を持つダイヤモンド被覆
層１が密に設けられ、同様に既に述べたようにこの被覆
層１は、気相から公知のＣＶＤ法により析出せしめられ
る。
【００２１】凹所２の密な閉鎖はＣＶＤ装置の反応器内
で行われるので、空洞１２のガス空間には、被覆層１に
よる閉鎖の際圧力及びガス組成に関して反応器内に存在
する処理条件が存在する。従つてこの事実に基いて簡単
に空洞１２のガス空間に影響を及ぼし、それにより操作
することができる。
【００２２】図３には、細長い直方体状凹所２を持つ複
合構造体が示されている。直方体状凹所２は、それぞれ
単独で、全面を閉じられる空洞１２を構成し、構造化さ
れた板面４の範囲でこれらの空洞１２が、なるべく多結
晶ダイヤモンドから成る被覆層１で密に閉鎖されてい
る。図３によるこの複合構造体の製造は、既に述べたよ
に行うことができるので、これ以上説明しない。
【００２３】図４には空洞１２を持つ複合構造体の断面
が示され、この複合構造体の両方の板面４，４′は、な
るべく多結晶ダイヤモンドから成る被覆層１，１′によ
りそれぞれ形成されている。むく材料特に単結晶シリコ
ンから形成される最初の基礎基板３は、基礎基板３の個
々の凹所２を隔離する互いに離れた桟状突起１４のみに
よつて形成されている。これは、桟状突起１４が一方で
は個々の凹所２の空間的隔離に役立ち、他方では両方の
被覆層１，１′の間の間隔片として役立つていることを
意味する。
【００２４】２つの被覆層１，１′及び流れを通す開い
た空洞１２を持つ複合構造体を構成する際、特に複合構
造体の両方の板面に電子部品を設けることができるの
で、このような複合構造体は特に超小形冷却装置に適し
ている。
【００２５】図４による複合構造体を製造するため、特
に単結晶シリコンから成る基礎基板３の板面４′に第１
の被覆層１′が設けられる。この第１の被覆層１′は、
ここでも特定の場合ＣＶＤ法により設けることができ
る。第１の被覆層１′をまず独立したウエーハ又は既に
完成しているウエーハとして基礎基板３上に設け、特に
ろう付けするのも有利である。
【００２６】第１の被覆層１′を設ける際、基礎基板３
は既に凹所２を備えていることができるが、凹所２の最
終的な深さ６はまだ得られていない。この場合第１の被
覆層１′は、基礎基板３の構造化された板面４とは反対
の側にある板面４′になるべく設けられる。
【００２７】第１の被覆層１′を析出するか又は設けた
後、凹所２の範囲で基礎基板３の材料が完全に除去され
るように、基礎基板３へ凹所２が形成される。それによ
り凹所２の底８は第１の被覆層１′によつて形成され
る。凹所２の範囲で基礎基板３の材料が完全に除去され
ていると、構造化された板面４従つてまだ被覆層１のな
い板面４に、第２の被覆層１がＣＶＤ法により析出せし
められる。この被覆層１の析出又は成長により、今や完
成した図４の複合構造体の空洞１２が構成される。
【００２８】図５には、凹所２の底８に底層１１を持つ
複合構造体の断面が示されている。一般に凹所２の幅の
約半分に等しい層厚を持つこのような底層１１は、ＣＶ
Ｄ法によりダイヤモンドから被覆層１を析出させる際予
想される。なぜならばダイヤモンドは、構造化された板
面４の範囲におけるだけでなく、凹所２の底８の範囲で
も成長するからである。凹所２の閉鎖即ち成長による閉
塞の増大と共に、凹所２の析出する気相も少なくなるの
で、結局底層１１の析出はもはや不可能になり、従つて
凹所２の所定の寸法において凹所２も完全には閉塞され
ない。
【００２９】図６による別の複合構造体では、複合構造
体の基礎基板３が複合構造体の板面に対して平行に配列
される多層構造を持つている。下の層は成長基板１６に
より形成され、この成長基板１６上において底層１１を
持つ凹所２の両側に、構造化された板面４に対して平行
に延びる第１の中間層９がドナー層の形で設けられてい
る。
【００３０】高度にドーピングされたドナー層特にｎ形
にドーピングされたＣ−ＢＮ（立方晶窒化硼素）の材料
と、特にドーピングされない析出ダイヤモンドから成る
底層１１の材料は、互いに整合せしめられて、ドナー層
と底層１１との間の境界面の範囲における帯域縁曲線が
帯域不連続性を形成し、それにより外部から影響なしに
はキヤリヤがドナー層から底層１１へ流出しないように
している。
【００３１】後で設けられる被覆層１の方向においてド
ナー層上に、特になるべく酸化シリコン又はドーピング
されないＣ−ＢＮから成る電気絶縁層として構成されか
つ構造化された板面４に対して平行に延びる列の第２の
中間層９′が設けられている。底層１１より上には、以
前の凹所２の残りである自由空間がある。これまで述べ
た層は、底層１１を除いて、この場合図６による複合構
造体の基礎基板３を形成している。
【００３２】なるべく絶縁層として構成される第２の中
間層９′上に被覆層１が設けられて、空洞１２を構成し
ながら凹所２を閉鎖し、既に述べた自由空間が底層１１
より上に残つている。
【００３３】基礎基板３を製造するため、成長基板１６
の全面にドナー層が設けられ、このドナー層上に絶縁層
が設けられる。ドナー層は、後で析出せしめられる底層
１１の層厚にほぼ等しい層厚で設けられるのがよい。
【００３４】絶縁層の構造化された自由板面４従つて基
礎基板３の自由板面に、感光性樹脂膜が設けられ、凹所
２の所望の構造に応じて露光され、所望の深さ６を持つ
凹所が湿式化学的に選択的エツチングで形成される。
【００３５】続いて図５による凹所２におけるように、
気相から被覆層１が絶縁層の自由板面４により形成され
る基礎基板３の構造化された板面４上へ析出せしめら
れ、その際凹所２が、空洞１２を構成しかつ底層１１を
析出しながら閉鎖される。
【００３６】この基礎基板３の個々の層を設けるため
に、特に公知のエピタキシ法又はその組合わせを使用で
き、続いて被覆層１を析出させるため、析出からのエピ
タキシのみが考慮される。
【００３７】図７には複合構造体の断面が示され、その
基礎基板３は構造化された板面４に対して平行に延びる
中間層を持つている。凹所２は底側に底層１１を持ち、
この底層１１は凹所２の壁７の範囲において中間層９よ
り下で成長基板１６に終つている。それにより空洞１２
を区画する底層１１の自由表面と中間層９の底側下縁又
は下限との間に、零とは異なる間隔が存在する。
【００３８】凹所２より上従つて中間層９上に、気相か
らエピタキシで析出せしめられるダイヤモンドの被覆層
１が設けられて、空洞１２を構成しながら、構造化され
た板面４の範囲で凹所２を密に閉鎖している。若干の場
合、被覆層１を設ける前に基礎基板３を、絶縁層（図示
せず）により被覆層１に対して電気絶縁するのが有効で
ある。
【００３９】図７による複合構造体の基礎基板３を製造
するため、成長基板１６上に第１の中間層９が析出せし
められ。第１の中間層９の析出後に凹所２が選択的エツ
チングにより形成され、今や存在する基礎基板３のこの
ように準備された板面４に、反応器内でＣＶＤ法により
ダイヤモンドから成る被覆層１が設けられる。
【００４０】基礎基板３を製造するため、凹所２を既に
一部成長基板１６に形成し、（部分）凹所２を持つ成長
基板１６の表面に第１の中間層９を析出させ、続いて残
りの凹所２をエツチングにより形成することも、原理的
に可能である。
【００４１】図８には、凹所２の範囲における複合構造
体の断面が拡大して示され、この複合構造体は、凹所２
の壁７を少なくとも一部覆いかつ壁７に対して平行に延
びる中間層１０を持つている。この中間層１０は、所望
の電子部品に応じて例えば磁性材料、絶縁材料又は金属
材料等から形成することができる。
【００４２】凹所２の底８の範囲に底層１１が設けら
れ、壁７の範囲で底層１１に壁側中間層１０が続いてい
る。所望の電子部品に応じて、壁側中間層１０と底層１
１とを互いに離すか、又は電気的に互いに絶縁すること
も可能である。
【００４３】複合構造体が例えば検出器用の複合構造体
である場合、凹所２より上に設けられて凹所２の窓を形
成するダイヤモンド被覆層１をできるだけ薄く構成する
のが有効である。従つて最初は図８に破線で示す線の所
まで設けられる被覆層１が、少なくとも凹所２の上方で
除去される。
【００４４】図８の複合構造体の基礎基板３を製造する
ため、成長基板１６に公知のように凹所２が設けられ
る。凹所２の底８の範囲でこの凹所２へ空間保持層が形
成される。この場合空間保持層は、後で設けられる壁側
中間層１０と凹所２の底８との間隔にほぼ等しい層厚を
持つている。
【００４５】図８による複合構造体におけるように、中
間層１０と底層１１とが壁側に結合部を持つようにする
場合、空間保持層の層厚は、後でその空間を占める底層
１１の層厚に等しい。
【００４６】空間保持層より上に、壁側中間層１０の材
料が設けられる。続いてこの材料は、図８による複合構
造体の中間層１０を形成する凹所の壁側範囲を除いて、
空間保持層の材料と共に、特に湿式化学的に選択的エツ
チングにより再び除去される。
【００４７】このように製造される基礎基板３は、続い
てその構造化された板面４を被覆層１で覆われ、その際
被覆層１の析出と同時に底層１１の析出が行われる。こ
の場合被覆層１と基礎基板３との間に電気絶縁層（図示
せず）を設けるのが有効である。
【００４８】凹所２より上に被覆層１から形成される窓
をできるだけ薄くするために、少なくともこの範囲で、
析出せしめられた被覆層１は、その層厚が所望の寸法に
減少するまで、例えばエツチングにより除去される。
【００４９】図９には、多層基礎基板３を持つ複合構造
体の凹所２の範囲が断面で示されている。下層即ち被覆
層とは反対側の層は、特に単結晶のシリコンから成る成
長基板１６を形成し、格子不整合をなくすため成長基板
１６上に、整合層１９なるべくシリコン−炭素合金が設
けられている。
【００５０】整合層１９は層厚の増大と共に変化する格
子定数を持ち、この格子定数の値は、成長基板１６の範
囲では成長基板１６の格子定数の値にほぼ等しく、成長
基板１６から遠い方の板面の範囲では、それに続く層の
格子定数値にほぼ等しい。
【００５１】このため、シリコン−炭素合金の整合層１
９及びシリコンの成長基板１６では、整合層１９内にお
けるシリコンの割合が、約１００％の成長基板１６から
始まつて、成長基板１６とは反対側の板面における０％
まで減少する。
【００５２】基礎基板３に設けられる凹所２は、底８の
範囲に底層１１を持ち、壁７の範囲に壁７を少なくとも
一部覆う中間層を持つている。
【００５３】整合層１９上には、凹所２の範囲に底層１
１が設けられ、底層１１の両側に、板面に対して平行に
延びるドナー層の形の中間層９が設けられている。
【００５４】高度にドーピングされるドナー層特にｎ形
にドーピングされるＣ−ＢＮの材料と、特にドーピング
されない析出ダイヤモンドから成る底層１１の材料と
は、互いに整合されて、ドナー層と底層１１との間の境
界面の範囲における帯域縁曲線が帯域不連続性を示し、
それにより外部の影響なしではドナー層のキヤリヤが底
層１１へ流出しないようになつている。
【００５５】後で設けられる被覆層１の方向においてド
ナー層上に、特に電気絶縁層としてなるべく酸化シリコ
ン又はドーピングされないＣ−ＢＮから成る第２の中間
層９′が設けられている。
【００５６】凹所２の壁７の範囲において、なるべく絶
縁層として構成される第２の中間層９′は、壁７に対し
て平行に延びる中間層１０を持ち、この中間層１０は、
例えば永久磁石材料又は導電材料特に金属から構成する
ことができる。
【００５７】底層１１より上で壁側中間層１０の間に、
以前の凹所２の残りである自由空間がある。これまで述
べたこれらの層は、底層１１を除いて、図９による複合
構造体の基礎基板３を構成している。
【００５８】図９による基礎基板３を製造するため、な
るべく単結晶シリコンから成る成長基板１６上に、特に
シリコン−炭素合金から成る整合層１９が設けられる。
この整合層１９は、後でこれを覆つてドナー層として使
用されかつ特にｎ形にドーピングされるＣ−ＢＮから成
る第１の中間層９に類似な格子構造を持つている。
【００５９】ＣＶＤ法により設けられる整合層１９の格
子定数は、析出する気相の組成により底層にわたつて変
化せしめられ、成長基板１６の範囲ではこの成長基板１
６の格子定数にほぼ等しく、第１の中間層９即ちドナー
層の範囲ではこのドナー層の格子定数にほぼ等しい。
【００６０】整合層１９上にドナー層が気相エピタキシ
により設けられ、特にドーピングされないＣ−ＢＮから
成り絶縁層として使用される第２の中間層９′がドナー
層上に析出せしめられる。
【００６１】第２の中間層９′が設けられた後、公知の
ように凹所２が露出され、第２の中間層９′の範囲に壁
側中間層１０が設けられ、それにより図９による複合構
造体の基礎基板３が完成される。
【００６２】続いてＣＶＤ法により、基礎基板３の構造
化された板面４が被覆層１′覆われ、その際空洞１２が
構成され、底層１１がエピタキシに成長せしめられる。
ここでも最後に、被覆層１の材料の面状除去により被覆
層１の層厚が減少せしめられる。
【００６３】図１０には、図９による複合構造体に非常
に類似した複合構造体が示されている。図１０による複
合構造体は、図９による複合構造体とは、主として、被
覆層１より下に設けられる第３の中間層９′′を持つて
いるという点で、相違している。
【００６４】この実施例では、第３の中間層９′′はな
るべく金属から形成され、複合構造体の構造化された板
面に対して平行に延びている。凹所２の壁７の範囲で第
３の中間層９′′は、壁７に対して平行に延びる中間層
１０により覆われ、第３の中間層９′′の層厚は、壁７
に対して平行でなるべく磁性材料から成る中間層１０が
同じ方向に持つ寸法にほぼ等しい。即ちこの場合壁側の
中間層１０は底層１１からも離されている。
【００６５】図１０による複合構造体の基礎基板３及び
複合構造体自体の製造方法は、これまで述べた方法から
簡単に誘導することができる。従つて不必要な反覆を避
けるため、これ以上説明はしない。
【００６６】一般に述べるべきこととして、本発明はす
べての実施例及び覆われる空洞を持つ他の層構造も包含
している。更に若干の場合、複合構造体の被覆層と基礎
基板との間に電気絶縁層を設けるのが有効である。この
ことは、図示した複合構造体及び図示しない複合構造体
の１つが持つ他の機能層についても当てはまる。
【図面の簡単な説明】
【図１】凹所の間に設けられる突起を持つ複合構造体の
斜視図である。
【図２】凹所の間に設けられるドームを持つ複合構造体
の斜視図である。
【図３】直方体状の凹所を持つ複合構造体の斜視図であ
る。
【図４】凹所の間にある桟状突起と２つの被覆層とを持
つ複合構造体の断面図である。
【図５】凹所の底に設けられて電子を放出する層を持つ
凹所の範囲における複合構造体の断面図である。
【図６】底の近くに設けられるダイヤモンド層と凹所の
底に設けられるダイヤモンドへキヤリヤを供給する中間
層とを持つ凹所の範囲における複合構造体の断面図であ
る。
【図７】被覆層より下に設けられて基礎基板の板面に対
して平行に延びる中間層を持つ凹所の範囲における複合
構造体の断面図である。
【図８】凹所の底に設けられる層と壁の範囲に設けられ
て壁を覆う中間層とを持つ凹所の範囲における複合構造
体の断面図である。
【図９】中間層と板面に対して平行に延びる複数の別の
層とを持つ凹所の範囲における複合構造体の断面図であ
る。
【図１０】被覆層より下に設けられかつ板面に対して平
行に延びる中間層と底の近くに設けられかつ板面に対し
て平行に延びるドナー層と凹所の底を覆う層とを持つ凹
所の範囲における複合構造体の断面図である。
【符号の説明】
１ 被覆層 ２ 凹所 ３ 基礎基板 ４ 板面 ５ 内のり幅 ６ 内のり深さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラインハルト・ツアハイ ドイツ連邦共和国ギユンツブルク・カツペ ンツイプフエル９／12 (72)発明者 ヴオルフラム・ミユンヒ ドイツ連邦共和国マンハイム・シエプフリ ンシユトラーセ３ (72)発明者 テイム・グートハイト ドイツ連邦共和国ウルム・プフアウエンガ ツセ12 (72)発明者 モナ・フアーガソン ドイツ連邦共和国ウルム・ハンス−アツケ ル−ヴエーク14 (72)発明者 ライネル・シヤウプ ドイツ連邦共和国ダルムシユタツト・カル ル−ウルリヒ−シユトラーセ34 (72)発明者 カルル−ハインリヒ・グレープ ドイツ連邦共和国ドライアイヒ・ヴエーゼ ルシユトラーセ２

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 凹所を持つ基礎基板と、凹所により構造
    化される基礎基板の板面に設けられかつ凹所を覆つて空
    洞を構成する被覆層とを有する、複合構造体において、
    被覆層（１）の材料が、被覆層（１）の三次元的成長を
    助長する大きい表面張力を持ち、かつ気相からの析出に
    より設けられ、被覆層（１）の析出前に基礎基板（３）
    の凹所（２）が、板面（４）に対して平行に測つて、被
    覆層（１）を設ける前に測つた内のり深さ（６）の半分
    より小さい内のり幅（５）を持つていることを特徴とす
    る、電子部品用複合構造体。
  2. 【請求項２】 被覆層（１）がダイヤモンドから形成さ
    れていることを特徴とする、請求項１に記載の複合構造
    体。
  3. 【請求項３】 被覆層（１）が結晶子の格子面の統計的
    方位を持つ多結晶ダイヤモンドから形成されていること
    を特徴とする、請求項１又は２に記載の複合構造体。
  4. 【請求項４】 凹所（２）の壁（７）が、凹所の底
    （８）と被覆層（１）との間に少なくとも部分的に、被
    覆層（１）又は基礎基板（３）の材料又はドーピングと
    は異なる材料から成る中間層（９，９′，９′′，１
    ０）を持つていることを特徴とする、請求項１ないし３
    の１つに記載の複合構造体。
  5. 【請求項５】 凹所（２）の壁（７）が、凹所の底
    （８）と被覆層（１）との間に少なくとも部分的に、板
    面（４）に対して平行に延びる中間層（９，９′，
    ９′′）を持ち、中間層（９，９′，９′′）の材料又
    はドーピングが、被覆層（１）又は基礎基板（３）の材
    料又はドーピングとは異なつていることを特徴とする、
    請求項４に記載の複合構造体。
  6. 【請求項６】 基礎基板（３）が、凹所（２）の底
    （８）と被覆層（１）との間で凹所（２）の壁（７）の
    範囲に中間層（９，９′，９′′，１０）を持ち、中間
    層（９，９′，９′′，１０）の材料が電気導体である
    ことを特徴とする、請求項４又は５に記載の複合構造
    体。
  7. 【請求項７】 基礎基板（３）が、凹所（２）の底
    （８）と被覆層（１）との間で凹所（２）の壁（７）の
    範囲に中間層（９，９′，９′′，１０）を持ち、中間
    層がゲートを構成していることを特徴とする、請求項４
    ないし６の１つに記載の複合構造体。
  8. 【請求項８】 基礎基板（３）がドーピングされている
    ほぼ単結晶の材料であり、凹所（２）の壁（７）が底の
    近くで基礎基板（３）と同じ材料から成り、凹所（２）
    の壁（７）が被覆層（１）への移行範囲に中間層（９，
    ９′，９′′，１０）を持つていることを特徴とする、
    請求項４ないし７の１つに記載の複合構造体。
  9. 【請求項９】 基礎基板（３）が単結晶のシリコンから
    成り、凹所（２）の壁（７）が底の近くで同様にシリコ
    ンから成り、凹所（２）の壁（７）が被覆層（１）への
    移行範囲に金属から成る中間層（９，９′，９′′，１
    ０）を持つていることを特徴とする、請求項８に記載の
    複合構造体。
  10. 【請求項１０】 凹所（２）が、底側に、空洞（１２）
    により被覆層（１）から離れておりかつ電子を放出する
    底層（１１）を持ち、被覆層（１）が電子を目に見える
    ようにする発光、燐光等のような性質を持つていること
    を特徴とする、請求項１ないし９の１つに記載の複合構
    造体。
  11. 【請求項１１】 被覆層（１）が気相からのエピタキシ
    析出により基礎基板（３）に設けられていることを特徴
    とする、請求項１ないし１０の１つに記載の複合構造
    体。
  12. 【請求項１２】 基礎基板の板面に凹所を設け、凹所に
    より構造化される基礎基板の板面を、構造化された板面
    に設けられる被覆層で覆つて、空洞を構成する、複合構
    造体の製造方法において、被覆層（１）で凹所（２）を
    覆う前に、被覆層（１）に対して平行に測つた凹所
    （２）の内のり幅（５）の半分に少なくとも等しい深さ
    （６）で凹所（２）を形成し、被覆層（１）を気相から
    析出させ、被覆層（１）の材料として、三次元的成長を
    助長する大きい表面張力を持つ材料を選択し、凹所
    （２）の内のり幅（５）の少なくとも０．５倍に等しい
    層厚で被覆層（１）を析出させることを特徴とする、電
    子部品用複合構造体の製造方法。
  13. 【請求項１３】 被覆層（１）の材料としてダイヤモン
    ドを選択することを特徴とする、請求項１２に記載の方
    法。
  14. 【請求項１４】 被覆層（１）を多結晶ダイヤモンド層
    として析出させることを特徴とする、請求項１３に記載
    の方法。
  15. 【請求項１５】 基礎基板（３）の両方の板面（４，
    ４′）に被覆層（１，１′）を設け、最初に設けられる
    被覆層（１′）を、設けられる前に予め独立した層とし
    て基礎基板（３）上に設けることを特徴とする、請求項
    １２ないし１４の１つに記載の方法。
  16. 【請求項１６】 基礎基板（３）の両方の板面（４，
    ４′）に気相から被覆層（１，１′）を析出させること
    を特徴とする、請求項１２ないし１５の１つに記載の方
    法。
  17. 【請求項１７】 遅くとも凹所（２）を形成する前に、
    構造化される板面（４）とは反対の側にある基礎基板
    （３）の板面（４′）に第１の被覆層（１′）を設け、
    第１の被覆層（１′）を設けた後に、凹所（２）の底
    （８）の範囲で第１の被覆層（１′）が露出するような
    深さ（６）で、凹所（２）を基礎基板（３）に形成し、
    空洞（１２）を構成しながら凹所（２）を形成する被覆
    層（１）を第２の被覆層として設けることを特徴とす
    る、請求項１２ないし１６の１つに記載の方法。
  18. 【請求項１８】 被覆層（１，１′）の析出を気相反応
    （ＣＶＤ）装置で行うことを特徴とする、請求項１２な
    いし１７の１つに記載の方法。
  19. 【請求項１９】 空洞（１２）を構成する被覆層（１）
    をＣＶＤ装置で析出させ、気相とは異なる電位を基礎基
    板（３）へ少なくとも一時的に印加することを特徴とす
    る、請求項１２ないし１８の１つに記載の方法。
  20. 【請求項２０】 凹所（２）の底（８）と被覆層（１）
    との間で凹所（２）の壁（７）の範囲に、中間層（９，
    ９′，９′′，１０）を設け、中間層（９，９′，
    ９′′，１０）のために、被覆層（１）又は基礎基板
    （３）の材料又はそのドーピングとは異なる材料又はド
    ーピングを選択することを特徴とする、請求項１２ない
    し１９の１つに記載の方法。
  21. 【請求項２１】 凹所（２）の底（８）と被覆層（１）
    との間で凹所（２）の壁（７）の範囲に、基礎基板
    （３）の板面（４，４′）に対して平行に延びる中間層
    （９，９′，９′′）を設け、中間層（９，９′，
    ９′′）のために、被覆層（１）又は基礎基板（３）の
    材料又はそのドーピングとは異なる材料又はドーピング
    を選択することを特徴とする、請求項２０に記載の方
    法。
  22. 【請求項２２】 凹所（２）の底（８）と被覆層（１）
    との間で凹所（２）の壁（７）の範囲に、凹所（２）の
    壁（７）に対して平行に延びる中間層（１０）を設け、
    中間層（１０）のために、被覆層（１）又は基礎基板
    （３）の材料又はそのドーピングとは異なる材料又はド
    ーピングを選択することを特徴とする、請求項２０に記
    載の方法。
  23. 【請求項２３】 凹所（２）の底（８）と被覆層（１）
    との間で凹所（２）の壁（７）の範囲に、中間層（９，
    ９′，９′′，１０）を設け、中間層（９，９′，
    ９′′，１０）のために導電性材料を選択することを特
    徴とする、請求項２０ないし２２の１つに記載の方法。
  24. 【請求項２４】 空洞（１２）を構成するように設けら
    れた後における被覆層（１）の層厚（１３）を減少させ
    ることを特徴とする、請求項１２ないし２３の１つに記
    載の方法。
JP8132493A 1995-04-20 1996-04-19 電子部品用複合構造体及びその製造方法 Expired - Lifetime JP2917123B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19514542.9 1995-04-20
DE19514542A DE19514542C2 (de) 1995-04-20 1995-04-20 Komposit-Struktur und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
JPH08325097A true JPH08325097A (ja) 1996-12-10
JP2917123B2 JP2917123B2 (ja) 1999-07-12

Family

ID=7759953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8132493A Expired - Lifetime JP2917123B2 (ja) 1995-04-20 1996-04-19 電子部品用複合構造体及びその製造方法

Country Status (6)

Country Link
US (1) US5861058A (ja)
JP (1) JP2917123B2 (ja)
KR (1) KR100219018B1 (ja)
DE (1) DE19514542C2 (ja)
FR (1) FR2734663B1 (ja)
GB (1) GB2300071B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005013905A (ja) * 2003-06-27 2005-01-20 Sumitomo Electric Ind Ltd 化学反応用マイクロチップおよびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156323A (en) * 1995-06-08 2000-12-05 Johnson & Johnson Consumer Companies, Inc. Tricot-like pouch for the delivery of topical drugs and cosmetics
JP4048579B2 (ja) * 1997-08-28 2008-02-20 住友電気工業株式会社 冷媒流路を含む熱消散体とその製造方法
EP1921765B1 (en) * 1998-03-26 2009-06-03 Mitsubishi Denki Kabushiki Kaisha Spread spectrum communication device
RU2162257C1 (ru) * 1999-07-23 2001-01-20 Автономная некоммерческая организация Институт нанотехнологий Международного фонда конверсии Градиентный концентратор
DE10043511A1 (de) * 2000-09-01 2002-04-04 Fraunhofer Ges Forschung Kompositstruktur für elektronische Mikrosysteme sowie Verfahren zur Herstellung der Kompositstruktur
KR102230458B1 (ko) * 2018-11-30 2021-03-23 한국산업기술대학교산학협력단 다이아몬드 기판 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222814A (en) * 1978-01-26 1980-09-16 Sotek Corporation Method for forming a crystalline film for a paramagnetic sodium thallium type intermetallic compound
EP0153520A1 (en) * 1984-03-02 1985-09-04 Morton Thiokol, Inc. Radiation curable coating for photographic laminate
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
KR910006164B1 (ko) * 1987-03-18 1991-08-16 가부시키가이샤 도시바 박막형성방법과 그 장치
JP2633551B2 (ja) * 1987-03-18 1997-07-23 株式会社東芝 薄膜形成方法
JPH07104217B2 (ja) * 1988-05-27 1995-11-13 横河電機株式会社 振動式トランスデューサとその製造方法
US5095401A (en) * 1989-01-13 1992-03-10 Kopin Corporation SOI diaphragm sensor
US5385796A (en) * 1989-12-29 1995-01-31 Xerox Corporation Electrophotographic imaging member having unmodified hydroxy methacrylate polymer charge blocking layer
JPH03257953A (ja) * 1990-03-08 1991-11-18 Nobuo Mikoshiba 半導体素子
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
SE501380C2 (sv) * 1993-06-15 1995-01-30 Pharmacia Lkb Biotech Sätt att tillverka mikrokanal/mikrokavitetsstrukturer
DE4415601C2 (de) * 1994-05-04 1997-12-18 Daimler Benz Ag Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE69531390T2 (de) * 1994-11-30 2004-05-27 Sumitomo Electric Industries, Ltd. Substrat, Halbleiteranordnung, Anordnung für Elementmontage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005013905A (ja) * 2003-06-27 2005-01-20 Sumitomo Electric Ind Ltd 化学反応用マイクロチップおよびその製造方法

Also Published As

Publication number Publication date
FR2734663B1 (fr) 2001-10-19
GB9608155D0 (en) 1996-06-26
FR2734663A1 (fr) 1996-11-29
KR960039321A (ko) 1996-11-25
DE19514542A1 (de) 1996-10-24
JP2917123B2 (ja) 1999-07-12
KR100219018B1 (ko) 1999-09-01
DE19514542C2 (de) 1997-07-31
GB2300071A (en) 1996-10-23
GB2300071B (en) 1997-03-26
US5861058A (en) 1999-01-19

Similar Documents

Publication Publication Date Title
US4948456A (en) Confined lateral selective epitaxial growth
US5182221A (en) Method of filling a recess flat with a material by a bias ECR-CVD process
US5143862A (en) SOI wafer fabrication by selective epitaxial growth
GB2156149A (en) Dielectrically-isolated integrated circuit manufacture
JP5008786B2 (ja) プレーナ・ヘテロ構造の製造方法
US4891092A (en) Method for making a silicon-on-insulator substrate
JPH08325097A (ja) 電子部品用複合構造体及びその製造方法
TW530383B (en) Method of forming a contact plug for a semiconductor device
US4704186A (en) Recessed oxide method for making a silicon-on-insulator substrate
KR20190094143A (ko) 3차원 반도체 소자의 에피택셜 성장에 적합한 핵형성 구조물
US6972228B2 (en) Method of forming an element of a microelectronic circuit
CN109712990A (zh) 一种三维存储器及其制备方法
US20210111022A1 (en) Process for the hetero-integration of a semiconductor material of interest on a silicon substrate
US5525536A (en) Method for producing SOI substrate and semiconductor device using the same
US20150255281A1 (en) Silicon substrate preparation for selective iii-v epitaxy
JP4794425B2 (ja) 半導体装置及びその製造方法
CN106158587B (zh) 半导体器件及其制造方法
CN114628523B (zh) 一种基于氮化镓的cmos场效应晶体管及制备方法
JPH0697400A (ja) Ｓｏｉウェーハ及びその製造方法
JP5042006B2 (ja) ダイヤモンド電界効果トランジスタ
US5659179A (en) Ultra-small semiconductor devices having patterned edge planar surfaces
CN106847910B (zh) 一种GaN基半导体器件及其制备方法
JPH043455A (ja) Ｓｏｉトランジスタ積層半導体装置とその製造方法
JPS6388821A (ja) 気相成長方法
JP3231754B2 (ja) 半導体装置の製造方法