JPH0831819A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0831819A JPH0831819A JP16406894A JP16406894A JPH0831819A JP H0831819 A JPH0831819 A JP H0831819A JP 16406894 A JP16406894 A JP 16406894A JP 16406894 A JP16406894 A JP 16406894A JP H0831819 A JPH0831819 A JP H0831819A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- electrode wiring
- layer
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 エッチング加工性及びエレクトロマイグレ−
ション耐性を向上することが可能なＳｉを含むＡｌ電極
配線層を有する半導体装置を提供する。 【構成】 半導体装置は拡散層１２を有するＳｉ基板１
１と、拡散層１２を露出させるようにＳｉ基板上に設け
られた絶縁膜１３と、拡散層１２上に設けられたバリア
メタル層１４と、拡散層１２とコンタクトをとるように
バリアメタル層１４上に設けられたＳｉ含有Ａｌ電極配
線層１５とからなる。Ｓｉ含有Ａｌ電極配線層１５中の
Ｓｉ濃度ｘ［wt％］を０＜ｘ≦０．５の範囲で設定す
る。
ション耐性を向上することが可能なＳｉを含むＡｌ電極
配線層を有する半導体装置を提供する。 【構成】 半導体装置は拡散層１２を有するＳｉ基板１
１と、拡散層１２を露出させるようにＳｉ基板上に設け
られた絶縁膜１３と、拡散層１２上に設けられたバリア
メタル層１４と、拡散層１２とコンタクトをとるように
バリアメタル層１４上に設けられたＳｉ含有Ａｌ電極配
線層１５とからなる。Ｓｉ含有Ａｌ電極配線層１５中の
Ｓｉ濃度ｘ［wt％］を０＜ｘ≦０．５の範囲で設定す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の電極配線層
に関し、特にＳｉを含有するＡｌ合金からなる電極配線
層に関する。
に関し、特にＳｉを含有するＡｌ合金からなる電極配線
層に関する。
【０００２】
【従来の技術】半導体装置における電極配線層には抵抗
及び加工性などの観点からＡｌを用いられている。しか
し、Ａｌ単体からなるＡｌ電極配線層であると、Ｓｉ基
板とのコンタクト部において、その後のプロセス中にう
ける熱により、Ｓｉ基板中のＳｉがＡｌ電極配線層中に
溶け出すと同時にＡｌがＳｉ基板に貫入するため接合突
き抜けが生じてしまう。
及び加工性などの観点からＡｌを用いられている。しか
し、Ａｌ単体からなるＡｌ電極配線層であると、Ｓｉ基
板とのコンタクト部において、その後のプロセス中にう
ける熱により、Ｓｉ基板中のＳｉがＡｌ電極配線層中に
溶け出すと同時にＡｌがＳｉ基板に貫入するため接合突
き抜けが生じてしまう。
【０００３】上記接合突き抜けを防止する一つの方法と
して、Ａｌ電極配線層中に予めＳｉを添加する方法があ
る。その際、Ａｌ電極配線層中のＳｉ濃度は一般的に１
wt％程度である。例えば、Ｓｉ含有Ａｌ合金を被着後の
プロセスの最高温度を４５０℃とした場合、Ａｌ中のＳ
ｉ固溶限は０．５wt％であるため、Ｓｉの分布的ばらつ
きを考慮して０．５wt％以上添加することが多く、約１
wt％のＳｉを添加している。しかしながら、１wt％のＳ
ｉを添加したＡｌ電極配線層では、過剰なＳｉがＡｌ電
極配線層中に偏折するためＲＩＥ時のエッチング加工性
を妨げたり、また、上記コンタクト部においてエピタキ
シャル成長して、実質のコンタクト面積を小さくしてコ
ンタクト抵抗の増大を招くことがあり問題である。
して、Ａｌ電極配線層中に予めＳｉを添加する方法があ
る。その際、Ａｌ電極配線層中のＳｉ濃度は一般的に１
wt％程度である。例えば、Ｓｉ含有Ａｌ合金を被着後の
プロセスの最高温度を４５０℃とした場合、Ａｌ中のＳ
ｉ固溶限は０．５wt％であるため、Ｓｉの分布的ばらつ
きを考慮して０．５wt％以上添加することが多く、約１
wt％のＳｉを添加している。しかしながら、１wt％のＳ
ｉを添加したＡｌ電極配線層では、過剰なＳｉがＡｌ電
極配線層中に偏折するためＲＩＥ時のエッチング加工性
を妨げたり、また、上記コンタクト部においてエピタキ
シャル成長して、実質のコンタクト面積を小さくしてコ
ンタクト抵抗の増大を招くことがあり問題である。
【０００４】そこで、上記接合突き抜けを防止する別の
方法として、Ｓｉ基板とＡｌ電極配線層との界面にバリ
アメタル（拡散防止層）を形成する方法がある。このバ
リアメタルを適用した場合、Ｓｉを添加してないＡｌ電
極配線層を用いることもできるし、またはバリアメタル
を適用していなかった古いデバイスの慣例又は接合突き
抜けに対して２重の安全策として、従来通りの１wt％の
Ｓｉを添加したＡｌ電極配線層を用いることもできる。
しかし、これまでに信頼性上、特にエレクトロマイグレ
−ション耐性に対して適量のＳｉ濃度は確認されていな
い。
方法として、Ｓｉ基板とＡｌ電極配線層との界面にバリ
アメタル（拡散防止層）を形成する方法がある。このバ
リアメタルを適用した場合、Ｓｉを添加してないＡｌ電
極配線層を用いることもできるし、またはバリアメタル
を適用していなかった古いデバイスの慣例又は接合突き
抜けに対して２重の安全策として、従来通りの１wt％の
Ｓｉを添加したＡｌ電極配線層を用いることもできる。
しかし、これまでに信頼性上、特にエレクトロマイグレ
−ション耐性に対して適量のＳｉ濃度は確認されていな
い。
【０００５】
【発明が解決しようとする課題】上述のように、１wt％
のＳｉを添加したＡｌ電極配線層は、コンタクト部にお
ける接合突き抜けを防止する反面、エッチング加工性の
悪化やコンタクト抵抗の増大を招く。また、バリアメタ
ルを用いた場合、Ｓｉを全く添加しないか、あるいは１
wt％のＳｉを添加したＡｌ電極配線層を用いており、そ
の場合同様の問題が生じる。
のＳｉを添加したＡｌ電極配線層は、コンタクト部にお
ける接合突き抜けを防止する反面、エッチング加工性の
悪化やコンタクト抵抗の増大を招く。また、バリアメタ
ルを用いた場合、Ｓｉを全く添加しないか、あるいは１
wt％のＳｉを添加したＡｌ電極配線層を用いており、そ
の場合同様の問題が生じる。
【０００６】それ故に、本発明は、Ａｌ電極配線層と半
導体基板とのコンタクト部における接合突き抜けを防止
すると共に、Ａｌ電極配線層のエッチング加工性及びエ
レクトロマイグレ−ション耐性を向上することが可能な
Ａｌ電極配線層を有する半導体装置を提供することを目
的とする。
導体基板とのコンタクト部における接合突き抜けを防止
すると共に、Ａｌ電極配線層のエッチング加工性及びエ
レクトロマイグレ−ション耐性を向上することが可能な
Ａｌ電極配線層を有する半導体装置を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、半導体基板と、上記半導体基板とコンタクトをとる
ように形成された少なくともＳｉを含有するＡｌ電極配
線層とを含み、上記Ａｌ電極配線層中におけるＳｉ濃度
は０より大きく０．５wt％以下である。また、上記半導
体基板と上記Ａｌ電極配線層との界面にバリアメタルを
形成することもできる。
は、半導体基板と、上記半導体基板とコンタクトをとる
ように形成された少なくともＳｉを含有するＡｌ電極配
線層とを含み、上記Ａｌ電極配線層中におけるＳｉ濃度
は０より大きく０．５wt％以下である。また、上記半導
体基板と上記Ａｌ電極配線層との界面にバリアメタルを
形成することもできる。
【０００８】
【作用】上記半導体装置によれば、上記Ａｌ電極配線層
は微量のＳｉを含む。Ｓｉを微量に添加することによ
り、Ａｌ結晶粒径は大きくなり、エレクトロマイグレ−
ション耐性も大幅に向上する。また、Ｓｉは微量である
ため、上記Ａｌ電極配線層中に偏析するすることなく、
エッチング加工性を悪化させることはない。
は微量のＳｉを含む。Ｓｉを微量に添加することによ
り、Ａｌ結晶粒径は大きくなり、エレクトロマイグレ−
ション耐性も大幅に向上する。また、Ｓｉは微量である
ため、上記Ａｌ電極配線層中に偏析するすることなく、
エッチング加工性を悪化させることはない。
【０００９】
【実施例】本発明による一実施例を図面を参照して説明
する。図１に示すように、本発明による半導体装置は、
拡散層１２を有するＳｉ基板１１と、拡散層１２を露出
させるようにＳｉ基板上に設けられた絶縁膜１３と、拡
散層１２上に設けられたバリアメタル層１４と、拡散層
１２とコンタクトをとるようにバリアメタル層１４上に
設けられたＳｉ含有Ａｌ電極配線層１５とからなる。特
に、本発明では、Ｓｉ含有Ａｌ電極配線層１５における
最適なＳｉ濃度の範囲を規定している。尚、Ｓｉ含有Ａ
ｌ電極配線層１５として、例えばＡｌ−Ｓｉ系のＡｌ合
金を用いており、配線幅を２．０μｍ，膜厚を８０００
オングストロ−ムとする。またバリアメタル層１４は、
ＴｉＮ，ＴｉＷのいずれか一方を主成分として形成され
る。
する。図１に示すように、本発明による半導体装置は、
拡散層１２を有するＳｉ基板１１と、拡散層１２を露出
させるようにＳｉ基板上に設けられた絶縁膜１３と、拡
散層１２上に設けられたバリアメタル層１４と、拡散層
１２とコンタクトをとるようにバリアメタル層１４上に
設けられたＳｉ含有Ａｌ電極配線層１５とからなる。特
に、本発明では、Ｓｉ含有Ａｌ電極配線層１５における
最適なＳｉ濃度の範囲を規定している。尚、Ｓｉ含有Ａ
ｌ電極配線層１５として、例えばＡｌ−Ｓｉ系のＡｌ合
金を用いており、配線幅を２．０μｍ，膜厚を８０００
オングストロ−ムとする。またバリアメタル層１４は、
ＴｉＮ，ＴｉＷのいずれか一方を主成分として形成され
る。
【００１０】以下、Ｓｉ濃度に依存する種々の特性を説
明する。図２は、Ｓｉ偏析物のＳｉ濃度依存性を示し、
Ｓｉ偏析物はＳｉ含有Ａｌ合金をウェットエッチング後
観察したものである。同図によれば、Ｓｉ濃度ｘ［wt
％］が０＜ｘ≦０．２の場合、Ｓｉ偏析物は０［ヶ／10
0 μｍ2 ］であり、またｘ＝０．３の場合、Ｓｉ偏析物
は約４００［ヶ／100 μｍ2 ］であり、更にｘ＝１．０
の場合、Ｓｉ偏析物は約１０００［ヶ／100 μｍ2 ］で
ある。
明する。図２は、Ｓｉ偏析物のＳｉ濃度依存性を示し、
Ｓｉ偏析物はＳｉ含有Ａｌ合金をウェットエッチング後
観察したものである。同図によれば、Ｓｉ濃度ｘ［wt
％］が０＜ｘ≦０．２の場合、Ｓｉ偏析物は０［ヶ／10
0 μｍ2 ］であり、またｘ＝０．３の場合、Ｓｉ偏析物
は約４００［ヶ／100 μｍ2 ］であり、更にｘ＝１．０
の場合、Ｓｉ偏析物は約１０００［ヶ／100 μｍ2 ］で
ある。
【００１１】従って、Ｓｉ含有Ａｌ合金にウェットエッ
チングを行うと、Ｓｉ濃度を０．２wt％以下とする場合
は、Ｓｉ偏析物によるＳｉ残渣は発生しない。また、反
応性イオンエッチングでは、ウェットエッチングよりＳ
ｉがエッチングされるため、Ｓｉ濃度を０．３wt％以下
まではＳｉ残渣は発生しない。つまり、エッチング加工
性を考慮すると、Ｓｉ濃度は低濃度であることが望まし
い。
チングを行うと、Ｓｉ濃度を０．２wt％以下とする場合
は、Ｓｉ偏析物によるＳｉ残渣は発生しない。また、反
応性イオンエッチングでは、ウェットエッチングよりＳ
ｉがエッチングされるため、Ｓｉ濃度を０．３wt％以下
まではＳｉ残渣は発生しない。つまり、エッチング加工
性を考慮すると、Ｓｉ濃度は低濃度であることが望まし
い。
【００１２】次に、図３を参照して、上記Ａｌ合金のエ
レクトロマイグレ−ション耐性（平均不良時間：ＭＴ
Ｆ）のＳｉ濃度依存性を示す。同図によれば、ＳｉをＡ
ｌ合金中に微量に添加すると、ＭＴＦは著しく向上する
ことが明らかである。Ｓｉ濃度ｘ［wt％］を０＜ｘ≦
０．５の範囲に設定すると、高いＭＴＦを得ることがで
きる。
レクトロマイグレ−ション耐性（平均不良時間：ＭＴ
Ｆ）のＳｉ濃度依存性を示す。同図によれば、ＳｉをＡ
ｌ合金中に微量に添加すると、ＭＴＦは著しく向上する
ことが明らかである。Ｓｉ濃度ｘ［wt％］を０＜ｘ≦
０．５の範囲に設定すると、高いＭＴＦを得ることがで
きる。
【００１３】また、同図に示すＡｌ平均粒径（Grain Si
ze）のＳｉ濃度依存性によれば、Ｓｉ濃度ｘ［wt％］を
０＜ｘ≦０．５のときに結晶粒は大きくなる。これら結
晶粒とエレクトロマイグレ−ション耐性とは密接な関係
があり、グレンサイズとＭＴＦのＳｉ濃度依存性はそれ
ぞれ同じ傾向を示す。つまり、結晶粒が大きくなると、
粒界の３重点が減少し、竹の節状の粒界が増加して、エ
レクトロマイグレ−ション耐性が向上する。
ze）のＳｉ濃度依存性によれば、Ｓｉ濃度ｘ［wt％］を
０＜ｘ≦０．５のときに結晶粒は大きくなる。これら結
晶粒とエレクトロマイグレ−ション耐性とは密接な関係
があり、グレンサイズとＭＴＦのＳｉ濃度依存性はそれ
ぞれ同じ傾向を示す。つまり、結晶粒が大きくなると、
粒界の３重点が減少し、竹の節状の粒界が増加して、エ
レクトロマイグレ−ション耐性が向上する。
【００１４】例えば、Ｓｉ濃度が０．１wt％のグレンサ
イズは、Ｓｉ濃度が０wt％のグレンサイズに比べて著し
く大きくなり、ＭＴＦの値においても同様の傾向であ
る。また、Ｓｉ濃度を０．５wt％以下とする場合、グレ
ンザイスは大粒径化しており、ＭＴＦも高い値である。
しかし、Ｓｉ濃度を１．０wt％とする場合、グレンサイ
ズはＳｉ濃度が０wt％のグレンサイズと同程度であり、
ＭＴＦにおいても同様の傾向がある。
イズは、Ｓｉ濃度が０wt％のグレンサイズに比べて著し
く大きくなり、ＭＴＦの値においても同様の傾向であ
る。また、Ｓｉ濃度を０．５wt％以下とする場合、グレ
ンザイスは大粒径化しており、ＭＴＦも高い値である。
しかし、Ｓｉ濃度を１．０wt％とする場合、グレンサイ
ズはＳｉ濃度が０wt％のグレンサイズと同程度であり、
ＭＴＦにおいても同様の傾向がある。
【００１５】本発明による半導体装置によれば、Ｓｉ含
有Ａｌ電極配線層１５は拡散層１２にバリアメタル層１
４を介してコンタクトされるため、接合突き抜けを防止
することができる。また、Ｓｉ含有Ａｌ電極配線層１５
中のＳｉ濃度：ｘ［wt％］を０＜ｘ≦０．５とするた
め、Ｓｉ含有Ａｌ電極配線層１５を形成する際のエッチ
ング加工性を向上させると共に、エレクトロマイグレ−
ション耐性を大幅に向上させ半導体装置の信頼性を高め
ることができる。尚、Ｓｉ濃度は、Ａｌ合金中に微量に
添加することが望ましく、特に０＜ｘ≦０．２とするな
らばＳｉ偏析も発生することなく、良好な特性を得られ
る。
有Ａｌ電極配線層１５は拡散層１２にバリアメタル層１
４を介してコンタクトされるため、接合突き抜けを防止
することができる。また、Ｓｉ含有Ａｌ電極配線層１５
中のＳｉ濃度：ｘ［wt％］を０＜ｘ≦０．５とするた
め、Ｓｉ含有Ａｌ電極配線層１５を形成する際のエッチ
ング加工性を向上させると共に、エレクトロマイグレ−
ション耐性を大幅に向上させ半導体装置の信頼性を高め
ることができる。尚、Ｓｉ濃度は、Ａｌ合金中に微量に
添加することが望ましく、特に０＜ｘ≦０．２とするな
らばＳｉ偏析も発生することなく、良好な特性を得られ
る。
【００１６】また、本実施例において、Ｓｉ含有Ａｌ電
極配線層１５をＡｌ−Ｓｉ系のＡｌ合金としているが、
上記Ａｌ合金にＣｕ，Ｔｉ，Ｍｇ，Ｈｆ，Ｐｄのうち少
なくともいずれかを添加することにより、配線層の信頼
性を更に向上することができる。尚、本発明により規定
されるＳｉ濃度のＳｉ含有Ａｌ電極配線層であれば、配
線幅及び膜厚を問わず、同様の効果を得ることができ
る。
極配線層１５をＡｌ−Ｓｉ系のＡｌ合金としているが、
上記Ａｌ合金にＣｕ，Ｔｉ，Ｍｇ，Ｈｆ，Ｐｄのうち少
なくともいずれかを添加することにより、配線層の信頼
性を更に向上することができる。尚、本発明により規定
されるＳｉ濃度のＳｉ含有Ａｌ電極配線層であれば、配
線幅及び膜厚を問わず、同様の効果を得ることができ
る。
【００１７】
【発明の効果】本発明によるＡｌ−Ｓｉ系のＡｌ合金か
らなるＡｌ電極配線層を用いると、高信頼性を示す半導
体装置を提供することできる。上記Ａｌ電極配線層に添
加するＳｉ濃度ｘ［wt％］を０＜ｘ≦０．５とすること
により、Ｓｉの１wt％添加によるエッチング加工性の悪
化やコンタクト抵抗の増大を防ぐことができる。また、
本発明による半導体装置では、バイアメタル層を用いて
いるため、Ｓｉ濃度が微量であっても、上記Ａｌ電極配
線層とＳｉ基板とのコンタクト部における接合突き抜け
を防止することができる。更に、本発明により規定する
微量のＳｉを添加することにより、全くＳｉを添加しな
い場合や１wt％のＳｉを添加する場合に比べてエレクト
ロマイグレ−ション耐性を大幅に向上することができ
る。つまり、本発明により規定されるＳｉ濃度は、従来
用いていた濃度に比較すれば明らかように、上記Ａｌ電
極配線層の信頼性を著しく高める最適な濃度である。
らなるＡｌ電極配線層を用いると、高信頼性を示す半導
体装置を提供することできる。上記Ａｌ電極配線層に添
加するＳｉ濃度ｘ［wt％］を０＜ｘ≦０．５とすること
により、Ｓｉの１wt％添加によるエッチング加工性の悪
化やコンタクト抵抗の増大を防ぐことができる。また、
本発明による半導体装置では、バイアメタル層を用いて
いるため、Ｓｉ濃度が微量であっても、上記Ａｌ電極配
線層とＳｉ基板とのコンタクト部における接合突き抜け
を防止することができる。更に、本発明により規定する
微量のＳｉを添加することにより、全くＳｉを添加しな
い場合や１wt％のＳｉを添加する場合に比べてエレクト
ロマイグレ−ション耐性を大幅に向上することができ
る。つまり、本発明により規定されるＳｉ濃度は、従来
用いていた濃度に比較すれば明らかように、上記Ａｌ電
極配線層の信頼性を著しく高める最適な濃度である。
【図１】本発明による一実施例を示す断面図である。
【図２】Ｓｉ含有Ａｌ電極配線層中のＳｉ濃度（横軸）
に対するＳｉ偏析物数（縦軸）を示すグラフ図である。
に対するＳｉ偏析物数（縦軸）を示すグラフ図である。
【図３】Ｓｉ含有Ａｌ電極配線層中のＳｉ濃度（横軸）
に対する平均不良時間：ＭＴＦ（左縦軸）とＡｌ平均粒
径（右縦軸）を示すグラフである。
に対する平均不良時間：ＭＴＦ（左縦軸）とＡｌ平均粒
径（右縦軸）を示すグラフである。
１１…Ｓｉ基板、１２…拡散層、１３…絶縁膜 １４…バリアメタル層、１５…Ｓｉ含有Ａｌ電極配線層
Claims (4)
- 【請求項１】 少なくともＳｉを含むＡｌ合金からなる
配線層とを具備する半導体装置において、上記配線層は
上記Ｓｉを０．５ｗｔ％以下の範囲で含有することを特
徴とする半導体装置。 - 【請求項２】 半導体基板と、上記半導体基板を選択的
に露出するように上記半導体基板上に設けられた絶縁膜
と、上記半導体基板とコンタクトをとるように上記半導
体基板を含む上記絶縁膜上に設けられた少なくともＳｉ
を含むＡｌ合金からなる電極配線層とを具備し、上記電
極配線層は上記Ｓｉを０．５ｗｔ％以下の範囲において
含有することを特徴とする半導体装置。 - 【請求項３】 上記半導体基板と上記電極配線層との界
面には、拡散防止層が設けられていることを特徴とする
請求項２記載の半導体装置。 - 【請求項４】 上記電極配線層は、Ｃｕ，Ｔｉ，Ｍｇ，
Ｈｆ又はＰｄのうち少なくともいずれか１つを含むこと
を特徴とする請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16406894A JPH0831819A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16406894A JPH0831819A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831819A true JPH0831819A (ja) | 1996-02-02 |
Family
ID=15786177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16406894A Pending JPH0831819A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831819A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187872A (ja) * | 2010-03-11 | 2011-09-22 | Toshiba Corp | 半導体発光素子 |
-
1994
- 1994-07-15 JP JP16406894A patent/JPH0831819A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187872A (ja) * | 2010-03-11 | 2011-09-22 | Toshiba Corp | 半導体発光素子 |
| US8421085B2 (en) | 2010-03-11 | 2013-04-16 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623166A (en) | Al-Ni-Cr conductive layer for semiconductor devices | |
| US4283439A (en) | Method of manufacturing a semiconductor device by forming a tungsten silicide or molybdenum silicide electrode | |
| JPH0652788B2 (ja) | 集積半導体回路 | |
| JP2003163348A (ja) | ゲート電極の形成方法及びゲート電極構造 | |
| JPH10270552A (ja) | 半導体デバイス | |
| JPH02290019A (ja) | 電極配線構造体と半導体集積回路装置の製造方法 | |
| JPH033395B2 (ja) | ||
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH0831819A (ja) | 半導体装置 | |
| IE54310B1 (en) | Multilayer electrode of a semiconductor device | |
| JPH056865A (ja) | 半導体装置の製造方法 | |
| JPS62104174A (ja) | 半導体装置及びその製造方法 | |
| JP3301124B2 (ja) | 半導体装置用配線及びその形成方法 | |
| KR900000442B1 (ko) | 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법 | |
| JP3033803B2 (ja) | 半導体装置の製造方法 | |
| JP3379278B2 (ja) | 電極配線およびその製造方法 | |
| JP2761032B2 (ja) | 半導体装置 | |
| JP2000514602A (ja) | 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 | |
| JPS60251663A (ja) | 半導体装置 | |
| JP2675775B2 (ja) | 半導体装置 | |
| EP0427254B1 (en) | Method for forming a contact region | |
| JPS61274325A (ja) | 半導体装置の製造方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| KR100575332B1 (ko) | 반도체 소자의 메탈 콘택 형성 방법 | |
| JP3104258B2 (ja) | 半導体装置およびその製造方法 |