JPH08316793A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【構成】 ＥＣＬシリーズゲート型フリップフロップ回
路において、データ入力信号がベースに入力されるトラ
ンジスタのコレクタと電源電圧端子のような定電圧端子
との間に容量素子を接続するようにした。 【効果】 クロック入力用トランジスタとセット信号入
力用トランジスタとリセット信号入力用トランジスタの
共通エミッタに結合される容量とそれらのトランジスタ
のコレクタ側に接続される容量とがバランスされるとと
もに、容量には急激な電位変化を吸収する作用があるた
め、クロックが切り替わって電流経路が切り替わる際
に、上記トランジスタのコレクタ電位が浮き上がるのが
抑制され、出力に現れるノイズを減少させることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置さ
らには論理回路におけるノイズ対策に利用して有効な技
術に関するもので、例えばＥＣＬ（エミッタ・カップル
ド・ロジック）シリーズゲート型フリップフロップ回路
に利用して有効な技術に関する。

【０００２】

【従来の技術】従来、バイポーラトランジスタからなる
フリップフロップ回路においては、α線によるソフトエ
ラーすなわちデータ保持状態でα線が回路内のある箇所
を通過するとフリップフロップが反転するという問題点
があった。かかる問題点を解決するため、本出願人は先
に図２に示すようなＥＣＬシリーズゲート型フリップフ
ロップ回路を開発し、出願した（特開平１−１０６６１
９号）。

【０００３】上記先願に係る発明は、トランジスタＴ１
〜Ｔ４，Ｔ９〜Ｔ１２からなるＥＣＬフリップフロップ
回路のデータ保持用の差動トランジスタ対Ｔ３，Ｔ４の
コレクタとベースとの間に、上記差動トランジスタ対の
ベース間に設けられる抵抗Ｒ５とこの抵抗の一方または
他方を選択的に終端する一対のスイッチ手段Ｔ７，Ｔ８
およびそのベースに上記差動トランジスタ対Ｔ３，Ｔ４
の一方または他方のコレクタ電位を受け上記抵抗Ｒ５を
選択的に含むエミッタフォロワを構成する帰還用トラン
ジスタＴ５，Ｔ６とからなる帰還回路を設けたものであ
る。

【０００４】これによって、上記先願発明は、α線によ
り上記データ保持用差動トランジスタＴ３，Ｔ４のコレ
クタに発生するパルス性のノイズを、上記帰還用トラン
ジスタＴ５，Ｔ６のベースに結合された寄生容量とＴ
３，Ｔ４のベースに結合された寄生容量との比に従って
分圧することで上記ノイズによるデータ保持用トランジ
スタＴ３，Ｔ４のベース電位の低下を抑制するととも
に、帰還用トランジスタＴ５，Ｔ６で抵抗Ｒ５を共有し
その一方または他方の端子をスイッチ手段Ｔ７，Ｔ８で
選択的に終端することでデータ保持用差動トランジスタ
Ｔ３，Ｔ４のベース間の電位差を確保させ、上記ノイズ
によるデータ保持用差動トランジスタＴ３，Ｔ４の誤反
転を防止することができるものである。

【０００５】

【発明が解決しようとする課題】ところで、上記先願に
係るフリップフロップ回路は、セット、リセット端子を
備えていない。一方、かかるフリップフロップ回路には
一般にセット、リセット機能を有することが要望され
る。そこで、本発明者は、上記先願に係るフリップフロ
ップ回路に、セット、リセット機能を持たせることにつ
いて検討した。その場合、図２のトランジスタＴ９，Ｔ
１０の共通エミッタとトランジスタＴ１，Ｔ２のコレク
タとの間に、破線で示すようにトランジスタをそれぞれ
接続しそのベースにセット信号Ｓとリセット信号Ｒを入
力させるように構成することによって、簡単にセット、
リセット機能を持たせることができる。

【０００６】しかしながら、そのように構成されたフリ
ップフロップ回路にあっては、データ入力端子ＤＡＴＡ
の電位がハイレベルに固定された状態でクロック信号Ｃ
Ｋが変化すると反転出力端子／Ｑ側の出力信号に、図３
に示すようなノイズが発生し、かかるフリップフロップ
回路ＦＦの後段に図４に示すようにＥＣＬゲートＧ１，
Ｇ２，‥‥が接続されていると、そのノイズが増幅され
さらに他の論理ゲートＧ１１等からの同様のノイズが加
算されて誤まった信号が伝達されるおそれがあることが
分かった。

【０００７】この発明の目的は、データ入力端子の電位
が固定された状態でクロック信号が変化しても出力にノ
イズが発生しないＥＣＬシリーズゲート型フリップフロ
ップ回路を提供することにある。

【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【０００９】

【課題を解決するための手段】本発明者は、図２に示す
ようなＥＣＬシリーズゲート型フリップフロップ回路に
おいて、クロックの切り替わりの際に上記のようなノイ
ズが発生する原因について検討した。その結果、クロッ
ク信号が入力されるトランジスタＱ９のエミッタが接続
されるノードｎ７には全部で４つのトランジスタのエミ
ッタが接続されており、その共通エミッタ（ノードｎ
７）に結合される寄生容量が比較的大きいため、コレク
タ側に結合される寄生容量とのバランスが悪くなって、
クロックが切り替わってトランジスタＱ９がオンからオ
フになって電流経路が切り替わる際に、上記のようなノ
イズが発生することを見い出した。

【００１０】本発明は、上記知見に基づいてなされたも
ので、ＥＣＬシリーズゲート型フリップフロップ回路に
おいて、データ入力信号がベースに入力されるトランジ
スタのコレクタと電源電圧端子のような定電圧端子との
間に容量素子を接続するようにしたものである。

【００１１】望ましくは、上記容量素子が接続される定
電圧端子は回路の接地電位を供給する接地端子とする。

【００１２】

【作用】上記した手段によれば、クロック入力用トラン
ジスタとセット信号入力用トランジスタとリセット信号
入力用トランジスタの共通エミッタに結合される容量と
それらのトランジスタのコレクタ側に接続される容量と
がバランスされるとともに、容量には急激な電位変化を
吸収する作用があるため、上記トランジスタのコレクタ
側の電位の浮き上がりを防止し、出力に現れるノイズを
減少させることができる。

【００１３】また、上記容量素子の他端を電位が安定な
接地端子に接続することによりさらにノイズを減少させ
ることができる。

【００１４】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。

【００１５】図１は、本発明の一実施例を示すもので、
図２に示されているＥＣＬシリーズゲート型フリップフ
ロップ回路と異なる点は、クロック入力用トランジスタ
Ｔ９，Ｔ１０の共通エミッタとデータ入力用差動トラン
ジスタＴ１，Ｔ２のコレクタとの間にそのベースにセッ
ト信号Ｓまたはリセット信号Ｒが入力されるトランジス
タＴ１３，Ｔ４が設けられている点と、データ入力用ト
ランジスタＴ１のコレクタが接続されたノードｎ１と接
地電位のような電源電圧端子Ｖｃｃとの間にコンデンサ
Ｃ１が接続されている点である。このコンデンサＣ１
は、上記クロック入力用トランジスタＴ９とセット信号
入力用トランジスタＴ１３とリセット信号入力用トラン
ジスタＴ１４の共通エミッタに結合される寄生容量の大
きさに応じてその容量値が決定される。

【００１６】上記トランジスタＴ１３は、そのベースに
入力されたセット信号ＳがトランジスタＴ１０のベース
に入力されている参照電圧Ｖｂ２よりも高くなるとオン
状態にされて電流が流れ、抵抗Ｒ１，Ｒ２の電圧降下で
ノードｎ１，ｎ３の電位が下がり、トランジスタＴ５が
オフされてＴ６がオンされさらにＴ３がオンされる。こ
れによって、出力Ｑがハイレベルにされるとともにセッ
ト信号Ｓがロウレベルになってもその状態を保持する。
また、上記トランジスタＴ１４は、そのベースに入力さ
れたリセット信号ＲがトランジスタＴ１０のベースに入
力されている参照電圧Ｖｂ２よりも高くなるとオン状態
にされて電流が流れ、抵抗Ｒ３，Ｒ４の電圧降下でノー
ドｎ２，ｎ４の電位が下がり、トランジスタＴ６がオフ
されてＴ５がオンされさらにＴ４がオンされる。これに
よって、出力／Ｑがハイレベルにされるとともにリセッ
ト信号Ｒがロウレベルになってもその状態を保持する。

【００１７】この実施例においては、ノードｎ１と電源
電圧端子Ｖｃｃとの間に接続された上記コンデンサＣ１
がクロック入力用トランジスタＴ９とセット信号入力用
トランジスタＴ１３とリセット信号入力用トランジスタ
Ｔ１４の共通エミッタに結合される容量とそれらのトラ
ンジスタのコレクタ側に接続される容量とをバランスさ
せる。そのため、クロック信号ＣＫがハイレベルからロ
ウレベルに変化してトランジスタＴ９がオンからオフに
なって流経路が切り替わる際にコレクタ電位が浮き上が
るのが抑制され、出力／Ｑに現れるノイズを減少させる
ことができる。

【００１８】以上説明したように、上記実施例は、ＥＣ
Ｌシリーズゲート型フリップフロップ回路において、デ
ータ入力信号がベースに入力されるトランジスタのコレ
クタと電源電圧端子のような定電圧端子との間に容量素
子を接続するようにしたので、クロック入力用トランジ
スタとセット信号入力用トランジスタとリセット信号入
力用トランジスタの共通エミッタに結合される容量とそ
れらのトランジスタのコレクタ側に接続される容量とが
バランスされるとともに、容量には急激な電位変化を吸
収する作用があるため、クロックが切り替わって電流経
路が切り替わる際に、上記トランジスタのコレクタ電位
が浮き上がるのが抑制され、出力に現れるノイズが減少
されるという効果がある。

【００１９】また、上記容量素子の他端を電位が安定な
接地端子に接続することによりさらにノイズを減少させ
ることができる。

【００２０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、前
記実施例では、図５に破線で示すように、ノードｎ７と
データ入力用差動トランジスタＴ１，Ｔ２のコレクタと
の間にセット、リセット信号入力用のトランジスタＴ１
３，Ｔ１４が接続されているフリップフロップ回路に適
用したものについて説明したが、トランジスタＴ１３，
Ｔ１４が接続されていない回路形式のフリップフロップ
回路においても、従来レイアウトの都合上トランジスタ
Ｔ９とＴ１０が互いに比較的離れた位置に配置されそれ
によってエミッタ間を接続する配線の容量が比較的大き
くなっているような場合にも本発明を適用することでノ
イズを低減することができるという効果がある。

【００２１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００２２】すなわち、ＥＣＬシリーズゲート型フリッ
プフロップ回路において、クロックが切り替わって電流
経路が切り替わる際に、出力に現れるノイズを減少させ
ることができる。

【図面の簡単な説明】

【図１】本発明が適用されたＥＣＬシリーズゲート型フ
リップフロップ回路の一実施例を示す回路図。

【図２】従来のフリップフロップ回路例を示す回路図。

【図３】本発明に先立って検討したフリップフロップ回
路におけるノイズの発生を示す波形図。

【図４】従来のフリップフロップ回路を使用した論理回
路においてノイズが増幅される様子を示す回路図。

【符号の説明】

Ｔ１，Ｔ２ 入力用差動トランジスタ対 Ｔ３，Ｔ４ データ保持用差動トランジスタ対 Ｔ９ クロック入力用トランジスタ Ｃ１ ノイズ防止用コンデンサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 互いにエミッタが共通接続され一方のベ
   ースにデータ入力信号が入力される第１の差動トランジ
   スタ対と、該第１差動トランジスタ対の各コレクタ側に
   接続された出力段と、互いにエミッタが共通接続されベ
   ースに上記出力段の出力電位が帰還されるようにされた
   データ保持用の第２の差動トランジスタ対と、上記第１
   および第２の差動トランジスタ対の共通エミッタにコレ
   クタが各々接続されるとともにエミッタが共通接続され
   一方のベースにクロック信号が入力される第３の差動ト
   ランジスタ対と、該第３差動トランジスタ対の共通エミ
   ッタに接続された定電流源と、上記第２差動トランジス
   タ対のベース間に設けられる抵抗と、この抵抗の一方ま
   たは他方を選択的に終端する一対のスイッチ手段とを含
   むＥＣＬシリーズゲート型フリップフロップ回路を備え
   た半導体集積回路装置において、 上記データ入力信号が入力されるトランジスタのコレク
   タと定電圧端子との間に容量素子を接続したことを特徴
   とする半導体集積回路装置。
2. 【請求項２】 上記容量素子が接続される定電圧端子は
   接地端子であることを特徴とする請求項１に記載の半導
   体集積回路装置。
3. 【請求項３】 上記フリップフロップ回路は、上記第１
   差動トランジスタ対の一方または他方のコレクタにその
   コレクタが接続され上記第３差動トランジスタ対の共通
   エミッタにそのエミッタが接続された２つのトランジス
   タを備え、これらのトランジスタのうち一方のベースに
   セット信号が、また他方のベースにリセット信号がそれ
   ぞれ入力されるように構成されていることを特徴とする
   請求項１または２に記載の半導体集積回路装置。