JPH08306303A

JPH08306303A - 微小冷電子源およびその製造方法

Info

Publication number: JPH08306303A
Application number: JP10931695A
Authority: JP
Inventors: Kazuo Matsuzaki; 一夫松崎; Takahiko Uematsu; 隆彦植松; Youichi Riyoukai; 洋一了戒; Naoki Ito; 直樹伊藤; Masato Nishizawa; 正人西澤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1995-05-08
Filing date: 1995-05-08
Publication date: 1996-11-22
Anticipated expiration: 2018-10-27
Also published as: JP3460376B2

Abstract

(57)【要約】【目的】半導体微細加工技術を用いた、電界放出型電子
放出素子の製造方法として、簡便な量産に適する方法を
考案して、製品の価格低減を図る。【構成】基板１１上に減圧ＣＶＤ法により、７６０℃で
多結晶シリコン膜を堆積し、さらにその上に酸化膜、Ｗ
／Ａｌ膜、酸化膜、Ｗ／Ａｌ膜を堆積する。酸化膜、Ｗ
／Ａｌ膜にフォトエツチングで穴をあけ、露出した穴の
底の多結晶シリコン膜を水酸化カリウム水溶液でエッチ
ングし、（１１１）結晶面を優先面としてもつ微結晶を
エミッタ２１とする。酸化膜４１を介して設けた下側の
Ｗ／Ａｌ膜をアノード３１とし、上側のＷ／Ａｌ膜をコ
レクタ５１とする。鋭く尖った先端が得られ、電子放出
効率の良いエミッタが得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体微細加工技術を
用いた電界によって電子を放出する微小冷電子源および
その製造方法に関する。

【０００２】

【従来の技術】近年、ディスプレイ、高速スイッチング
素子、各種センサなどへの応用を目的として微小真空管
が作られているが、そこでは、微小な電子源を巧みに形
成する技術がキィテクノロジィとなっている。従来、電
子源としては、加熱されたフィラメント等から放出され
る熱電子を利用する熱陰極型電子放出素子が多く用いら
れていた。しかし、熱陰極型電子放出素子は、加熱によ
るエネルギーの損失が大きい、予備加熱が必要であるな
どの問題点を有している。これらの問題点を解決るた
め、電界放出型（冷陰極型）の冷電子源が注目されてき
ており、幾つかの提案がなされている。

【０００３】電界型電子放出素子においては、電子を放
出するエミッタの先端の曲率が電子放出効率に大いに関
係するので、エミッタの先端は先鋭である必要がある。
最近新しい形状の電子放出特性の均一性の良い電子放出
素子アレーが、金丸、伊藤によってセミコンダクターワ
ールド誌１９９２年３月号６２ページに発表された。図
８にその形状を示す。これをくし型冷電子源と呼ぶこと
にする。くし型エミッタ２３は先端が尖っていないた
め、電子放出を起こす印加電圧が高くなることが懸念さ
れたが、条件によっては１００Ｖ以下の電圧で、電子放
出が起こることが確認され、再現性もよく、十分実用的
であることがわかった。以上に述べたような冷電子源
を、真空容器に封入して、必要なリードを取り付けれ
ば、真空管が完成する。

【０００４】図９の（ａ）ないし（ｆ）および図１０に
くし型冷電子源の製法を部分断面図で示した。以下これ
を順を追って説明する。シリコン基板１３の表面に絶縁
膜例えば酸化膜４３を被着し更に全面にエミッタとなる
タングステン膜（以下Ｗ膜と略す）５３をスパッタリン
グ法により堆積する〔図９（ａ）〕。次にＷ膜５３の上
に第一フォトレジスト８３を塗布し、図示しない第一マ
スクによる第一パターンを第一回目のフォトエツチング
で作る。この第一フォトレジスト８３をマスクとして反
応性イオンエツチング（ＲＩＥ）によりＷ膜５３をエッ
チングする〔同図（ｂ）〕。さらに酸化膜４３を１μｍ
程度エッチングして断面凸状の凸部４３１と、エッチダ
ウンされた谷部４３２を形成する〔同図（ｃ）〕。この
基板上にアノードとなるニオブ膜（以下Ｎｂ膜と略す）
６３およびアルミニウム膜（以下Ａｌ膜と略す）モリブ
デン膜（以下Ｍｏ膜と略す）７３を真空蒸着し、酸化膜
の凸部４３１上のＷ膜５３の上のフォトレジスト膜８３
上のＮｂ膜６３、Ａｌ膜Ｍｏ膜７３はリフトオフにより
除去する〔同図（ｄ）〕。次に第二フォトレジスト９３
を塗布し、図示しない第二マスクによる第二パターンを
第二回目のフォトエツチングで作る。このパターン化さ
れた第二フォトレジスト９３をマスクとして反応性イオ
ンエツチング（ＲＩＥ）によりＭｏ膜Ａｌ膜７３、Ｎｂ
膜６３をエッチングする〔同図（ｅ）〕。更に第三フォ
トレジスト１１３を塗布し、図示しない第三マスクによ
る第三のくし型パターンを第三回目のフォトエツチング
で作る。このパターン化された第三フォトレジスト１１
３をマスクとして反応性イオンエツチング（ＲＩＥ）に
より、くし型エミッタ２３を形成する。このときアノー
ド３３はマスキングされていないが、Ａｌ膜が保護膜と
なってくし型に加工されない〔同図（ｆ）〕。最後にＭ
ｏ膜Ａｌ膜７３をエッチングし、さらに緩衝フッ酸によ
り、酸化膜４３の露出している部分の表面をエッチング
して、エミッタ２３−アノード３３間の絶縁性を高めて
完成する〔図１０〕。エミッタ２３、アノード３３の材
料の金属としては、電子の飛び出しやすさを表す仕事関
数、プロセス中及びプロセス後の表面の安定性、長期の
耐久性等からＷ、Ｍｏ、Ｎｂなどが用いられている。以
上のくし型素子の製造のための工程は、エミッタ２３の
先端を尖らせず角形にしたことによって、製造時の再現
性が向上し、電子放出特性の均一化が容易になった。懸
念された電界放出のための印加電圧の上昇は、エミッタ
２３とアノード３３を近づけることにより、実用化に問
題ない程度に抑えることができている。

【０００５】

【発明が解決しようとする課題】しかし、以上述べた従
来技術による微小冷電子源の製造方法は、工程が複雑で
あること、高価な微細加工設備が必要でことなど、量産
性に富んだ技術とするにはいくつかの点で改善が必要で
ある。例えば、この製法に必要な工程数特にフォトエツ
チ工程の回数が三回と多いこと、またフォトエツチ用の
マスクが多いことがある。すなわち、フォトエツチ用の
マスクは非常に高価であり、そのマスクの使用数の多さ
および工程数の多さは、結局製品価格の上昇につながる
からである。

【０００６】以上の問題に鑑みて本発明の目的は、特性
の均一な、安価な冷電子源およびそのための簡易なしか
も工程数の少ない製造方法を提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
に、冷電子源の電子放出部の形状を、主要な結晶面、特
に微結晶の結晶面で構成できることに着目した。更に適
当な電子源の材料として多結晶シリコンの微結晶粒に着
目した。ここに本発明は、半導体基板上に絶縁膜を介し
て形成されたアノードと、アノード近傍の基板上に設け
られたエミッタとを有し、アノードとエミッタ間に電圧
を印加してエミッタ電極から電子を放出させる微小冷電
子源において、シリコン基板上の尖った先端をもつシリ
コンの結晶粒塊をエミッタ電極とするものとする。

【０００８】特に、シリコン結晶粒塊の結晶方位が（１
１１）優勢であることがよい。また、シリコン結晶粒塊
の平均高さが結晶粒塊の平均粒径よりも小さいものとす
る。更に、半導体基板がｐ型高不純物濃度の基板である
ことがよい。上記のような微小冷電子源の製造方法とし
ては、シリコン基板上に減圧ＣＶＤ法により多結晶シリ
コン膜を堆積し、その多結晶シリコン膜を例えば水酸化
カリウム水溶液のようなアルカリ液でエッチングして、
結晶粒塊を分離しかつ尖鋭化するものとする。

【０００９】特に、減圧ＣＶＤ法により、成膜温度７０
０℃以上で多結晶シリコン膜を成膜するものとする。そ
して、多結晶シリコン膜の膜厚を結晶粒塊の平均粒径よ
りも小さくすることが重要である。

【００１０】

【作用】先ず、冷電子源のエミッタに適した形状のシリ
コン結晶粒塊形成のための諸条件の影響調査を行った。
図４は、減圧ＣＶＤ法（Ｈｅ希釈２０％モノシラン；５
００ｓｃｃｍ，Ｈｅ；１５００ｓｃｃｍ，成膜時圧力；
７０Ｐａ）で、４インチの（１００）方位のシリコン基
板上に多結晶シリコン膜を１μｍ成膜した時の基板温度
と結晶方位との関係について調べたものである。横軸は
成膜温度、縦軸は各結晶方位の結晶粒の存在比率であ
る。なお、結晶方位については、Ｘ線の回折強度で評価
している。この図から明らかなように、優勢な結晶方位
は基板温度によって変化し、５００℃以下の低温では、
アモルファス状態であるが、６００℃近傍になると、
（１１０）方位が優勢になり、６５０℃近傍で一旦（１
００）方位が優勢となり、７００℃以上では、（１１
１）方位がかなり増え、更に７５０℃以上では、（１１
１）方位が優勢となっている。図５は同様にして、基板
温度と結晶粒径について調査したもので、横軸は成膜温
度、縦軸は結晶粒径である。低温では０．１ｎｍのオー
ダーであつたものが、高温になるに従ってサブミクロン
のサイズになり、７５０℃で約０．３μｍになることが
わかる。

【００１１】そこで、上記課題を解決するために、シリ
コン基板上の尖った先端をもつシリコンの結晶粒塊をエ
ミッタとすれば、エミッタの先端が鋭く尖っているほど
電子放出効率は大きくなる。特に、シリコン結晶粒塊の
結晶方位が（１１１）優勢であれば、ＫＯＨ水溶液に代
表されるアルカリ水溶液で多結晶シリコン膜をエッチン
グしたとき、（１１１）結晶方位は、他の結晶方位に比
べてエッチング速度が遅いため、（１１１）結晶方位以
外のシリコン粒塊はエッチング除去され、（１１１）結
晶方位の結晶粒塊のみが残るようにすることができる。

【００１２】また、シリコン結晶粒塊の平均高さが結晶
粒塊の平均粒径よりも小さいものとすれば、基板露出時
をエッチングの終点として先端の鋭く尖ったエミッタが
得られ、しかも、基板のエッチングを防ぐことができ
る。更に、半導体基板がｐ型高不純物濃度の基板であれ
ば、アルカリ溶液に対するエッチング速度が遅く、基板
がエッチングされるのを防ぐことができる。

【００１３】上記のような微小冷電子源の製造方法とし
ては、シリコン基板上に多結晶シリコン膜を堆積し、そ
の多結晶シリコン膜をアルカリ液でエッチングして、結
晶粒塊を分離しかつその先端を尖鋭化することによって
尖鋭な先端をもつエミッタとなり、電子放出効率の良い
エミッタが再現性良く得られる。そして、多結晶シリコ
ン膜の膜厚を平均粒径よりも小さくすれば、エッチング
の終点を基板シリコンに到達する点として、先端の鋭く
尖ったエミッタが得られる。

【００１４】特に、減圧ＣＶＤ法により、成膜温度７０
０℃以上で多結晶シリコン膜を成膜するものとすれば、
上記のデータに基づき、（１１１）結晶方位が優勢とな
る条件である。図７は、以上の手段を講じて冷電子源の
エミッタを形成する過程を示す断面図である。先ず、シ
リコン基板１２上に（１１１）結晶方位が優勢となる条
件下で多結晶シリコン膜２２２を成膜する〔図７
（ａ）〕。

【００１５】次に、ＫＯＨ水溶液に代表されるアルカリ
水溶液で多結晶シリコン膜２２２をエッチングすると
（１１１）面は、他の結晶面に比べてエッチング速度が
遅いため、（１１１）結晶方位以外の結晶粒はエッチン
グ除去され、（１１１）結晶方位あるいはこれに近い結
晶粒塊２２３のみが残る〔図７（ｂ）〕。すなわち、残
った結晶粒塊は、互いに分離した突起状の単結晶粒塊と
なる。

【００１６】その結果、シリコン基板上に微細な突起状
の（１１１）面からなる結晶粒塊２２３を多数形成する
ことが可能で、この結晶粒塊をエミッタとして用いるこ
ととすれば、格別の微細加工技術を必要とせず、かつ簡
便に冷電子源を得られる。

【００１７】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて説明する。図１は、本発明の電界型電子放出素子
の製造方法にかかる電子放出素子の上部の一部を削除し
た状態の斜視断面図である。シリコン基板１１上に酸化
膜４１を介して孔のあいたタングステンおよびアルミニ
ウム（Ｗ／Ａｌ）膜アノード３１が形成され、更にその
上に酸化膜４１２を介してＷ／Ａｌ膜からなるコレクタ
５１が形成されている。孔の底の基板１１上には、シリ
コンの微細な突起状の結晶粒塊からなるエミッタ２１が
ある。シリコン基板１１の裏面には例えばチタン／ニッ
ケル／金（Ｔｉ／Ｎｉ／Ａｕ）の多層烝着膜からなる裏
面電極６１が形成されている。この裏面電極６１とアノ
ード３１およびコレクタ５１間にアノード３１およびコ
レクタ５１が正の電圧を印加することにより、エミッタ
２１から電子を放出させ、コレクタ５１に集めることが
できる。

【００１８】図２（ａ）ないし（ｅ）および図３（ａ）
ないし（ｃ）は、図１の電子放出素子の製造方法を説明
するための工程順の部分断面図を示したものである。比
抵抗０．０１Ω・ｃｍ以下の低抵抗ｐ型シリコン基板１
１に減圧ＣＶＤ法（Ｈｅ希釈２０％モノシラン；５００
ｓｃｃｍ、Ｈｅ；１５００ｓｃｃｍ、成膜時圧力；７０
Ｐａ、基板温度；７６０℃）で多結晶シリコン膜２１１
を０．３μｍ成膜した〔図２（ａ）〕。この時の多結晶
シリコン膜２１１は（１１１）結晶方位面が優勢な膜で
平均的な粒径は約０．３μｍであつた。

【００１９】続いて、減圧ＣＶＤ法（Ｈｅ希釈２０％モ
ノシラン；５００ｓｃｃｍ、Ｈｅ；１０００ｓｃｃｍ、
酸素；４００ｓｃｃｍ、成膜時圧力；７０Ｐａ、基板温
度；４００℃）で多結晶シリコン膜２１１上に酸化膜４
１を１μｍ成膜した〔同図（ｂ）〕。引き続き、スパツ
タ烝着により、Ｗ／Ａｌ膜（膜厚０．３／０．３μｍ）
３１１を連続烝着した〔同図（ｃ）〕。

【００２０】更に、酸化膜４１２形成とＷ／Ａｌ膜５１
１（膜厚各０．３／０．３μｍ）烝着形成を繰り返した
〔同図（ｄ）〕後、フォトレジスト８１１を塗布し、フ
ォトエッチングにより電極、配線加工を行いコレクタ５
１を形成した〔同図（ｅ）〕。次に、再びフォトレジス
ト８１２を塗布し、フォトエッチングにより多結晶シリ
コン膜２１１に至る孔４１３を多数形成した〔図３
（ａ）〕。因みに、この孔４１３の直径は３μｍ、孔間
の距離は７μｍで、５ｍｍ角のチップ内に９０００個の
孔が形成されている。また、Ｗ／Ａｌ膜３１１、５１１
や酸化膜４１２のエッチングは反応性イオンエッチング
装置（エッチングガス；ＢＣｌ₃＋ＣＣｌ₄）を用いて
行った。但し、多結晶シリコン膜２１１上の酸化膜４１
だけは、多結晶シリコン膜２１１がエッチングされるの
を回避するために、湿式エッチング（ＢＨＦ；バッファ
ードふっ酸）を用いた。またこのとき、フォトエッチン
グにより電極、配線加工を行いアノード３１を形成し
た。

【００２１】次に７％ＫＯＨ水溶液（５０℃）で孔４１
３の底部に露出した多結晶シリコン膜２１１を軽くエッ
チングすると、（１１１）結晶方位面の結晶粒塊だけが
選択的に残り、かつ先端が尖鋭化されたエミッタ２１が
形成される〔同図（ｂ）〕。最後に、フォトレジスト８
１２を除去してコレクタ５１およびアノード３１を露出
させ、裏面に裏面電極膜（Ｔｉ／Ｎｉ／Ａｕ＝０．１／
０．２／０．１μｍ）６１を烝着で形成した〔同図
（ｃ）〕。

【００２２】図２および３の工程で得られたウェハを５
ｍｍ角のチップにチップ化した。このチップ内には、約
９０００個の孔４１３が存在する。このチップの電子放
出による電流を測定した。図６にその測定系の概要を示
す。チップを真空度５×１０^-6Ｐａの真空容器１０１に
入れ、エミッタ・アノード間にＶ_A、エミッタ・コレク
タ間にＶ_Cの電圧を印加し、（実際には、図のように裏
面電極６１とアノード３１、コレクタ５１間に電圧を印
加した。）エミッタ・コレクタ（裏面電極・コレクタ）
間に流れる電流Ｉ_Cを電流計１０２で測定した。１０３
はターボモレキュラーポンプである。その結果、Ｖ_A＝
３０Ｖ、Ｖ_C＝１００Ｖで、Ｉ_C＝１００ｍＡの電流が
観測された。この結果は、孔一個当たり、約１１μＡの
電子放出がなされたことになる。

【００２３】以上説明したように、微小冷電子源を得る
手段として、シリコン基板上に堆積した多結晶シリコン
の微結晶粒塊を利用してエミッタとしたため、従来必要
とされていたエミッタの微細加工工程は、大幅に簡略化
されて、多結晶シリコンの結晶粒塊制御に委ねられる。
すなわち、、減圧ＣＶＤの成膜条件の制御とアルカリ溶
液による処理で簡便で容易に微小冷電子源が得られるこ
とから、大幅なコスト低減が図られる。なお、ミクロ的
に見れば、多結晶シリコン結晶粒塊直径にはバラツキの
幅があるため、従来の微細加工技術によって得られるも
のと比べるとエミッタ形状と寸法のバラツキという点で
は劣るかも知れない。しかし、特に、チップ全体からの
全放出量を問題とするパワースイッチング素子などの目
的には有効であり、従来の半導体素子からなるパワース
イッチング素子が抱えるスイッチング速度の向上、低損
失化、耐環境性の課題を克服したパワースイッチング素
子が実現できる。しかも、それが低コストでできる点は
大きなメリットとなる。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
微小冷電子源のエミッタとして、シリコン基板上に堆積
させた多結晶シリコンの結晶粒塊を利用したため、減圧
ＣＶＤの成膜条件の制御とアルカリ液による処理で簡便
で容易に尖鋭なエミッタが得られることから、従来の微
細加工によりエミッタを形成した微小冷電子源に比べ、
大幅なコスト低減が図られる。特に、チップ全体からの
全放出量を問題とするパワースイッチング素子等の用途
に適しており、従来の半導体素子からなるパワースイッ
チング素子が抱えるスイッチング速度の向上、低損失
化、耐環境性の課題を克服したパワースイッチング素子
が実現できる。しかも、それが低コストでできる点は大
きなメリットとなる。

【図面の簡単な説明】

【図１】本発明の実施例の電界型電子放出素子の一部を
削除した部分斜視図

【図２】図１の電子放出素子の製造工程を（ａ）ないし
（ｄ）の順に示す部分断面図

【図３】図３に続く本発明の電子放出素子の製造工程を
（ａ）ないし（ｃ）の順に示す部分断面図

【図４】多結晶シリコン膜成膜温度と優先結晶方位との
関係を示す図

【図５】多結晶シリコン膜成膜温度と微結晶粒径との関
係を示す図

【図６】電子放出電流測定系の概念図

【図７】（ａ）は多結晶シリコン膜成膜時、（ｂ）はそ
の多結晶シリコン膜をアルカリ溶液でエッチングした後
の状態を表す模擬的な断面図

【図８】従来の電子放出素子の例の部分斜視図

【図９】図８の電子放出素子の製造工程を（ａ）ないし
（ｆ）の順に示す部分断面図

【図１０】図９の（ｆ）の後の同電子放出素子の製造工
程を示す部分断面図

【符号の説明】

１１，１２，１３シリコン基板２１，２３エミッタ２１１，２２２多結晶シリコン膜２２３（１１１）結晶粒塊３１，３３アノード３１１，５１１Ｗ／Ａｌ膜４１，４３絶縁膜または酸化膜４１３孔４３１酸化膜の凸部４３２酸化膜の凹部５１コレクタ５３Ｗ膜６１裏面電極６３Ｎｂ膜７３Ａｌ／Ｍｏ膜８１１，８１２，８３フォトレジスト９３，１１３フォトレジスト１０１真空チャンバー１０２電流計１０３真空ポンプ

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊藤直樹神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内 (72)発明者西澤正人神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に絶縁膜を介して形成された
アノードと、アノード近傍の基板上に設けられたエミッ
タとを有し、アノードとエミッタ間に電圧を印加してエ
ミッタ電極から電子を放出させるものにおいて、シリコ
ン基板上の尖った先端をもつシリコンの結晶粒塊をエミ
ッタ電極とすることを特徴とする微小冷電子源。
【請求項２】シリコン結晶粒塊の結晶方位が（１１１）
優勢であることを特徴とする請求項１に記載の微小冷電
子源。
【請求項３】シリコン結晶粒塊の平均高さが結晶粒塊の
平均粒径よりも小さいことを特徴とする請求項１または
２に記載の微小冷電子源。
【請求項４】半導体基板がｐ型高不純物濃度の基板であ
ることを特徴とする請求項１ないし３のいずれかに記載
の微小冷電子源。
【請求項５】半導体基板上に絶縁膜を介して形成された
アノードと、アノード近傍の基板上に設けられたエミッ
タとを有し、アノードとエミッタ間に電圧を印加してエ
ミッタ電極から電子を放出させる微小冷電子源の製造方
法において、シリコン基板上に多結晶シリコン膜を堆積
し、その多結晶シリコン膜をアルカリ液でエッチングし
て、結晶粒塊を分離、尖鋭化することを特徴とする微小
冷電子源の製造方法。
【請求項６】減圧ＣＶＤ法により、成膜温度７００℃以
上で多結晶シリコン膜を成膜することを特徴とする請求
項５に記載の微小冷電子源の製造方法。
【請求項７】多結晶シリコン膜の膜厚が結晶粒塊の平均
粒径よりも小さいことを特徴とする請求項５または６に
記載の微小冷電子源の製造方法。
【請求項８】水酸化カリウム水溶液で多結晶シリコン膜
をエッチングすることを特徴とする請求項５ないし７の
いずれかに記載の微小冷電子源の製造方法。