JPH0766154A - ドープされたシリコンからなる導電性尖端電極の製造方法 - Google Patents
ドープされたシリコンからなる導電性尖端電極の製造方法Info
- Publication number
- JPH0766154A JPH0766154A JP6192793A JP19279394A JPH0766154A JP H0766154 A JPH0766154 A JP H0766154A JP 6192793 A JP6192793 A JP 6192793A JP 19279394 A JP19279394 A JP 19279394A JP H0766154 A JPH0766154 A JP H0766154A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- mask
- doped silicon
- tip electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
- H01J2201/30426—Coatings on the emitter surface, e.g. with low work function materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Weting (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ドープされたシリコンからなる導電性尖端電
極を形成する方法及びこの方法を真空エレクトロニクス
の素子の製造に使用する方法において、尖端電極の高さ
を使用されるマスクの寸法にほとんど無関係にできるも
のを提供する。 【構成】 ドープされたシリコンからなる導電性尖端電
極７を作るためにドープされたシリコンからの分子線エ
ピタキシーにより単結晶シリコンからなる基板１の上の
マスクの開口５の内部にドープされたシリコンからなる
導電性尖端電極７が、マスク４の表面にドープされたシ
リコン層８が形成される。
極を形成する方法及びこの方法を真空エレクトロニクス
の素子の製造に使用する方法において、尖端電極の高さ
を使用されるマスクの寸法にほとんど無関係にできるも
のを提供する。 【構成】 ドープされたシリコンからなる導電性尖端電
極７を作るためにドープされたシリコンからの分子線エ
ピタキシーにより単結晶シリコンからなる基板１の上の
マスクの開口５の内部にドープされたシリコンからなる
導電性尖端電極７が、マスク４の表面にドープされたシ
リコン層８が形成される。
Description
【０００１】
【産業上の利用分野】この発明は、ドープされたシリコ
ンからなる導電性尖端電極の製造方法及びこの方法を真
空エレクトロニクスデバイスの製造に使用する方法に関
する。
ンからなる導電性尖端電極の製造方法及びこの方法を真
空エレクトロニクスデバイスの製造に使用する方法に関
する。
【０００２】
【従来の技術】真空マイクロエレクトロニクスデバイス
に対しては寸法の小さい導電性尖端電極を形成すること
が必要である。この尖端電極は高さが約１μｍ、底面が
１×１μｍ2 のピラミッド形状をしている。このような
尖端電極はトンネル尖端電極として使用され、特にドー
プされたシリコンから形成される。
に対しては寸法の小さい導電性尖端電極を形成すること
が必要である。この尖端電極は高さが約１μｍ、底面が
１×１μｍ2 のピラミッド形状をしている。このような
尖端電極はトンネル尖端電極として使用され、特にドー
プされたシリコンから形成される。
【０００３】導電性尖端電極を精密加工技術により形成
することは公知である（例えばヘルベルガー（Herberge
r ）著「精密加工(Mikromechanik）」シュプリンガー出
版（Springer Verlag ）第426 乃至428 頁参照）。この
尖端電極は例えば結晶方向に関連した異方性エッチング
によって作られる。このためにそれに対応した結晶方向
を持つシリコン板に円状の酸化シリコン斑点のマトリッ
クスを持つ酸化マスクを備える。異方性エッチングの際
に酸化シリコン斑点の下がアンダーエッチングされ、そ
こに約７０°の開き角を持つピラミッドが形成される。
することは公知である（例えばヘルベルガー（Herberge
r ）著「精密加工(Mikromechanik）」シュプリンガー出
版（Springer Verlag ）第426 乃至428 頁参照）。この
尖端電極は例えば結晶方向に関連した異方性エッチング
によって作られる。このためにそれに対応した結晶方向
を持つシリコン板に円状の酸化シリコン斑点のマトリッ
クスを持つ酸化マスクを備える。異方性エッチングの際
に酸化シリコン斑点の下がアンダーエッチングされ、そ
こに約７０°の開き角を持つピラミッドが形成される。
【０００４】上記の文献「精密加工」第426 乃至428 頁
により、さらに金属からなる導電性尖端電極を作ること
のできる方法が公知である。この方法ではシリコン基板
に円状の開口を持つマスクが形成される。モリブデンを
法線方向及びこれに垂直に向けて蒸着しかつシリコン基
板を回転することにより、マスクの開口の内部にピラミ
ッド状の金属の島が形成される。
により、さらに金属からなる導電性尖端電極を作ること
のできる方法が公知である。この方法ではシリコン基板
に円状の開口を持つマスクが形成される。モリブデンを
法線方向及びこれに垂直に向けて蒸着しかつシリコン基
板を回転することにより、マスクの開口の内部にピラミ
ッド状の金属の島が形成される。
【０００５】デバイスを完成させるためにこの公知の方
法においては別のマスク工程或いは複合技術が必要とな
る。
法においては別のマスク工程或いは複合技術が必要とな
る。
【０００６】ドイツ連邦共和国特許第 4041276号明細書
によれば、ドープされたシリコンからなる導電性尖端電
極を選択性エピタキシーで形成することが公知である。
この場合マスクには基板の表面を露出させる開口が形成
される。この露出された基板表面に導電性尖端電極が、
膜成長は基板の表面に対して平行な方向の方が基板の表
面に対して垂直な方向よりも小さい選択性エピタキシー
で形成される。尖端の高さが開口の幅の半分より大きく
なると、直ちにこのプロセスで点状の尖端電極ができ
る。この方法では尖端電極の高さはマスクの開口の寸法
に関係する。
によれば、ドープされたシリコンからなる導電性尖端電
極を選択性エピタキシーで形成することが公知である。
この場合マスクには基板の表面を露出させる開口が形成
される。この露出された基板表面に導電性尖端電極が、
膜成長は基板の表面に対して平行な方向の方が基板の表
面に対して垂直な方向よりも小さい選択性エピタキシー
で形成される。尖端の高さが開口の幅の半分より大きく
なると、直ちにこのプロセスで点状の尖端電極ができ
る。この方法では尖端電極の高さはマスクの開口の寸法
に関係する。
【０００７】
【発明が解決しようとする課題】この発明の課題は、ド
ープされたシリコンからなる導電性尖端電極を形成する
方法であって、尖端電極の高さが使用されるマスクの寸
法にほとんど無関係であるものを提供することにある。
さらにこの方法は、真空マイクロエレクトロニクスデバ
イスを完成するための他の電極を同時にセルフアライニ
ングにより形成するのに特に好適であるようにすること
にある。
ープされたシリコンからなる導電性尖端電極を形成する
方法であって、尖端電極の高さが使用されるマスクの寸
法にほとんど無関係であるものを提供することにある。
さらにこの方法は、真空マイクロエレクトロニクスデバ
イスを完成するための他の電極を同時にセルフアライニ
ングにより形成するのに特に好適であるようにすること
にある。
【０００８】
【課題を解決するための手段】この課題は、この発明に
よれば、単結晶シリコンからなる基板上にマスクを形成
し、このマスクに、基板の表面が露出され基板の表面に
おける断面積がマスクの表面における断面積を越えるマ
スク開口を設け、ドープされたシリコンの分子線エピタ
キシーによって基板の露出された表面にドープされたシ
リコンからなる尖端電極を形成するとともにマスク表面
の上にドープされたシリコン層を析出することによって
解決される。
よれば、単結晶シリコンからなる基板上にマスクを形成
し、このマスクに、基板の表面が露出され基板の表面に
おける断面積がマスクの表面における断面積を越えるマ
スク開口を設け、ドープされたシリコンの分子線エピタ
キシーによって基板の露出された表面にドープされたシ
リコンからなる尖端電極を形成するとともにマスク表面
の上にドープされたシリコン層を析出することによって
解決される。
【０００９】
【作用】この発明は、マスクで囲まれているシリコン基
板表面上にシリコンからの分子線エピタキシー、いわゆ
る局所的分子線エピタキシーの際に、自動的に秩序付け
られた成長プロセスでピラミッドが形成されるという知
見に基づいている。ピラミッドを形成する原因は、結晶
が最小の表面エネルギーを持つ自由表面を形成しようと
する性向にある。（１１１）表面を形成するのが（１１
０）もしくは（１００）表面の形成よりも好ましい。
（１００）基板上のマスクの縁が〔１１０〕方向に向い
ている場合、この理由からピラミッドの側面を形成する
（１１１）表面が形成される。ピラミッド面の長さは原
子の表面拡散により制限されているので、マスク開口は
この拡散長と匹敵するように選ぶのが有効である。
板表面上にシリコンからの分子線エピタキシー、いわゆ
る局所的分子線エピタキシーの際に、自動的に秩序付け
られた成長プロセスでピラミッドが形成されるという知
見に基づいている。ピラミッドを形成する原因は、結晶
が最小の表面エネルギーを持つ自由表面を形成しようと
する性向にある。（１１１）表面を形成するのが（１１
０）もしくは（１００）表面の形成よりも好ましい。
（１００）基板上のマスクの縁が〔１１０〕方向に向い
ている場合、この理由からピラミッドの側面を形成する
（１１１）表面が形成される。ピラミッド面の長さは原
子の表面拡散により制限されているので、マスク開口は
この拡散長と匹敵するように選ぶのが有効である。
【００１０】マスク開口の内部にピラミッド状の尖端電
極が生ずると同時に、分子線エピタキシーの際にマスク
の表面にはドープされたシリコン層が形成される。この
層は多結晶性或いは無定形性に成長する。ドープされた
シリコン層はセルフアライニングされて成長する。この
層は、尖端電極が電界放出陰極として使用されるデバイ
スにおいて陽極として適している。
極が生ずると同時に、分子線エピタキシーの際にマスク
の表面にはドープされたシリコン層が形成される。この
層は多結晶性或いは無定形性に成長する。ドープされた
シリコン層はセルフアライニングされて成長する。この
層は、尖端電極が電界放出陰極として使用されるデバイ
スにおいて陽極として適している。
【００１１】ドープされたシリコン層の表面に導電層及
び尖端電極を選択的に形成することによりこの構造の導
電性はさらに改善される。
び尖端電極を選択的に形成することによりこの構造の導
電性はさらに改善される。
【００１２】この発明の範囲内において、マスクを絶縁
層及びその間に配置された少なくとも１つの導電層から
なる積層から作ることができる。導電層は電界放出陰極
管に対する格子電極として使用される。
層及びその間に配置された少なくとも１つの導電層から
なる積層から作ることができる。導電層は電界放出陰極
管に対する格子電極として使用される。
【００１３】マスクを形成するために基板上に第一の絶
縁体、例えば SiO2 からなる第一の層が、その上に導電
性材料よりなる第二の層が、さらにその上に第二の絶縁
体、例えば Si3N4からなる第三の層が形成される。マス
ク開口を形成するために第三の層及び第二の層は異方性
エッチングで構造化される。第一の層は続いて等方性エ
ッチングプロセスで第二の層及び第三の層に対して選択
的に、基板の表面が露出されかつ第二の層の縁部の下に
第一の層のアンダーエッチングが生ずるように加工され
る。分子線エピタキシーの際に基板の表面に成長する導
電性尖端電極は第一の層によって格子として使用可能な
第二の層から絶縁されている。第二の層は第三の層の表
面に生じているドープされたシリコン層から第三の層に
よって絶縁されている。
縁体、例えば SiO2 からなる第一の層が、その上に導電
性材料よりなる第二の層が、さらにその上に第二の絶縁
体、例えば Si3N4からなる第三の層が形成される。マス
ク開口を形成するために第三の層及び第二の層は異方性
エッチングで構造化される。第一の層は続いて等方性エ
ッチングプロセスで第二の層及び第三の層に対して選択
的に、基板の表面が露出されかつ第二の層の縁部の下に
第一の層のアンダーエッチングが生ずるように加工され
る。分子線エピタキシーの際に基板の表面に成長する導
電性尖端電極は第一の層によって格子として使用可能な
第二の層から絶縁されている。第二の層は第三の層の表
面に生じているドープされたシリコン層から第三の層に
よって絶縁されている。
【００１４】（１００）シリコンからなる基板を使用す
るのが特に有利である。マスク開口はその場合正方形で
〔１１０〕方向に方向付けられていなければならない。
るのが特に有利である。マスク開口はその場合正方形で
〔１１０〕方向に方向付けられていなければならない。
【００１５】
【実施例】以下にこの発明を実施例及び図面について詳
しく説明する。
しく説明する。
【００１６】（１００）シリコンからなる基板１の上に
SiO2 からなる第一の層２が接合される（図１参照）。
第一の層２は例えばＣＶＤ蒸着により例えば１μｍの厚
さに作られる。第一の層２の上には導電性材料からなる
第二の層３が接合される。第二の層３は例えば高ドープ
されたポリシリコンから 300ｎｍの厚さにＣＶＤ蒸着に
より作られる。第二の層３の上には Si3N4からなる第三
の層が接合される。第三の層４はＣＶＤ蒸着により 100
ｎｍの厚さに作られる。
SiO2 からなる第一の層２が接合される（図１参照）。
第一の層２は例えばＣＶＤ蒸着により例えば１μｍの厚
さに作られる。第一の層２の上には導電性材料からなる
第二の層３が接合される。第二の層３は例えば高ドープ
されたポリシリコンから 300ｎｍの厚さにＣＶＤ蒸着に
より作られる。第二の層３の上には Si3N4からなる第三
の層が接合される。第三の層４はＣＶＤ蒸着により 100
ｎｍの厚さに作られる。
【００１７】ホトレジストマスク（図示せず）を使用し
て第三の層４及び第二の層３は異方性エッチングプロセ
スで構造化される。その場合、基板１の表面に対して平
行で正方形をした開口５が作られる（図２参照）。例え
ばフッ酸（HF）を用いる等方性エッチングプロセスで第
一の層２は第二の層３、第三の層４及び基板１の表面に
対して選択的にエッチングされる。これにより開口５は
垂直方向に基板１の表面まで拡大される（図３参照）。
同時に第二の層３の縁部の下に第一の層２のアンダーエ
ッチング６が形成され、開口５の基板１の表面における
断面は第二の層３及び第三の層４の部分の開口より横方
向に広がる。
て第三の層４及び第二の層３は異方性エッチングプロセ
スで構造化される。その場合、基板１の表面に対して平
行で正方形をした開口５が作られる（図２参照）。例え
ばフッ酸（HF）を用いる等方性エッチングプロセスで第
一の層２は第二の層３、第三の層４及び基板１の表面に
対して選択的にエッチングされる。これにより開口５は
垂直方向に基板１の表面まで拡大される（図３参照）。
同時に第二の層３の縁部の下に第一の層２のアンダーエ
ッチング６が形成され、開口５の基板１の表面における
断面は第二の層３及び第三の層４の部分の開口より横方
向に広がる。
【００１８】正方形の開口５は（１００）シリコンから
なる基板１の〔１１０〕方向に向いている。この開口５
は基板１の表面において約１乃至２μｍの側長を持って
いる。第二の層３及び第三の層４の部分ではの開口５は
例えば３００ｎｍの側長を持っている。
なる基板１の〔１１０〕方向に向いている。この開口５
は基板１の表面において約１乃至２μｍの側長を持って
いる。第二の層３及び第三の層４の部分ではの開口５は
例えば３００ｎｍの側長を持っている。
【００１９】ドープされたシリコンからの分子線エピタ
キシーにより続いて基板１の露出された表面には尖端電
極７が成長する。同時に第三の層４の表面にドープされ
たシリコン層８が堆積される。分子線エピタキシーはエ
ピタキシー中の基板温度が４００℃と７００℃の間でか
つ０．１オングストローム／ｓｅｃ及び５オングストロ
ーム／ｓｅｃの間の蒸着率で行われる。尖端電極７は物
理的な条件による自動的に秩序付けられた成長プロセス
に基づいてその側面が（１１１）面であるピラミッドと
して成長する（図４参照）。尖端電極７は例えば４００
ｎｍの高さを持っている。ドープされたシリコン層８は
無定形或いは多結晶に成長し、例えば４００ｎｍの厚さ
に蒸着される。ドープ材の濃度は１０19ｃｍ-3である。
キシーにより続いて基板１の露出された表面には尖端電
極７が成長する。同時に第三の層４の表面にドープされ
たシリコン層８が堆積される。分子線エピタキシーはエ
ピタキシー中の基板温度が４００℃と７００℃の間でか
つ０．１オングストローム／ｓｅｃ及び５オングストロ
ーム／ｓｅｃの間の蒸着率で行われる。尖端電極７は物
理的な条件による自動的に秩序付けられた成長プロセス
に基づいてその側面が（１１１）面であるピラミッドと
して成長する（図４参照）。尖端電極７は例えば４００
ｎｍの高さを持っている。ドープされたシリコン層８は
無定形或いは多結晶に成長し、例えば４００ｎｍの厚さ
に蒸着される。ドープ材の濃度は１０19ｃｍ-3である。
【００２０】ドープされたシリコン層８及び尖端電極７
の導電性を改善するために、続いてセルフアライニング
により導電層９が蒸着される（図５参照）。この導電層
９は例えばタングステンを１００ｎｍの厚さに析出する
ことによって作られる。
の導電性を改善するために、続いてセルフアライニング
により導電層９が蒸着される（図５参照）。この導電層
９は例えばタングステンを１００ｎｍの厚さに析出する
ことによって作られる。
【００２１】
【発明の効果】図５に示された半導体構造は電界放出管
として使用される。この場合導電層９を備えた尖端電極
７はエミッタ、導電材よりなる第二の層３は格子、導電
層９を備えたドープされたシリコン層８は陽極となる。
この構造を作るためにはただ１回のマスク工程しか必要
としない。このデバイスにおいては格子面は第一の層
２、第二の層３及び第三の層４から構成されるマスクの
層厚及び層順を変えることにより自由に選択される。
として使用される。この場合導電層９を備えた尖端電極
７はエミッタ、導電材よりなる第二の層３は格子、導電
層９を備えたドープされたシリコン層８は陽極となる。
この構造を作るためにはただ１回のマスク工程しか必要
としない。このデバイスにおいては格子面は第一の層
２、第二の層３及び第三の層４から構成されるマスクの
層厚及び層順を変えることにより自由に選択される。
【図１】本発明方法の第一の工程を示す断面図。
【図２】本発明方法の第二の工程を示す断面図。
【図３】本発明方法の第三の工程を示す断面図。
【図４】本発明方法の第四の工程を示す断面図。
【図５】本発明方法により完成した半導体構造の断面
図。
図。
１ シリコン基板 ２ ＳｉＯ2 からなる第一の層 ３ 導電性材料からなる第二の層 ４ Ｓｉ3 Ｎ4 からなる第三の層 ５ 開口 ６ アンダーエッチング ７ 尖端電極 ８ ドープされたシリコン層 ９ 導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/41 (72)発明者 ヘルマン バウムゲルトナー ドイツ連邦共和国 80634 ミユンヘン ドンネルスベルガーシユトラーセ 41 (72)発明者 ロタール リツシユ ドイツ連邦共和国 85579 ノイビベルク テイツイアンシユトラーセ 27
Claims (7)
- 【請求項１】 単結晶シリコンからなる基板（１）上に
マスク（２、３、４）が形成され、このマスク（２、
３、４）に、基板（１）の表面を露出させかつ基板
（１）の表面における断面積がマスク（４）の表面にお
ける断面積を越えるマスク開口（５）が設けられ、ドー
プされたシリコンからの分子線エピタキシーによって基
板（１）の露出された表面上にドープされたシリコンか
らなる尖端電極（７）が形成されるとともにマスク表面
（４）の上にドープされたシリコン層（８）が析出され
ることを特徴とするドープされたシリコンからなる導電
性尖端電極の製造方法。 - 【請求項２】 ドープされたシリコン層（８）の表面及
び尖端電極（７）の上にそれぞれ金属層（９）が形成さ
れることを特徴とする請求項１記載の方法。 - 【請求項３】 基板（１）の上にマスクを形成するため
に第一の絶縁体からなる第一の層（２）が、その上に導
電性材料からなる第二の層（３）が、その上に第二の絶
縁体からなる第三の層（４）が形成され、マスク開口
（５）を形成するために第三の層（４）及び第二の層
（３）が異方性エッチングプロセスで構造化され、第一
の層（２）は異方性エッチングプロセスで第二の層
（３）及び第三の層（４）に対して選択的に、基板
（１）の表面が露出されかつ第二の層（３）の縁部の下
に第一の層（２）のアンダーエッチング（６）が生ずる
ように形成されることを特徴とする請求項１又は２記載
の方法。 - 【請求項４】 第一の層（２）に対してSiO2が、第二の
層（３）に対してドープされたポリシリコンが、第三の
層（４）に対して Si3N4が、導電層（９）に対してドー
プされたポリシリコン或いはタングステンがそれぞれ使
用されることを特徴とする請求項２又は３記載の方法。 - 【請求項５】 基板（１）が（１００）シリコンからな
り、マスク開口（５）が正方形で、〔１１０〕、〔１０
１〕、〔０１１〕方向に向いていることを特徴とする請
求項１乃至４の１つに記載の方法。 - 【請求項６】分子線エピタキシーが、エピタキシープロ
セス中の基板温度が４００℃と７００℃との間でかつ
０．１オングストローム／ｓｅｃと５オングストローム
／ｓｅｃとの間の蒸着率で行われることを特徴とする請
求項５記載の方法。 - 【請求項７】真空エレクトロニクスの電界放出陰極の製
造に使用されることを特徴とする請求項１乃至６の１つ
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4325708A DE4325708C1 (de) | 1993-07-30 | 1993-07-30 | Verfahren zur Herstellung einer elektrisch leitenden Spitze aus dotiertem Silizium mittels lokaler Molekularstrahlepitaxie und Anwendung des Verfahrens zur Herstellung von Bauelementen der Vakuumelektronik (Feldemissionskathoden) |
| DE4325708.9 | 1993-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766154A true JPH0766154A (ja) | 1995-03-10 |
Family
ID=6494141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6192793A Withdrawn JPH0766154A (ja) | 1993-07-30 | 1994-07-25 | ドープされたシリコンからなる導電性尖端電極の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5516404A (ja) |
| EP (1) | EP0637049A1 (ja) |
| JP (1) | JPH0766154A (ja) |
| DE (1) | DE4325708C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202349A (ja) * | 1993-12-14 | 1995-08-04 | Korea Electron Telecommun | Ｍｂｅ材結晶成長の分子線回折を利用した量子細線レーザーダイオードの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19502966A1 (de) * | 1995-01-31 | 1995-06-14 | Ignaz Prof Dr Eisele | Anwendung von elektrisch leitenden Spitzen als Feldemitter in einer Gasatmosphäre zur Herstellung von flachen Bildschirmen oder Gassensoren |
| JP2002083555A (ja) * | 2000-07-17 | 2002-03-22 | Hewlett Packard Co <Hp> | セルフアライメント型電子源デバイス |
| JP2009200255A (ja) * | 2008-02-21 | 2009-09-03 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3746908A (en) * | 1970-08-03 | 1973-07-17 | Gen Electric | Solid state light sensitive storage array |
| US5013682A (en) * | 1986-10-22 | 1991-05-07 | Texas Instruments Incorporated | Method for selective epitaxy using a WSI mask |
| US4906840A (en) * | 1988-01-27 | 1990-03-06 | The Board Of Trustees Of Leland Stanford Jr., University | Integrated scanning tunneling microscope |
| US5090932A (en) * | 1988-03-25 | 1992-02-25 | Thomson-Csf | Method for the fabrication of field emission type sources, and application thereof to the making of arrays of emitters |
| JPH01290598A (ja) * | 1988-05-17 | 1989-11-22 | Res Dev Corp Of Japan | 微細マルチプローブの製造方法 |
| FR2634059B1 (fr) * | 1988-07-08 | 1996-04-12 | Thomson Csf | Microcomposant electronique autoscelle sous vide, notamment diode, ou triode, et procede de fabrication correspondant |
| DE4041276C1 (ja) * | 1990-12-21 | 1992-02-27 | Siemens Ag, 8000 Muenchen, De | |
| JP3149030B2 (ja) * | 1991-06-13 | 2001-03-26 | 富士通株式会社 | 半導体量子箱装置及びその製造方法 |
| US5371431A (en) * | 1992-03-04 | 1994-12-06 | Mcnc | Vertical microelectronic field emission devices including elongate vertical pillars having resistive bottom portions |
-
1993
- 1993-07-30 DE DE4325708A patent/DE4325708C1/de not_active Expired - Fee Related
-
1994
- 1994-07-04 EP EP94110377A patent/EP0637049A1/de not_active Withdrawn
- 1994-07-15 US US08/275,382 patent/US5516404A/en not_active Expired - Fee Related
- 1994-07-25 JP JP6192793A patent/JPH0766154A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202349A (ja) * | 1993-12-14 | 1995-08-04 | Korea Electron Telecommun | Ｍｂｅ材結晶成長の分子線回折を利用した量子細線レーザーダイオードの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0637049A1 (de) | 1995-02-01 |
| US5516404A (en) | 1996-05-14 |
| DE4325708C1 (de) | 1994-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
| US5057047A (en) | Low capacitance field emitter array and method of manufacture therefor | |
| US3970887A (en) | Micro-structure field emission electron source | |
| US6201342B1 (en) | Automatically sharp field emission cathodes | |
| US5150192A (en) | Field emitter array | |
| EP0073509B1 (en) | Semiconductor integrated circuit device | |
| US5793155A (en) | Microelectronic vacuum triode structure and method of fabrication | |
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| US5073812A (en) | Heterojunction bipolar transistor | |
| EP0633594B1 (en) | Field-emission element having a cathode with a small radius and method for fabricating the element | |
| EP0020929A1 (en) | Improvements relating to field effect transistors | |
| JPH07192616A (ja) | シリコンフィールドエミッタアレイの製造方法 | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JPH0766154A (ja) | ドープされたシリコンからなる導電性尖端電極の製造方法 | |
| JPH0553299B2 (ja) | ||
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
| US6369505B2 (en) | Baseplate and a method for manufacturing a baseplate for a field emission display | |
| JP2616981B2 (ja) | 半導体装置の製造方法 | |
| JPH0653488A (ja) | 半導体装置およびその製造方法 | |
| EP0379297A2 (en) | Electronic devices | |
| JPH05182583A (ja) | 電界放出型素子及びその製造方法 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| KR100189583B1 (ko) | 전계방출용 캐소드의 제조방법 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |