JP2009200255A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009200255A
JP2009200255A JP2008040414A JP2008040414A JP2009200255A JP 2009200255 A JP2009200255 A JP 2009200255A JP 2008040414 A JP2008040414 A JP 2008040414A JP 2008040414 A JP2008040414 A JP 2008040414A JP 2009200255 A JP2009200255 A JP 2009200255A
Authority
JP
Japan
Prior art keywords
plug
field effect
self
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008040414A
Other languages
English (en)
Inventor
Hitoshi Ikei
斉 伊計
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008040414A priority Critical patent/JP2009200255A/ja
Priority to US12/388,781 priority patent/US20090212370A1/en
Publication of JP2009200255A publication Critical patent/JP2009200255A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】メモリセルトランジスタのコンタクト抵抗を低減する。
【解決手段】半導体装置７０には、半導体基板１上に複数の絶縁ゲート型電界効果トランジスタが設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部には凹部形状のポリシリコンプラグ１１が設けられる。ポリシリコンプラグ１１上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
半導体素子の微細化、高集積度化の進展に伴い、コンタクト開口部の寸法が狭くなってきている。コンタクト開口部の設計では、下層の拡散層或いは下層配線層との位置合わせのバラツキを考慮すると寸法が大きくなるので、露光装置の位置合わせ性能（アライメント性能）に依存しない自己整合コンタクト（ＳＡＣ：Self−Aligned Contact）が半導体メモリやシステムＬＳＩなどに多用される（例えば、特許文献１参照。）。
特許文献１などに記載されるメモリセルトランジスタでは、テクノロジーノードが微細化するにつれてメモリセルトランジスタのコンタクト寸法も微細化されるので、コンタクト抵抗の値が増大し、且つコンタクト抵抗のバラツキ幅が増大するという問題点がある。
特開２００７−１１００８８号公報
本発明は、コンタクト抵抗を低減できる半導体装置及びその製造方法を提供する。
本発明の一態様の半導体装置は、半導体基板上に設けられた第１の絶縁ゲート型電界効果トランジスタと、前記半導体基板上に設けられ、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートに隣接配置される第２の絶縁ゲート型電界効果トランジスタと、前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲート間の前記半導体基板の表面に設けられ、前記第１及び第２の絶縁ゲート型電界効果トランジスタのソース或いはドレインとなる前記半導体基板とは逆導電型の半導体層と、側面が絶縁膜により前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部に形成された凹型形状のポリシリコンプラグと、前記ポリシリコンプラグ上に設けられたバリアメタル膜と、前記バリアメタル膜上に設けられ、前記自己整合コンタクト開口部に埋設された金属プラグとを有するコンタクトプラグとを具備することを特徴とする。
更に、本発明の他態様の半導体装置の製造方法は、ゲートの側面に側壁絶縁膜が設けられ、ゲート上、前記側壁絶縁膜の側面、及びソース或いはドレイン上に絶縁膜が設けられ、前記絶縁膜上に層間絶縁膜が設けられた絶縁ゲート型電界効果トランジスタのゲートの間に自己整合コンタクト開口部を形成する工程と、前記自己整合コンタクト開口部の底部及び側面と、前記層間絶縁膜上とにポリシリコン膜を形成する工程と、前記ポリシリコン膜を全面エッチバックして、前記層間絶縁膜上の前記ポリシリコン膜と前記自己整合コンタクト開口部の上部側面の前記ポリシリコン膜とをエッチングし、前記自己整合コンタクト開口部の底部に凹部形状のポリシリコン膜を残置してポリシリコンプラグとする工程と、前記ポリシリコンプラグ上にバリアメタル膜を形成し、前記自己整合コンタクト開口部を覆うように前記バリアメタル膜上に金属プラグを埋設する工程とを具備することを特徴とする。
本発明によれば、コンタクト抵抗を低減できる半導体装置及びその製造方法を提供することができる。
以下本発明の実施例について図面を参照しながら説明する。
まず、本発明の実施例１に係る半導体装置及びその製造方法について、図面を参照して説明する。図１は半導体装置を示す断面図である。本実施例では、メモリセルトランジスタの自己整合コンタクト開口部の底部に設けられるポリシリコンプラグを凹型形状にしている。
図１に示すように、半導体装置７０には、半導体基板１上に複数のメモリセルトランジスタが設けられる。半導体装置７０は、複数のメモリセルトランジスタと図示しない周辺回路及び入出力回路が設けられるＤＲＡＭ（Dynamic Random Access Memory）である。周辺回路及び入出力回路を構成するトランジスタにはＭＩＳトランジスタが用いられ、メモリセルトランジスタには、Ｎｃｈ ＭＩＳトランジスタが用いられる。なお、ＭＩＳトランジスタの代わりにＭＯＳトランジスタを使用してもよい。
ＭＩＳトランジスタは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）とも呼称される。ＭＯＳトランジスタは、ＭＩＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼称される。ＭＩＳトランジスタ及びＭＯＳトランジスタは、絶縁ゲート型電界効果トランジスタとも呼称される。
半導体装置７０では、P型シリコンである半導体基板１上にゲート絶縁膜３、ゲート電極膜４、金属シリサイド膜５、絶縁膜６が積層形成される。ゲート絶縁膜３、ゲート電極膜４、及び金属シリサイド膜５は、メモリセルトランジスタのゲートを構成する。P型シリコンである半導体基板１の第１主面（表面）に埋設されたシャロートレンチアイソレーション（ＳＴＩ）２上にゲート絶縁膜３、ゲート電極膜４、金属シリサイド膜５、絶縁膜６が積層形成され、ゲート電極膜４及び金属シリサイド膜５が配線として使用される。
ゲート絶縁膜３との間、及びゲート絶縁膜３とシャロートレンチアイソレーション（ＳＴＩ）２との間の半導体基板１の表面に、半導体基板１とは逆導電型のｎ型半導体層であるｎ型拡散層７が設けられる。積層形成されるゲート電極膜４、金属シリサイド膜５、及び絶縁膜６の側面には側壁絶縁膜８が設けられる。ｎ型拡散層７、シャロートレンチアイソレーション（ＳＴＩ）２、及び絶縁膜６上と、側壁絶縁膜８の側面とには絶縁膜９が形成される。絶縁膜９上には層間絶縁膜１０が設けられる。
メモリセルトランジスタのゲートの間には、絶縁膜６、側壁絶縁膜８、及び絶縁膜９の上部がエッチングされ、ｎ型拡散層７上の絶縁膜９がエッチング除去され、上部が下部よりも広い漏斗状の自己整合コンタクト（ＳＡＣ：Self−Aligned Contact）開口部が形成される。ここで言う自己整合コンタクトとは、絶縁膜６、側壁絶縁膜８、及び絶縁膜９をマスクにしてセルファラインで形成されたコンタクトである。
自己整合コンタクト開口部には、ポリシリコンプラグ１１、バリアメタル膜１２、及び金属プラグ１３から構成されるコンタクトプラグが埋設される。ポリシリコンプラグ１１は、ｎ型不純物がドープされ、ｎ型拡散層７上及び絶縁膜９の側面に設けられ、凹部形状を有する。バリアメタル膜１２は、ポリシリコンプラグ１１上及び自己整合コンタクト開口部の側面に設けられる。金属プラグ１３は、バリアメタル膜１２上に自己整合コンタクト開口部を覆うように埋設される。コンタクトプラグ上には、ビット線に接続される金属配線１５が設けられ、金属配線１５の下部にはバリアメタル膜１４が設けられる。
ここで、メモリセルはメモリセルトランジスタとキャパシタから構成される。キャパシタは、図示していないがメモリセルトランジスタの自己整合コンタクト開口部が設けられていない側のｎ型拡散層７に接続される。このキャパシタは、半導体基板１表面のトレンチ部、或いは半導体基板１上に形成される。
次に、メモリセルトランジスタのコンタクト特性について、図２を参照して説明する。図２はメモリセルトランジスタのコンタクト抵抗とテクノロジーノードの関係を示す図、図中実線（ａ）は本実施例の特性を示し、図中破線（ｂ）は比較例の特性を示す。ここで、比較例とは、メモリセルトランジスタの自己整合コンタクト開口部の底部に設けられるポリシリコンプラグの形状が平坦な場合をいう。
図２に示すように、図中破線（ｂ）の比較例では、自己整合コンタクト開口部のポリシリコンプラグが平坦（２次元）な形状なので、ポリシリコンプラグとバリアメタル膜及び金属プラグの接触面積が比較的小さい。このため、テクノロジーノードが微細化されるとメモリセルトランジスタのコンタクト抵抗の値及びバラツキが急激に増大する。
例えば、テクノロジーノードが１１０ｎｍの場合、コンタクト抵抗の平均値が略３ｋΩで、バラツキ幅が比較的小さい。これに対して、テクノロジーノードが９０ｎｍの場合、コンタクト抵抗の平均値が略８ｋΩと増大し、最大値が１５ｋΩ、最小値が４ｋΩとバラツキ幅が増大する。ここでは、図示していないが、テクノロジーノードが９０ｎｍよりも微細化された場合、コンタクト抵抗の平均値及びバラツキ幅が急激に増大する。
一方、図中実線（ａ）の本実施例では、自己整合コンタクト開口部のポリシリコンプラグ１１が凹部形状（３次元形状）なので、ポリシリコンプラグ１１とバリアメタル膜１２及び金属プラグ１３の接触面積が比較例よりも増大する。このため、テクノロジーノードが微細化されてもメモリセルトランジスタのコンタクト抵抗の値及びバラツキ幅の増加を抑制することができる。
例えば、テクノロジーノードが１１０ｎｍの場合、コンタクト抵抗の平均値が略２．５ｋΩで、バラツキ幅が比較的小さい。これに対して、テクノロジーノードが９０ｎｍの場合、コンタクト抵抗の平均値が略４．６ｋΩ、最大値が９ｋΩ、最小値が３ｋΩとなる。このため、比較例よりもコンタクト抵抗の平均値及びバラツキ幅の増加を抑制することができる。ここでは、図示していないが、テクノロジーノードが９０ｎｍよりも微細化された場合、コンタクト抵抗の平均値及びバラツキ幅の増加を比較例よりもが大幅に抑制することができる。
次に、半導体装置の製造方法について、図３乃至図６を参照して説明する。図３乃至６は半導体装置の製造工程を示す断面図である。
図３に示すように、まず、Ｐ型シリコンである半導体基板１の表面に、シャロートレンチアイソレーション（ＳＴＩ）２を埋設する。半導体基板１及びシャロートレンチアイソレーション（ＳＴＩ）２上に、ゲート絶縁膜３、ゲート電極膜４、金属シリサイド膜５、及び絶縁膜６を積層形成する。積層形成されるゲート絶縁膜３、ゲート電極膜４、金属シリサイド膜５、及び絶縁膜６の側面に選択的に側壁絶縁膜８を形成する。ゲート絶縁膜３との間、及びゲート絶縁膜３とシャロートレンチアイソレーション（ＳＴＩ）２の間の半導体基板１の表面にｎ型拡散層７を形成する。ｎ型拡散層７、絶縁膜６、及びシャロートレンチアイソレーション（ＳＴＩ）２上と、側壁絶縁膜８の側面に絶縁膜９を形成し、絶縁膜９上に上部が平坦な形状になるように層間絶縁膜１０を形成する。
ここで、絶縁膜６はゲート加工用のマスク材として用いられる。絶縁膜６、側壁絶縁膜８、及び絶縁膜９には、例えばシリコン窒化（ＳｉＮ）膜を用いている。層間絶縁膜１０には、ＴＥＯＳ膜を用いているが、代わりにＰ−ＳｉＯＣ膜などを用いてもよい。
層間絶縁膜１０を形成後、周知のリソグラフィー法を用いて、自己整合コンタクト開口部形成用のレジスト膜２１を形成する。ここで、レジスト膜２１のコンタクト開口部Ｗｃの寸法は、メモリセルトランジスタのゲート間隔Ｗｇｇよりも広く、且つレジスト膜２の端部は、メモリセルトランジスタのゲート端よりもゲートの内部側に設けられる。
次に、図４に示すように、レジスト膜２１をマスクとして、例えばＲＩＥ（Reactive Ion Etching）法により層間絶縁膜１０及び絶縁膜９をエッチングして自己整合コンタクト開口部を形成する。ここで、シリコン窒化（ＳｉＮ）膜である絶縁膜６、側壁絶縁膜８、及び絶縁膜９は、ＴＥＯＳ膜（シリコン酸化膜）である層間絶縁膜１０よりもエッチング速度が遅いので、メモリセルトランジスタのゲート側面に側壁絶縁膜８及び絶縁膜９が残置され、上部が下部よりも広い漏斗状の自己整合コンタクト開口部が形成される。レジスト膜２１を除去した後、ＲＩＥ後処理を行い、エッチング残渣やＲＩＥダメージを除去する。
続いて、図５に示すように、自己整合コンタクト開口部のｎ型拡散層７上の自然酸化膜（native oxide）を剥離後、例えばＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いてｎ型不純物がドープされたポリシリコン膜２２を堆積する。ここで、ポリシリコン膜２２の堆積前にｎ型拡散層７上に自然酸化膜が形成されないように高温ベーク処理などを行うのが好ましい。
そして、図６に示すように、ポリシリコン膜２２を、例えば全面エッチバックし、自己整合コンタクト開口部の下部に凹部形状のポリシリコン膜２２を残置してポリシリコンプラグ１１とする。
次に、バリアメタル膜１２及び金属プラグ１３を形成後、層間絶縁膜１０の表面が露出するまで、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いてバリアメタル膜１２及び金属プラグ１３を平坦研磨する。平坦研磨後、金属プラグ上にバリアメタル膜１２及び金属プラグ１３を覆うように、バリアメタル膜１４及び金属配線１５を形成する。
ここで、バリアメタル膜１２及び１４には、窒化タンタル（ＴａＮ）膜を用いているが、代わりに窒化チタン（ＴｉＮ）膜、窒化タングステン（ＷＮ）膜、タンタル（Ｔａ）、或いはニオブ（Ｎｂ）などを用いてもよい。金属プラグ１３には、タングステン（Ｗ）を用いているが、代わりにルテニウム（Ｒｕ）、白金（Ｐｔ）、或いはイリジウム（Ｉｒ）などを用いてもよい。
続いて、メモリセルトランジスタのゲート側面を覆うように層間絶縁膜８を形成する。ビット線に接続される金属配線１５を形成後、周知の技術を用いて層間絶縁膜や配線層形成などを行い、ＤＲＡＭとしての半導体記憶装置７０が完成する。
上述したように、本実施例の半導体装置及びその製造方法では、半導体基板１上にメモリセルトランジスタとしての絶縁ゲート型電界効果トランジスタが複数設けられる。絶縁ゲート型電界効果トランジスタの間の半導体基板１の表面には、絶縁ゲート型電界効果トランジスタのソース或いはドレインとなるｎ型拡散層７が設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部には凹部形状のポリシリコンプラグ１１が設けられる。ポリシリコンプラグ１１上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。
このため、ポリシリコンプラグ１１とバリアメタル１２及び金属プラグ１３の接触面積をポリシリコンプラグが平坦な場合に比べ、増大させることができるので半導体装置７０のメモリセルトランジスタのコンタクト抵抗の値及びバラツキ幅を低減することができる。
なお、本実施例では、ＤＲＡＭのメモリセルトランジスタのコンタクトプラグに適用しているが、ＮＯＲ型やＮＡＮＤ型フラッシュメモリ、ロジックデバイスなどのコンタクトプラグに適用することができる。また、メモリセルトランジスタの自己整合コンタクト開口部の底部に凹部形状のポリシリコンプラグ１１を形成しているが、代わりに凹部形状のアモルファスシリコンプラグを形成してもよい。
次に、本発明の実施例２に係る半導体装置及びその製造方法について、図面を参照して説明する。図７は半導体装置を示す断面図である。本実施例では、メモリセルトランジスタの自己整合コンタクト開口部の底部に選択的に角錐形状のシリコンプラグを設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図７に示すように、半導体装置７１には、半導体基板１上に複数のメモリセルトランジスタが設けられる。半導体装置７１は、複数のメモリセルトランジスタと図示しない周辺回路及び入出力回路が設けられるＤＲＡＭである。周辺回路及び入出力回路を構成するトランジスタにはＭＩＳトランジスタが用いられ、メモリセルトランジスタには、Ｎｃｈ ＭＩＳトランジスタが用いられる。
半導体装置７１では、面方位（１００）のＰ型シリコンである半導体基板１が使用され、メモリセルトランジスタのゲートの間には、絶縁膜６、側壁絶縁膜８、及び絶縁膜９の上部がエッチングされ、ｎ型拡散層７上の絶縁膜９がエッチング除去され、上部が下部よりも広い漏斗状の自己整合コンタクト開口部が形成される。
自己整合コンタクト開口部には、シリコンプラグ３１、バリアメタル膜１２、及び金属プラグ１３から構成されるコンタクトプラグが埋設される。ポリシリコンプラグ３１は、ｎ型不純物がドープされ、自己整合コンタクト開口部のｎ型拡散層７上に設けられ、角錐形状を有する。バリアメタル膜１２は、シリコンプラグ３１上及び自己整合コンタクト開口部の側面に設けられる。金属プラグ１３は、バリアメタル膜１２上に自己整合コンタクト開口部を覆うように埋設される。
次に、半導体装置の製造方法について、図８を参照して説明する。図８は半導体装置の製造工程を示す断面図である。ここで、自己整合コンタクト開口部の形成までは実施例１と同様なので、図示及び説明を省略する。
図８に示すように、自己整合コンタクト開口部を形成後、自己整合コンタクト開口部のｎ型拡散層７上の自然酸化膜を剥離後、例えばＬＰ−ＣＶＤ法を用いてｎ型不純物がドープされた選択エピタキシャル成長（ＳＥＧ：Selective Epitaxial Growth）を行う。選択エピタキシャル成長の条件は、ガス種としてジクロロシラン（ＳｉＨ２Ｃｌ２）、塩化水素（ＨＣｌ）、ドーピングガス、及び水素（Ｈ２）を用い、成長温度は６００〜１０００℃の範囲で、好ましくは略８００℃程度とし、選択エピタキシャル成長前にｎ型拡散層７上に自然酸化膜が形成されないように、例えば略１０００℃程度のプリベーク（Ｈ２添加）を行う。ここで、ジクロロシラン（ＳｉＨ２Ｃｌ２）は反応ガス、塩化水素（ＨＣｌ）は選択エピタキシャル成長促進ガス、水素（Ｈ２）はキャリアガス、ドーピングガスとして、例えばホスフィン（ＰＨ３）を用いている。
選択エピタキシャル成長では、絶縁膜上にはシリコンが成長されず、シリコン基板上のみエピタキシャル成長される。Ｐ型シリコンである半導体基板１の面方位が（１００）であるので、ファセット（成長面）が（１１１）面と成り、ｎ型拡散層７上に角錐形状のシリコンプラグ３１が形成される。
次に、シリコンプラグ３１上にバリアメタル膜１２及び金属プラグ１３を形成する。これ以降は実施例１と同様なので図示及び説明を省略する。
ここで、自己整合コンタクト開口部のシリコンプラグ３１が角錐形状（３次元形状）なので、シリコンプラグ３１とバリアメタル膜１２及び金属プラグ１３の接触面積が実施例１の比較例よりも略１．６倍増大する。このため、メモリセルトランジスタのコンタクト抵抗の値が実施例１の比較例よりも略（１／１．６）に低減される。
上述したように、本実施例の半導体装置及びその製造方法では、半導体基板１上にメモリセルトランジスタとしての絶縁ゲート型電界効果トランジスタが複数設けられる。絶縁ゲート型電界効果トランジスタの間の半導体基板１の表面には、絶縁ゲート型電界効果トランジスタのソース或いはドレインとなるｎ型拡散層７が設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部には角錐形状のシリコンプラグ３１が設けられる。シリコンプラグ３１上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。
このため、シリコンプラグ３１とバリアメタル１２及び金属プラグ１３の接触面積をシリコンプラグ或いはポリシリコンプラグが平坦な場合に比べ、増大させることができるので半導体装置７１のメモリセルトランジスタのコンタクト抵抗の値及びバラツキ幅を低減することができる。
なお、本実施例では、ジクロロシラン（ＳｉＨ２Ｃｌ２）及び塩化水素（ＨＣｌ）を用いてシリコン選択エピタキシャル成長を行っているが、テトラクロロシラン（ＳｉＣｌ４）やジシラン（Ｓｉ２Ｈ６）などを用いてシリコン選択エピタキシャル成長を行ってもよい。
次に、本発明の実施例３に係る半導体装置及びその製造方法について、図面を参照して説明する。図９は半導体装置を示す断面図である。本実施例では、メモリセルトランジスタの自己整合コンタクト開口部の底部にシリコンプラグを形成し、メモリセルトランジスタの自己整合コンタクト開口部の下部側面にシリコンプラグに接続されるポリシリコンプラグを設けている。
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図９に示すように、半導体装置７２には、半導体基板１上に複数のメモリセルトランジスタが設けられる。半導体装置７２は、複数のメモリセルトランジスタと図示しない周辺回路及び入出力回路が設けられるＤＲＡＭである。周辺回路及び入出力回路を構成するトランジスタにはＭＩＳトランジスタが用いられ、メモリセルトランジスタには、Ｎｃｈ ＭＩＳトランジスタが用いられる。
半導体装置７２では、メモリセルトランジスタのゲートの間には、絶縁膜６、側壁絶縁膜８、及び絶縁膜９の上部がエッチングされ、ｎ型拡散層７上の絶縁膜９がエッチング除去され、上部が下部よりも広い漏斗状の自己整合コンタクト開口部が形成される。
自己整合コンタクト開口部には、ポリシリコンプラグ１１ａ、シリコンプラグ３１ａ、バリアメタル膜１２、及び金属プラグ１３から構成されるコンタクトプラグが埋設される。ポリシリコンプラグ１１ａは、ｎ型不純物がドープされ、自己整合コンタクト開口部の下部側面に設けられる。シリコンプラグ３１ａは、ポリシリコンプラグ１１ａに接続され、ｎ型不純物がドープされ、自己整合コンタクト開口部の底部に設けられる。ポリシリコンプラグ１１ａ及びシリコンプラグ３１ａは、一つのプラグとして機能し、全体として凹部形状を有する。バリアメタル膜１２は、シリコンプラグ３１ａ及びポリシリコンプラグ１１ａ上に設けられる。金属プラグ１３は、バリアメタル膜１２上に自己整合コンタクト開口部を覆うように埋設される。
次に、半導体装置の製造方法について、図１０及び１１を参照して説明する。図１０及び１１は半導体装置の製造工程を示す断面図である。ここで、自己整合コンタクト開口部の形成までは実施例１と同様なので、図示及び説明を省略する。
図１０に示すように、自己整合コンタクト開口部を形成後、自己整合コンタクト開口部のｎ型拡散層７上の自然酸化膜を剥離後、例えばＬＰ−ＣＶＤ法を用いてｎ型不純物がドープされた多結晶シリコン膜を形成する。その後、全面エッチバックを行い、自己整合コンタクト開口部の底部及び層間絶縁膜１０上の多結晶シリコン膜をエッチング除去して側壁部分のみ多結晶シリコン膜を残置させてポリシリコンプラグ３１ａを形成する。
次に、図１１に示すように、エピタキシャル成長を行う。エピタキシャル成長の条件は、ガス種として、例えばジクロロシラン（ＳｉＨ２Ｃｌ２）、ドーピングガス、及び水素（Ｈ２）を用い、エピタキシャル成長前にｎ型拡散層７上に自然酸化膜が形成されないようにプリベーク（Ｈ２添加）を行う。エピタキシャル成長では、自己整合コンタクト開口部の底部にエピタキシャル膜が成長され、この部分がシリコンプラグ３１ａとなる。
続いて、ポリシリコンプラグ１１ａ及びシリコンプラグ３１ａ上にバリアメタル膜１２及び金属プラグ１３を形成する。これ以降は実施例１と同様なので図示及び説明を省略する。
ここで、自己整合コンタクト開口部には、ポリシリコンプラグ１１ａ及びシリコンプラグ３１ａから構成される凹部形状（３次元形状）のプラグが形成される。このため、プラグとバリアメタル１２及び金属プラグ１３の接触面積が増大し、メモリセルトランジスタのコンタクト抵抗の値及びバラツキ幅が実施例１の比較例よりも低減される。
上述したように、本実施例の半導体装置及びその製造方法では、半導体基板１上にメモリセルトランジスタとしての絶縁ゲート型電界効果トランジスタが複数設けられる。絶縁ゲート型電界効果トランジスタの間の半導体基板１の表面には、絶縁ゲート型電界効果トランジスタのソース或いはドレインとなるｎ型拡散層７が設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の下部側面には、ポリシリコンプラグ１１ａが設けられる。自己整合コンタクト開口部の底部には、ポリシリコンプラグ１１ａと接続するシリコンプラグ３１ａが設けられる。ポリシリコンプラグ１１ａ及びシリコンプラグ３１ａは、凹部形状のプラグを構成する。ポリシリコンプラグ１１ａ及びシリコンプラグ３１ａ上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。
このため、プラグとバリアメタル１２及び金属プラグ１３の接触面積をポリシリコンプラグが平坦な場合に比べ、増大させることができるので半導体装置７２のメモリセルトランジスタのコンタクト抵抗の値及びバラツキ幅を低減することができる。
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
例えば、実施例では、ＤＲＡＭやフラッシュメモリのコンタクトプラグに適用しているが、論理回路や順序回路を有するロジックデバイス、システムＬＳＩ、或いはＳｏＣ（System on a Chip）などに適用してもよい。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 半導体基板上に設けられた第１の絶縁ゲート型電界効果トランジスタと、前記半導体基板上に設けられ、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートに隣接配置される第２の絶縁ゲート型電界効果トランジスタと、前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲート間の前記半導体基板の表面に設けられ、前記第１及び第２の絶縁ゲート型電界効果トランジスタのソース或いはドレインとなる前記半導体基板とは逆導電型の半導体層と、側面が絶縁膜により前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部に形成された凹型形状のアモルファスシリコンプラグと、前記アモルファスシリコンプラグ上に設けられたバリアメタル膜と、前記バリアメタル膜上に設けられ、前記自己整合コンタクト開口部に埋設された金属プラグとを有するコンタクトプラグとを具備する半導体装置。
（付記２） ゲートの側面に側壁絶縁膜が設けられ、ゲート上、前記側壁絶縁膜の側面、及びソース或いはドレイン上に絶縁膜が設けられ、前記絶縁膜上に層間絶縁膜が設けられた絶縁ゲート型電界効果トランジスタのゲートの間に自己整合コンタクト開口部を形成する工程と、前記自己整合コンタクト開口部の底部に角錐形状のシリコンプラグを選択エピタキシャル成長する工程と、前記シリコンプラグ上にバリアメタル膜を形成し、前記自己整合コンタクト開口部を覆うように前記バリアメタル膜上に金属プラグを埋設する工程とを具備する半導体装置の製造方法。
（付記３） ゲートの側面に側壁絶縁膜が設けられ、ゲート上、前記側壁絶縁膜の側面、及びソース或いはドレイン上に絶縁膜が設けられ、前記絶縁膜上に層間絶縁膜が設けられた絶縁ゲート型電界効果トランジスタのゲートの間に自己整合コンタクト開口部を形成する工程と、前記自己整合コンタクト開口部及び前記前記層間絶縁膜上に多結晶シリコン膜を形成し、前記多結晶シリコン膜を全面エッチバックして前記自己整合コンタクト開口部の側壁部分に前記多結晶シリコン膜を残置する工程と、シリコンエピタキシャル成長により、前記自己整合コンタクト開口部の底部にシリコンエピタキシャル膜を形成し、前記自己整合コンタクト開口部の側壁分に形成された前記ポリシリコン膜をポリシリコンプラグとし、前記自己整合コンタクト開口部の底部に前記シリコンエピタキシャル膜を残置して前記ポリシリコンプラグに接続されるシリコンプラグとする工程と、前記シリコンプラグ上及び前記ポリシリコンプラグの側面にバリアメタル膜を形成し、前記自己整合コンタクト開口部を覆うように前記バリアメタル膜上に金属プラグを埋設する工程とを具備する半導体装置の製造方法。
（付記４） ゲートの側面に側壁絶縁膜が設けられ、ゲート上、前記側壁絶縁膜の側面、及びソース或いはドレイン上に絶縁膜が設けられ、前記絶縁膜上に層間絶縁膜が設けられた絶縁ゲート型電界効果トランジスタのゲートの間に自己整合コンタクト開口部を形成する工程と、前記自己整合コンタクト開口部の底部及び側面と、前記層間絶縁膜上とにアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜を全面エッチバックして、前記層間絶縁膜上のアモルファスシリコン膜と前記自己整合コンタクト開口部の上部側面のアモルファスシリコン膜とをエッチングし、前記自己整合コンタクト開口部の底部に凹部形状のアモルファスシリコン膜を残置してアモルファスシリコンプラグとする工程と、前記アモルファスシリコンプラグ上にバリアメタル膜を形成し、前記自己整合コンタクト開口部を覆うように前記バリアメタル膜上に金属プラグを埋設する工程とを具備する半導体装置の製造方法。
本発明の実施例１に係る半導体装置を示す断面図。 本発明の実施例１に係るメモリセルトランジスタのコンタクト抵抗とテクノロジーノードの関係を示す図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例１に係る半導体装置の製造工程を示す断面図。 本発明の実施例２に係る半導体装置を示す断面図。 本発明の実施例２に係る半導体装置の製造工程を示す断面図。 本発明の実施例３に係る半導体装置を示す断面図。 本発明の実施例３に係る半導体装置の製造工程を示す断面図。 本発明の実施例３に係る半導体装置の製造工程を示す断面図。
符号の説明
１ 半導体基板
２ シャロートレンチアイソレーション（ＳＴＩ）
３ ゲート絶縁膜
４ 金属シリサイド膜
５ ゲート電極膜
６、９ 絶縁膜
７ ｎ型拡散層
８ 側壁絶縁膜
１０ 層間絶縁膜
１１、１１ａ ポリシリコンプラグ
１２、１４ バリアメタル膜
１３ 金属プラグ
１５ 金属配線
２１ レジスト膜
２２ ポリシリコン膜
３１、３１ａ シリコンプラグ
７０、７１、７２ 半導体装置
Ｗｃ コンタクト開口幅
Ｗｇｇ ゲート間隔

Claims (5)

  1. 半導体基板上に設けられた第１の絶縁ゲート型電界効果トランジスタと、
    前記半導体基板上に設けられ、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートに隣接配置される第２の絶縁ゲート型電界効果トランジスタと、
    前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲート間の前記半導体基板の表面に設けられ、前記第１及び第２の絶縁ゲート型電界効果トランジスタのソース或いはドレインとなる前記半導体基板とは逆導電型の半導体層と、
    側面が絶縁膜により前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部に形成された凹型形状のポリシリコンプラグと、前記ポリシリコンプラグ上に設けられたバリアメタル膜と、前記バリアメタル膜上に設けられ、前記自己整合コンタクト開口部に埋設された金属プラグとを有するコンタクトプラグと、
    を具備することを特徴とする半導体装置。
  2. 半導体基板上に設けられた第１の絶縁ゲート型電界効果トランジスタと、
    前記半導体基板上に設けられ、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートに隣接配置される第２の絶縁ゲート型電界効果トランジスタと、
    前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲート間の前記半導体基板の表面に設けられ、前記第１及び第２の絶縁ゲート型電界効果トランジスタのソース或いはドレインとなる前記半導体基板とは逆導電型の半導体層と、
    側面が絶縁膜により前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部に形成された角錐形状のシリコンプラグと、前記シリコンプラグ上に設けられたバリアメタル膜と、前記バリアメタル膜上に設けられ、前記自己整合コンタクト開口部に埋設された金属プラグとを有するコンタクトプラグと、
    を具備することを特徴とする半導体装置。
  3. 半導体基板上に設けられた第１の絶縁ゲート型電界効果トランジスタと、
    前記半導体基板上に設けられ、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートに隣接配置される第２の絶縁ゲート型電界効果トランジスタと、
    前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲート間の前記半導体基板の表面に設けられ、前記第１及び第２の絶縁ゲート型電界効果トランジスタのソース或いはドレインとなる前記半導体基板とは逆導電型の半導体層と、
    側面が絶縁膜により前記第１及び第２の絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部に形成されたシリコンプラグ及び前記自己整合コンタクト開口部の下部側面に形成されたポリシリコンプラグから構成される凹型形状のプラグと、前記プラグ上に設けられたバリアメタル膜と、前記バリアメタル膜上に設けられ、前記自己整合コンタクト開口部に埋設された金属プラグとを有するコンタクトプラグと、
    を具備することを特徴とする半導体装置。
  4. 前記絶縁ゲート型電界効果トランジスタは、Ｎｃｈ ＭＯＳＦＥＴ或いはＮｃｈ ＭＩＳＦＥＴであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. ゲートの側面に側壁絶縁膜が設けられ、ゲート上、前記側壁絶縁膜の側面、及びソース或いはドレイン上に絶縁膜が設けられ、前記絶縁膜上に層間絶縁膜が設けられた絶縁ゲート型電界効果トランジスタのゲートの間に自己整合コンタクト開口部を形成する工程と、
    前記自己整合コンタクト開口部の底部及び側面と、前記層間絶縁膜上とにポリシリコン膜を形成する工程と、
    前記ポリシリコン膜を全面エッチバックして、前記層間絶縁膜上の前記ポリシリコン膜と前記自己整合コンタクト開口部の上部側面の前記ポリシリコン膜とをエッチングし、前記自己整合コンタクト開口部の底部に凹部形状のポリシリコン膜を残置してポリシリコンプラグとする工程と、
    前記ポリシリコンプラグ上にバリアメタル膜を形成し、前記自己整合コンタクト開口部を覆うように前記バリアメタル膜上に金属プラグを埋設する工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2008040414A 2008-02-21 2008-02-21 半導体装置及びその製造方法 Pending JP2009200255A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008040414A JP2009200255A (ja) 2008-02-21 2008-02-21 半導体装置及びその製造方法
US12/388,781 US20090212370A1 (en) 2008-02-21 2009-02-19 Semiconductor device having insulated gate field effect transistors and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040414A JP2009200255A (ja) 2008-02-21 2008-02-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009200255A true JP2009200255A (ja) 2009-09-03

Family

ID=40997470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040414A Pending JP2009200255A (ja) 2008-02-21 2008-02-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20090212370A1 (ja)
JP (1) JP2009200255A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147686B2 (en) 2010-10-21 2015-09-29 Ps4 Luxco S.A.R.L. Method for forming semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102199851B1 (ko) 2014-10-21 2021-01-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102388352B1 (ko) * 2016-02-02 2022-04-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10475707B2 (en) 2016-02-02 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN110299360B (zh) * 2018-03-22 2022-04-26 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
DE4325708C1 (de) * 1993-07-30 1994-06-16 Siemens Ag Verfahren zur Herstellung einer elektrisch leitenden Spitze aus dotiertem Silizium mittels lokaler Molekularstrahlepitaxie und Anwendung des Verfahrens zur Herstellung von Bauelementen der Vakuumelektronik (Feldemissionskathoden)
JPH09283440A (ja) * 1996-04-12 1997-10-31 Toshiba Corp 選択エピタキシャル膜の形成方法
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
US6087253A (en) * 1998-03-03 2000-07-11 Vanguard International Semiconductor Corporation Method of forming landing plugs for PMOS and NMOS
US5893734A (en) * 1998-09-14 1999-04-13 Vanguard International Semiconductor Corporation Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts
US6159839A (en) * 1999-02-11 2000-12-12 Vanguard International Semiconductor Corporation Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections
KR20010061029A (ko) * 1999-12-28 2001-07-07 박종섭 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터형성방법
US7176109B2 (en) * 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
KR100431295B1 (ko) * 2001-10-12 2004-05-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
JP2004119644A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
KR100603588B1 (ko) * 2004-06-09 2006-07-24 주식회사 하이닉스반도체 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법
KR100626383B1 (ko) * 2004-08-16 2006-09-20 삼성전자주식회사 부분적으로 높여진 소오스/드레인을 가지는 트랜지스터 및그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147686B2 (en) 2010-10-21 2015-09-29 Ps4 Luxco S.A.R.L. Method for forming semiconductor device

Also Published As

Publication number Publication date
US20090212370A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
US20220415905A1 (en) Semiconductor devices and methods of manufacturing the same
US10410871B2 (en) Semiconductor devices and methods of manufacturing the same
US9905646B2 (en) V-shaped epitaxially formed semiconductor layer
US9865594B2 (en) Semiconductor devices
US9754880B2 (en) Semiconductor devices including a contact structure and methods of manufacturing the same
CN106057867B (zh) 半导体器件
US20150221654A1 (en) Semiconductor devices and methods of manufacturing the same
US9583592B2 (en) Methods of manufacturing semiconductor devices
US20070284647A1 (en) Semiconductor device and method of fabricating the same
US20110073940A1 (en) Semiconductor device with one-side-contact and method for fabricating the same
US10043806B2 (en) Semiconductor devices and methods of manufacturing the same
US9793291B2 (en) Method of manufacturing a semiconductor device
JP2009105195A (ja) 半導体装置の構造および製造方法
US9508820B2 (en) Semiconductor devices and methods of manufacturing the same
CN103515437A (zh) 用于场效应晶体管的结构和方法
US9812450B2 (en) Semiconductor devices and methods of manufacturing the same
US20150364574A1 (en) Semiconductor devices and methods of manufacturing the same
US8563383B2 (en) Method of manufacturing a semiconductor device
US20150162201A1 (en) Semiconductor devices and methods of manufacturing the same
US8669152B2 (en) Methods of manufacturing semiconductor devices
US8691693B2 (en) Methods of manufacturing semiconductor device
JP2009200255A (ja) 半導体装置及びその製造方法
US7338867B2 (en) Semiconductor device having contact pads and method for manufacturing the same
US20070202649A1 (en) Semiconductor device and method of manufacturing the same
TWI415248B (zh) 非揮發性記憶體及其製造方法