JPH08306134A - ２値化信号補正回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ＤＣフリーの特徴を持っている情報
再生の際に、２値化信号のＤＣフリーを満たすように補
正できる２値化信号補正回路を提供する。 【構成】光学的記録媒体から読み取られるアナログ読み
取り信号のエッジ検出より得られるエッジ検出信号によ
り２値化信号を生成し、該２値化信号の「１」期間と
「０」期間の差をアップダウンカウンタ１１７より求
め、ここで求められた２値化信号の「１」期間と「０」
期間の差と、出力位置変更閾値Ｄとのコンパレータ１１
９（１１８）での比較結果が出力位置変更閾値Ｄを越え
た場合に、該コンパレータ１１９（１１８）からの出力
される閾値超過信号により立ち下がりまたは立ち上がり
エッジ検出信号の出力位置をアップダウンカウンタ１２
２の出力により変更して、立ち下がり及び立ち上がりエ
ッジ検出信号の出力位置を補正した２値化信号を生成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光カードなどの光学的
情報記録媒体に記録されている情報を再生する光学的情
報再生装置に関するものである。

【０００２】

【従来の技術】最近、情報関連技術の発達は目覚ましい
ものがあり、これにともない大容量に情報を記録する手
段が種々考えられており、その一手段として光学的に情
報を記録再生する装置が注目されている。

【０００３】そして、このような装置には、記録媒体と
して光学的情報記録媒体、例えば、光カードが使用さ
れ、この光カードに対して情報の記録・再生を行う光カ
ード記録再生装置が実用化されている。

【０００４】ここで、光カードは、情報記録層を有して
いて、この情報記録層に対してレンズで集光されたレー
ザ光を照射することで、記録層にピットの形成または熱
変形、あるいは相変化を生じさせ、その反射率を変化さ
せることでデータを書き込むようにしている。

【０００５】このような光カードの記録容量は、従来か
ら用いられている磁気カードに比べて数千倍ないし数万
倍の記録容量を有し、その記録容量が数Ｍバイトと極め
て大きなことから、周知の光ディスクと同様にデータの
書き換えはできないが、銀行の預金通帳や携帯用の地図
あるいは買い物などで用いるプリペイドカードなどとし
て広い応用範囲が考えられている。また、データの書き
換えができないという特徴を利用して、個人の健康管理
カードなどデータの改竄を許さないアプリケーションへ
の応用も考えられている。

【０００６】ところで、このような光学的記録媒体に記
録された情報の記録方式としてはマーク長方式とマーク
間方式がある。ここで、マーク長方式で記録されている
光記録媒体に対しては、記録媒体上に記録されているマ
ーク（ピット）の両端を読み取って信号検出を行い、マ
ーク間方式で記録されている光記録媒体に対しては、記
録媒体上に記録されているマーク（ピット）の位置を読
み取って信号検出を行うようにしている。また、マーク
長方式に用いられる情報の変調方式としては８−１０変
調などがあげられ、マーク間方式に用いられる情報の変
調方式としては（２、７）変調などがあげられる。

【０００７】ここで、マーク長方式では、ピックアップ
から読み取られる信号からデジタルデータの「１」及び
「０」に対応する信号を良好なＳ／Ｎで検出するための
２値化生成方式として、例えば、図４に示すように構成
したものが知られている。つまり、かかる２値化生成方
式では、アナログ回路３１からのスライスレベル信号を
閾値として、アナログ読み取り信号と比較回路３２で比
較し、この比較結果を２値化信号として出力するととも
に、次の閾値を形成するように積分回路３３を介してア
ナログ回路３１に、この比較結果をフィードバックして
２値化信号を生成している。

【０００８】一方、マーク間方式では、アナログ読み取
り信号を微分回路により微分し、この微分信号に閾値と
なるスライスレベルを固定値として与えることによりア
ナログ読み取りの立ち下がり及び立ち上がりのエッジを
検出し、２値化信号を生成している。

【０００９】

【発明が解決しようとする課題】ところが、このような
２値化信号生成において、記録されている情報の記録方
式が、ＤＣフリーであるという特徴を持っている場合、
再生時の２値化の際にＤＣフリーが満たされなくなると
いう問題点が発生することがあった。

【００１０】このような問題が発生するのは、主に以下
の原因が考えられる。まず、記録媒体上への情報の書込
み時に、光ビームの強度が適性でなかったり、書き込み
位置がずれてしまっているなど、書き込まれる情報自体
がＤＣフリーを満たしていない場合、また、書き込まれ
ている情報はＤＣフリーを満たしているが、読み取りの
際に読み取りミスをしてＤＣフリーが満たされなくなる
場合である。

【００１１】本発明は、上記事情に鑑みてなされたもの
で、ＤＣフリーであるという特徴を持っている情報を再
生する際に、検出される２値化信号のＤＣフリーを満た
すように補正することができる２値化信号補正回路を提
供することを目的とする。

【００１２】

【課題を解決するための手段】請求項１記載の発明は、
ＤＣフリー性を有した情報が記録されている光学的情報
記録媒体から読み取られたアナログ読み取り信号から生
成した２値化信号の「１」（ハイレベル）の期間と
「０」（ロウレベル）の期間の期間差を求める計測手段
と、前記計測手段の計測結果である期間差に基づき前記
情報のＤＣフリーを満たすように前記「１」の期間と
「０」の期間の補正を行う補正手段とにより構成してい
る。

【００１３】また、請求項２記載の発明では、請求項１
記載において、前記計測手段により求められた期間差と
所定の補正閾値とを比較する比較手段をさらに有し、前
記比較手段の比較の結果、前記期間差が前記補正閾値を
越えた場合のみ前記補正手段が前記情報のＤＣフリーを
満たすように前記「１」の期間と「０」の期間の補正を
行うようにしている。

【００１４】また、請求項３記載の発明では、請求項１
または２記載において、システムクロックをカウントす
るクロックカウント手段をさらに有し、前記クロックカ
ウント手段によるカウント値が任意の設定期間に達する
毎に前記計測手段をリセットするようにしている。

【００１５】

【作用】この結果、請求項１または２記載の発明によれ
ば、ＤＣフリーであるという特徴を持っている２値化信
号の「１」期間と「０」期間がほぼ等しくなってＤＣフ
リーを満たすことができる。また、請求項３記載の発明
によれば、補正の必要のない程度の僅かなずれを無理に
補正してしまうことを防止できる。

【００１６】

【実施例】以下、本発明の実施例を図面に従い説明す
る。 （第１実施例）図１は本発明が適用される２値化信号補
正回路の概略構成を示している。

【００１７】この場合、図１は、マーク長方式の場合
で、立ち上がりエッジ検出信号により２値化信号を
「０」、立ち下がりエッジ検出信号により２値化信号を
「１」にしている。

【００１８】図において、１０２はＪＫ−ＦＦで、この
ＪＫ−ＦＦ１０２は、Ｊ入力に図示していないアナログ
読み取り信号のエッジ検出回路より立ち下がりエッジ検
出信号Ａが入力されるとＱ出力を「１」にするようにな
っている。そして、このＱ出力「１」をアップカウンタ
１０４に供給する。

【００１９】アップカウンタ１０４では、ＪＫ−ＦＦ１
０２のＱ出力が「１」の間はシステムクロックＣＬでカ
ウントアップを行い、ＡＮＤゲート１１４の出力が
「１」になってＪＫ−ＦＦ１０２のＫ入力に供給され、
Ｑ出力が「０」になるまでそのカウントアップを続ける
ようにしている。

【００２０】同様にして、１０１はＪＫ−ＦＦで、この
ＪＫ−ＦＦ１０１も、Ｊ入力に図示していないアナログ
読み取り信号のエッジ検出回路より立ち上がりエッジ検
出信号Ｂが入力されるとＱ出力を「１」するようになっ
ている。そして、このＱ出力「１」をアップカウンタ１
０３に供給する。

【００２１】アップカウンタ１０３でも、ＪＫ−ＦＦ１
０１のＱ出力が「１」の間はシステムクロックＣＬでカ
ウントアップを行い、ＡＮＤゲート１１３の出力が
「１」になってＪＫ−ＦＦ１０１のＫ入力に供給され、
Ｑ出力が「０」になるまでそのカウントアップを続ける
ようにしている。

【００２２】また、アップカウンタ１０４の出力は、コ
ンパレータ１０８に供給され、外部から与えられる出力
位置変更単位Ｃとの比較を行い、ここでのカウント値と
出力位置変更単位Ｃが一致すると、コンパレータ１０８
より一致信号を出力し、ダウンカウンタ１１０に供給
し、さらに、ＯＲゲート１０６を通してアップカウンタ
１０４にリセット信号として供給するようにしている。

【００２３】同様にして、アップカウンタ１０３の出力
は、コンパレータ１０７に供給され、外部から出力位置
変更単位Ｃとの比較を行い、ここでのカウント値と出力
位置変更単位Ｃが一致すると、コンパレータ１０７より
一致信号を出力し、アップカウンタ１０９に供給し、さ
らに、ＯＲゲート１０５を通してアップカウンタ１０３
にリセット信号として供給するようにしている。

【００２４】この場合、出力位置変更単位Ｃは、２値化
信号の補正を行う際の基準になるもので、この出力位置
変更単位Ｃを基準としてエッジ検出信号の出力位置を変
更するようになる。そのため、この出力位置変更単位Ｃ
は、再生された情報に影響を与えないように記録媒体上
に記録されている最小マーク幅に対して十分小さな値に
設定されている。

【００２５】アップカウンタ１１０は、コンパレータ１
０８より一致信号が供給される毎にカウントアップを行
い、このカウント値をコンパレータ１１２に供給し、コ
ンパレータ１１２では、このカウント値とアップダウン
カウンタ１２２よりＡＮＤゲート１２４を通して供給さ
れる値との比較を行うようにしている。そして、コンパ
レータ１１２では、比較している値が一致すると、一致
信号を出力し、ＡＮＤゲート１１４へ供給する。ＡＮＤ
ゲート１１４は、ＪＫ−ＦＦ１０２のＱ出力とコンパレ
ータ１１２より供給される一致信号との論理積を求める
もので、このＡＮＤゲート１１４の出力信号を出力位置
補正後の立ち下がりエッジ検出信号として、ＪＫ−ＦＦ
１１５のＪ入力に供給するようになっている。

【００２６】ダウンカウンタ１０９は、コンパレータ１
０７より一致信号が供給される毎にカウントダウンを行
い、このカウント値をコンパレータ１１１に供給し、コ
ンパレータ１１１では、このカウント値とアップダウン
カウンタ１２２よりＡＮＤゲート１２３を通して供給さ
れる値との比較を行うようにしている。そして、コンパ
レータ１１１では、比較している値が一致すると、一致
信号を出力し、ＡＮＤゲート１１３へ供給する。ＡＮＤ
ゲート１１３はＪＫ−ＦＦ１０１のＱ出力とコンパレー
タ１１１より供給される一致信号との論理積を求めるも
ので、このＡＮＤゲート１１３の出力信号を出力位置補
正後の立ち上がりエッジ検出信号として、ＪＫ−ＦＦ１
１５のＫ入力に供給するようになっている。

【００２７】ＪＫ−ＦＦ１１５では、Ｑ出力が補正後の
２値化信号となり、また、この２値化信号は、アップダ
ウンカウンタ１１７にアップ信号として供給されるとと
もに、インバータ１１６で反転されダウン信号として供
給される。

【００２８】アップダウンカウンタ１１７はアップ信号
が入力されている間はシステムクロックＣＬでカウント
アップし、ダウン信号が入力されている間はシステムク
ロックＣＬでカウントダウンする。

【００２９】アップダウンカウンタ１１７のカウント値
はコンパレータ１１８及びコンパレータ１１９に供給さ
れ出力位置変更閾値Ｄと比較が行われる。ここでの出力
位置変更閾値Ｄは、最低でも最大マーク幅よりも大きな
値に設定されるものである。

【００３０】コンパレータ１１９では、そのカウント値
が正の方に出力位置変更閾値Ｄを超えると、ハイレベル
閾値超過信号を出力し、このハイレベル閾値超過信号を
アップダウンカウンタ１２２にアップ信号として供給
し、また、コンパレータ１１８では、そのカウント値が
負の方に出力位置変更閾値Ｄを超えると、ロウレベル閾
値超過信号が出力し、このロウレベル閾値超過信号をア
ップダウンカウンタ１２２にダウン信号として供給する
ようにしている。

【００３１】アップダウンカウンタ１２２は、ハイレベ
ル閾値超過信号が入力されると１つカウントアップし、
ロウレベル閾値超過信号が入力されると１つカウントダ
ウンをするものである。つまり、ハイレベル閾値超過信
号が出力された場合、生成される２値化信号の「１」の
期間が「０」の期間と比較して長すぎると判断でき、ま
たロウレベル閾値超過信号が出力された場合、生成され
る２値化信号の「０」の期間が「１」の期間と比較して
長すぎると判断できる。

【００３２】従って、アップダウンカウンタ１２２のカ
ウント値は、ハイレベル閾値超過信号の出力された回数
とロウレベル閾値超過信号の出力された回数の差を示す
ことになる。そして、このカウント値の最上位ビットを
ゲート信号としてＡＮＤゲート１２３及びＡＮＤゲート
１２４を通してコンパレータ１１１及びコンパレータ１
１２に供給している。

【００３３】なお、コンパレータ１１８および１１９で
のカウント値が、正負どちらも出力位置変更閾値Ｄを超
えた場合は、ＯＲゲート１２１を通ってアップダウンカ
ウンタ１１７をリセットするようにしている。

【００３４】次に、以上のように構成した実施例の動作
を説明する。まず、２値化信号のＤＣフリーが満たされ
ている場合は、ＪＫ−ＦＦ１１５より出力された２値化
信号の「０」の期間と「１」の期間の差を計測するアッ
プダウンカウンタ１１７の出力値は出力位置変更閾値Ｄ
を超えることがなく、コンパレータ１１８及びコンパレ
ータ１１９からはともに「０」が出力される。これによ
り、アップダウンカウンタ１２２にはアップ信号もダウ
ン信号も供給されることがないため「０」を出力し続け
る。

【００３５】この時、アップダウンカウンタ１２２のカ
ウント値の最上位ビットは「０」であるためＡＮＤゲー
ト１２３の出力値も「０」であり、コンパレータ１１１
には「０」が供給されている。また、ＡＮＤゲート１２
４の出力値もアップダウンカウンタ１２２のカウント値
と同じ「０」であり、コンパレータ１１２にも「０」が
供給されている。

【００３６】この状態で、コンパレータ１１１では、ダ
ウンカウンタ１０９の出力値を比較するが、ダウンカウ
ンタ１０９も「０」を出力しているので、コンパレータ
１１１は一致していると判断して「１」を出力し、同様
にして、コンパレータ１１２でもダウンカウンタ１１０
の出力値と比較するが、ダウンカウンタ１１０も「０」
を出力しているので、コンパレータ１１２は一致してい
ると判断して「１」を出力している。

【００３７】そして、立ち下がりエッジ検出信号が入力
され、ＪＫ−ＦＦ１０２のＱ出力が「１」になってＡＮ
Ｄゲート１１４に供給されると、ＡＮＤゲート１１４の
出力が「１」となり、ＪＫ−ＦＦ１１５のＪ入力に供給
され、２値化信号「１」が出力され、また、立ち上がり
エッジ検出信号が入力され、ＪＫ−ＦＦ１０１のＱ出力
が「１」になってＡＮＤゲート１１３に供給されると、
ＡＮＤゲート１１３の出力が「１」となり、ＪＫ−ＦＦ
１１５のＫ入力に供給され、２値化信号「０」が出力さ
れることになる。

【００３８】次に、２値化信号のＤＣフリーが満たされ
ない場合の動作を図２に示すタイムチャートを用いて説
明する。ここでは、出力位置変更閾値ＤをＦ（ＨＥ
Ｘ）、出力位置変更単位Ｃを３（ＨＥＸ）に設定してい
る。

【００３９】この場合、ＪＫ−ＦＦ１１５より出力され
た２値化信号の「０」の期間と「１」の期間の差を計測
するアップダウンカウンタ１１７の出力値は、累積のク
ロック値［２］の「０」の期間が終わって、クロック値
［３］の「１」の期間の開始で＋６（ＨＥＸ）を出力
し、「０」の期間の累積値より「１」の期間の累積値の
方が６クロック長いことを示している。そして、このク
ロック値［３］より始まった「１」の期間をカウントす
るアップダウンカウンタ１１７のカウント値がクロック
値［１２］で＋Ｆ（ＨＥＸ）になると、ここで出力位置
変更閾値Ｄの設定値Ｆ（ＨＥＸ）と一致するためコンパ
レータ１１９より一致信号が出力される。

【００４０】この一致信号により、クロック値［１３］
でアップダウンカウンタ１１７はリセットされ、アップ
ダウンカウンタ１２２は１（ＨＥＸ）にカウントアップ
される。これにより、コンパレータ１１２では、それま
でアップダウンカウンタ１２２の０が供給されていたた
め「１」を出力していたが、クロック値［１３］よりア
ップダウンカウンタ１２２の１（ＨＥＸ）が供給される
ため「０」となる。

【００４１】その後、クロック値［１７］で立ち下がり
エッジ検出信号が入力されると、クロック値［１８］の
期間からＪＫ−ＦＦ１０２の出力は「１」となる。そし
て、このＪＫ−ＦＦ１０２の出力が「１」になると、ア
ップカウンタ１０４がカウントアップを始め、クロック
値［２１］でカウント値が３（ＨＥＸ）となって出力位
置変更単位Ｃの３（ＨＥＸ）と一致すると、コンパレー
タ１０８より一致信号が出力される。

【００４２】この一致信号が出力されるとアップカウン
タ１１０は、クロック値［２２］で１（ＨＥＸ）とな
り、アップカウンタ１０４はリセットされる。また、ア
ップカウンタ１１０より１（ＨＥＸ）が出力されると、
アップダウンカウンタ１２２より供給される値と一致す
るため、クロック値［２２］でコンパレータ１１２より
「１」が出力される。

【００４３】これにより、ＡＮＤゲート１１４の出力が
「１」となり、クロック値［２３］でＪＫ−ＦＦ１１５
の出力が「１」になって、立ち下がりエッジ検出信号が
入力されてから出力位置変更単位１つ分遅らせて２値化
信号が立ち上げられたことになる。

【００４４】なお、上述では、２値化信号の「０」の期
間より「１」の期間が長い場合について述べたが、この
反対に２値化信号の「１」の期間より「０」の期間が長
い場合についても同様に実施できる。

【００４５】従って、このような第１実施例によれば、
情報が記録されている光学的記録媒体から読み取られる
アナログ読み取り信号のエッジ部分の検出により得られ
るエッジ検出信号により２値化信号を生成するととも
に、該２値化信号の「１」（ハイレベル）の期間と
「０」（ロウレベル）の期間の差をアップダウンカウン
タ１１７により求め、このアップダウンカウンタ１１７
により求められた２値化信号の「１」期間と「０」期間
の差とエッジ検出信号の出力位置を変更するための出力
位置変更閾値Ｄをコンパレータ１１９（１１８）で比較
し、このコンパレータ１１９（１１８）での比較結果が
出力位置変更閾値Ｄを越えた場合に該コンパレータ１１
９（１１８）からの出力される閾値超過信号により立ち
下がりまたは立ち上がりエッジ検出信号の出力位置をア
ップダウンカウンタ１２２の出力により変更するように
したので、立ち下がり及び立ち上がりエッジ検出信号の
出力位置が補正された２値化信号が生成されることにな
り、この生成された２値化信号は「１」期間と「０」期
間がほぼ等しくなってＤＣフリーを満たすことができ、
信頼性の高い情報再生を行うことができる。 （第２実施例）第１実施例で述べた２値化信号補正回路
では、ハイレベル閾値超過信号またはロウレベル閾値超
過信号が出力されるまで、アップダウンカウンタ１１７
により「１」の期間と「０」の期間の差を累積するよう
にしている。このため、ある一定期間内については、ほ
とんどＤＣフリーが満たされていて補正を必要としない
場合も差が累積されるため、補正の必要のない僅かなず
れも無理に補正してしまうことになる。

【００４６】そこで、第２実施例では、ある設定範囲内
で２値化信号の「１」の期間と「０」の期間を比較し、
ＤＣフリーの補正を行うことにより、より信頼性の高い
２値化信号を生成するようにしている。

【００４７】図３は、第２実施例の概略構成を示すもの
で、図１と同一部分には、同符号を付している。この場
合、アップカウンタ２０１は、システムクロックＣＬで
カウントアップするもので、このアップカウンタ２０１
の出力値はコンパレータ２０２に供給して検出範囲設定
値Ｅと比較するようにしている。

【００４８】この検出範囲設定値Ｅは、記録媒体上に記
録される最大マーク幅に対して十分大きな値に設定して
いる。そして、コンパレータ２０２は、アップカウンタ
２０１の出力値と検出範囲設定値Ｅが一致すると、一致
信号を出力し、ＯＲゲート２０３を通ってアップダウン
カウンタ１１７及びアップカウンタ２０１にリセット信
号として供給する。

【００４９】なお、アップダウンカウンタ１１７は、第
１実施例と同様にしてコンパレータ１１８及びコンパレ
ータ１１９より出力されるハイレベル閾値超過信号及び
ロウレベル閾値超過信号によりリセットされ、アップカ
ウンタ２０１もコンパレータ１１７及びコンパレータ１
１８より出力されるハイレベル閾値超過信号及びロウレ
ベル閾値超過信号によりリセットされる。

【００５０】従って、このような第２実施例によれば、
さらに、検出範囲設定値Ｅの期間だけハイレベル閾値超
過信号またはロウレベル閾値超過信号が出力されない
と、アップダウンカウンタ１１７を強制的にリセット
し、検出範囲設定値Ｅの期間内での２値化信号の「１」
の期間と「０」の期間の差の累積値をリセットするよう
にしたので、補正の必要のない程度の僅かなずれを無理
に補正してしまうことがなくなり、常に安定した動作を
期待することもできる。

【００５１】以上、実施例に基づいて説明したが、本発
明中には以下の発明が含まれる。 （１）ＤＣフリー性を有した情報が記録されている光学
的情報記録媒体から読み取られたアナログ読み取り信号
から生成した２値化信号の「１」（ハイレベル）の期間
と「０」（ロウレベル）の期間の期間差を求める計測手
段と、前記計測手段の計測結果である期間差に基づき前
記情報のＤＣフリーを満たすように前記「１」の期間と
「０」の期間の補正を行う補正手段を有することを特徴
とする２値化信号補正回路。

【００５２】このようにすれば、ＤＣフリーであるとい
う特徴を持っている２値化信号の「１」期間と「０」期
間がほぼ等しくなってＤＣフリーを満たすことができ、
信頼性の高い情報再生を行うことができる。

【００５３】（２）（１）記載の２値化信号補正回路に
おいて、前記計測手段により求められた期間差と所定の
補正閾値とを比較する比較手段をさらに有し、前記比較
手段の比較の結果、前記期間差が前記補正閾値を越えた
場合のみ前記補正手段が前記情報のＤＣフリーを満たす
ように前記「１」の期間と「０」の期間の補正を行うよ
うにしている。

【００５４】このようにしても、（１）と同様にして、
２値化信号のＤＣフリー性が満足された信頼性の高い情
報再生を行うことができる。 （３）（１）記載の２値化信号補正回路において、シス
テムクロックをカウントするクロックカウント手段をさ
らに有し、前記クロックカウント手段によるカウント値
が任意の設定期間に達する毎に前記計測手段をリセット
するようにしている。

【００５５】このようにすれば、補正の必要のない程度
の僅かなずれを無理に補正してしまうことを防止でき、
常に安定した動作を期待することができる。 （４）情報が記録されている光学的記録媒体から読み取
られるアナログ読み取り信号のエッジ部分を検出すると
ともに、該エッジを検出した場合に出力されるエッジ検
出信号により生成される２値化信号の「１」（ハイレベ
ル）の期間と「０」（ロウレベル）の期間の差を求める
計測手段と、前記計測手段により求められた差とエッジ
検出信号の出力位置を変更するための出力位置変更閾値
を比較する比較手段と、前記比較手段による比較結果が
出力位置変更閾値を越えた場合に閾値超過信号を出力す
る閾値超過信号出力手段と、閾値超過信号が出力された
場合に立ち下がりまたは立ち上がりエッジ検出信号の出
力位置を変更する出力位置変更手段とを具備することを
特徴とする２値化信号補正回路。

【００５６】このようにすれば、アナログ読み取り信号
の立ち下がり及び立ち上がりエッジ検出信号により生成
される２値化信号の「１」（ハイレベル）の期間と
「０」（ロウレベル）の期間の差を求め、前記差がエッ
ジ検出信号の出力位置を変更するための出力位置変更閾
値を越えた場合に立ち下がりまたは立ち上がりエッジ検
出信号の出力位置を変更し２値化信号を生成するように
なるので、記録されている情報の記録方式が、ＤＣフリ
ーであるという特徴を持っている場合に、２値化信号の
ＤＣフリー性が満足され信頼性の高い情報再生を行うこ
とができる。

【００５７】（５）（４）記載の２値化信号補正回路に
おいて、前記比較手段は、ある設定期間内での２値化信
号の「１」の期間と「０」の期間の差を求め、前記差と
出力位置変更閾値の比較を行う。

【００５８】このようにすれば、２値化信号の「１」の
期間と「０」の期間の差を比較する範囲を適当な範囲に
設定し、この範囲内で差が出力位置変更閾値を越えた場
合に立ち下がりまたは立ち上がりエッジ検出信号の出力
位置を変更し２値化信号を生成するようになるので、補
正の必要のない僅かなずれを無理に補正してしまうこと
なく、信頼性の高い情報再生を行うことができる。

【００５９】（６）（４）記載の２値化信号補正回路に
おいて、前記閾値超過信号出力手段は、２値化信号の
「１」の期間が「０」の期間と比較して長く出力位置変
更閾値を越えた場合、ハイレベル閾値超過信号を出力
し、「０」の期間が「１」の期間と比較して長く出力位
置変更閾値を越えた場合、ロウレベル閾値超過信号を出
力する機能を設けた。

【００６０】このようにすれば、２値化信号の「１」の
期間が「０」の期間と比較して長く出力位置変更閾値を
越えた場合、ハイレベル閾値超過信号を出力し、「０」
の期間が「１」の期間と比較して長く出力位置変更閾値
を越えた場合、ロウレベル閾値超過信号を出力する。ハ
イレベル閾値超過信号が入力された場合、立ち上がりエ
ッジ検出信号を出力位置変更単位“一つ”分だけ遅らせ
て出力し、また、すでにロウレベル閾値超過信号が入力
され立ち下がりエッジ検出信号を出力位置補正回路で遅
らせて出力させている場合は遅らせている分を出力位置
変更単位“一つ”分だけ減らして出力し、閾値超過信号
が続けて入力された場合は、このような動作を繰り返す
ようになるので、出力位置変更閾値及び出力位置変更単
位を適当な値に設定することにより、２値化信号のＤＣ
フリー性が満足され信頼性の高い情報再生を行うことが
できる。

【００６１】（７）（４）記載の２値化信号補正回路に
おいて、前記出力位置変更手段は、ハイレベル閾値超過
信号が入力された場合、立ち上がりエッジ検出信号を出
力位置変更単位“一つ”分だけ遅らせて出力する。また
はすでにロウレベル閾値超過信号が入力され立ち下がり
エッジ検出信号を出力位置補正回路で遅らせて出力させ
ている場合は遅らせている分を出力位置変更単位“一
つ”分だけ減らし、閾値超過信号が続けて入力された場
合はこの動作を繰り返す。このようにしても、２値化信
号のＤＣフリー性が満足され信頼性の高い情報再生を行
うことができる。

【００６２】

【発明の効果】本発明によれば、ＤＣフリーであるとい
う特徴を持っている２値化信号の「１」期間と「０」期
間がほぼ等しくなってＤＣフリーを満たすことができ、
信頼性の高い情報再生を行うことができる。また、補正
の必要のない程度の僅かなずれを無理に補正してしまう
こともなくなり、常に安定した動作を期待することもで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施例の概略構成を示す図。

【図２】第１実施例を説明するためのタイムチャート。

【図３】本発明の第２実施例の概略構成を示す図。

【図４】従来の２値化信号生成回路の一例を示す図。

【符号の説明】 １０１、１０２…ＪＫ−ＦＦ、１０３、１０４…アップ
カウンタ、１０５、１０６…ＯＲゲート、１０７、１０
８…コンパレータ、１０９…アップカウンタ、１１０…
ダウンカウンタ、１１１、１１２…コンパレータ、１１
３、１１４…ＡＮＤゲート、１１５…ＪＫ−ＦＦ、１１
６…インバータ、１１７…アップダウンカウンタ、１１
８、１１９…コンパレータ、１２１…ＯＲゲート、１２
２…アップダウンカウンタ、２０１…アップカウンタ、
２０２…コンパレータ、２０３…ＯＲゲート。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＤＣフリー性を有した情報が記録されて
   いる光学的情報記録媒体から読み取られたアナログ読み
   取り信号から生成した２値化信号の「１」（ハイレベ
   ル）の期間と「０」（ロウレベル）の期間の期間差を求
   める計測手段と、 前記計測手段の計測結果である期間差に基づき前記情報
   のＤＣフリーを満たすように前記「１」の期間と「０」
   の期間の補正を行う補正手段を有することを特徴とする
   ２値化信号補正回路。
2. 【請求項２】 前記計測手段により求められた期間差と
   所定の補正閾値とを比較する比較手段をさらに有し、 前記比較手段の比較の結果、前記期間差が前記補正閾値
   を越えた場合のみ前記補正手段が前記情報のＤＣフリー
   を満たすように前記「１」の期間と「０」の期間の補正
   を行うことを特徴とする請求項１記載の２値化信号補正
   回路。
3. 【請求項３】 システムクロックをカウントするクロッ
   クカウント手段をさらに有し、 前記クロックカウント手段によるカウント値が任意の設
   定期間に達する毎に前記計測手段をリセットすることを
   特徴とする請求項１または２記載の２値化信号補正回
   路。