JPH08305839A - 画像処理システムにおける画像データの記憶方法 - Google Patents

Abstract

(57)【要約】 【目的】 １画素当たり１色について16ビットの画像デ
ータを高速に表示デバイスに転送する。 【構成】 １画素当たり各色要素が16ビットで表現さ
れ、表示デバイスが要求するデータが１画素当たり各色
要素が 8ビットであるとすると、Ｒ，Ｇ，Ｂ及びダミー
データＤの上位 8ビットずつを最初にメモリの連続する
アドレスに記憶し、Ｒ，Ｇ，Ｂ，Ｄの下位 8ビットをそ
れに引き続く連続アドレスに記憶する。これによって、
バス幅が32ビットであるとすると、ＣＰＵは表示デバイ
スに必要な各色要素の上位 8ビット、計32ビットを一度
のバスアクセスで表示デバイスに転送することができる
ので、従来に比較してバスアクセスの回数が減り、表示
デバイスの要求するデータを高速に転送することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理システムに係
り、特に画像データを記憶手段に記憶する際の記憶方法
に関する。

【０００２】

【従来の技術】カラー画像処理の技術は近年益々進歩し
てきており、しかもパーソナルコンピュータ（以下、パ
ソコンと称す。）やカラースキャナ等の機器も安価にな
ったことからパソコンでも容易にカラー画像を処理でき
るようになってきている。

【０００３】図５は、カラー画像処理を行う画像処理シ
ステムの構成例の概略を示す図であり、図中、１はＣＰ
Ｕ、２は入力デバイス、３はカラースキャナ、４はメモ
リ、５は表示デバイス、６はバスを示す。

【０００４】ＣＰＵ１は画像データに対して種々の画像
処理を施すと共に、当該画像処理システムの全体の動作
を統括して管理するものである。入力デバイス２はキー
ボード、マウス等の入力装置で構成されている。

【０００５】カラースキャナ３はカラー原稿を読み取っ
て画像データを生成するものである。なお、ここではカ
ラースキャナ３は赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つ
の画像データを出力するものとするが、シアン（Ｃ）、
マゼンタ（Ｍ）、イエロー（Ｙ）、墨（Ｋ）を出力する
スキャナであってもよいことは当然である。

【０００６】メモリ４は画像データを記憶するためのも
のであるが、このメモリ４にはＲ，Ｇ，Ｂの３色の画像
データだけではなく、ダミーデータ（Ｄ）も記憶される
ものとする。これは画像データを表示デバイス５に表示
するだけであるならＲ，Ｇ，Ｂの３色の画像データだけ
でよいのであるが、図５に示す構成にカラープリンタや
製版のためのフィルム出力機が接続され、それらの機器
で出力する場合にはＣ，Ｍ，Ｙ，Ｋの４つの色要素の画
像データを必要とするので、常に４つの色要素の画像デ
ータを記憶するようにするのである。従って、メモリ４
には、Ｒ，Ｇ，Ｂ，Ｄの４つの色要素の画像データある
いはＣ，Ｍ，Ｙ，Ｋの４つの色要素の画像データが記憶
されるのである。この点については以下同様である。

【０００７】表示デバイス５は画像を表示するためのも
のであり、ここではカラーＣＲＴ及びフレームメモリを
含む表示制御装置で構成されているものとする。この点
については以下同様である。また、バス６は画像データ
の転送に用いられるものである。

【０００８】図５に示す構成において、いま、カラース
キャナ３でカラー原稿を読み取ったとすると、カラース
キャナ３は当該カラー原稿を色分解してＲ，Ｇ，Ｂの３
色の画像データを出力するが、ＣＰＵ１はこれらの画像
データにダミーデータを付加してメモリ４に記憶する。

【０００９】また、ＣＰＵ１が画像作成のプログラムを
備えており、ユーザがこのプログラムを起動し、入力デ
バイス２を操作して所望の画像を作成したとすると、Ｃ
ＰＵ１は当該画像のＲ，Ｇ，Ｂの画像データにダミーデ
ータＤを付加してメモリ４に記憶する。

【００１０】また、メモリ４にＲ，Ｇ，Ｂ，Ｄの画像デ
ータが記憶されているとき、画像を表示デバイス５に表
示する場合には、ＣＰＵ１はメモリ４からＲ，Ｇ，Ｂ，
Ｄの４つの色要素の画像データを読み出して表示デバイ
ス５のフレームメモリに転送する。これによって表示デ
バイス５には画像が表示されることになる。なお、表示
デバイス５はダミーデータＤを無視することは当然であ
る。

【００１１】

【発明が解決しようとする課題】ところで、従来におい
ては画像データの１画素当たりの各色要素のビット数は
8ビットであったが、近年では色をより正確に表現する
ために、また色変換、階調変換等の種々の画像処理の過
程で生じるいわゆる桁落ちやビット落ち等によって色精
度が低下することを防止するために、１画素当たりの各
色要素のビット数が 8ビットより多くなされてきてい
る。実際、近年のカラースキャナにおいては１画素当た
りの各色要素のビット数が12ビットあるいは16ビットの
ものが開発されている。

【００１２】ところが、表示デバイス５が必要とする１
画素当たりの各色要素のビット数は依然として 8ビット
であるのが通常であり、そのためにメモリ４から画像デ
ータを読み出して表示デバイス５に転送する処理が煩雑
になり、画像を表示するのに時間がかかるという問題が
生じてきた。

【００１３】例を挙げれば次のようである。いま、１画
素当たりの各色要素のビット数が16ビットであり、バス
６のバス幅は32ビットであるとする。このときメモリ４
には画像データは図６Ａに示すように記憶されている。
なお、図６Ａにおいて矢印はアドレスが連続しているこ
とを示している。以下、同様である。

【００１４】また、図６Ａにおいて「Ｐ」は画素を現し
ている。従ってＰ１は１画素目を示し、Ｐ２は２画素目
を現している。その他も同様である。また、「Ｈ」は各
色要素の上位 8ビットを示し、「Ｌ」は各色要素の下位
8ビットを示している。従って、「ＲＨ１」は１画素目
のＲの上位 8ビットを示し、「ＤＬ２」は２画素目のダ
ミーデータの下位 8ビットを示している。その他につい
ても同様であり、以下も同様である。

【００１５】さて、このような場合、表示デバイス５に
転送すべき画像データは各色要素のデータの上位 8ビッ
トであるから、ＣＰＵ１は、まず図６Ｂに示すように当
該画像データの最初の32ビットをバス６を介してメモリ
４から取り込み、次に、図６Ｃに示すようにその次の32
ビットをバス６を介してメモリ４から取り込む。そし
て、これらのデータの中から色要素の上位 8ビットのみ
を抽出して図６Ｄに示すように32ビットのデータを作成
して、この32ビットのデータをバス６を介して表示デバ
イス５に転送する処理を繰り返すことになる。

【００１６】このように、１画素の表示に必要なデータ
を表示デバイス５に転送するためには、ＣＰＵ１はメモ
リ４から色データを２回に分けて読み出し、これを表示
デバイス５の要求する色データ形式に並べ替えた後に表
示デバイス５にデータを転送する動作が必要であって、
この都合３回のバスアクセスに時間を要し、しかもデー
タの並べ替えにもある有限時間を要するので、表示デバ
イス５での画像表示に時間がかかってしまうことになる
のである。

【００１７】しかし、異なる画像を表示デバイス５に表
示する度毎に時間がかかるのは問題がある。例えば、ユ
ーザが表示デバイス５の画面を見ながら表示されている
画像に対して何等かの編集を行う場合を考えてみると、
画像表示に時間がかかるということは、ユーザが入力デ
バイス２を操作して何等かの画像編集を行った場合に、
その編集の結果得られる画像の表示が遅くなることを意
味するに他ならず、このようなことはマンマシンインタ
ーフェースとしては決して好ましいものとはいえず、ユ
ーザにとっては非常に使い難いものであることは明らか
である。

【００１８】なお、以上においてはＲ，Ｇ，Ｂの３つの
画像データを出力するスキャナについて説明したが、
Ｃ，Ｍ，Ｙ，Ｋを出力するスキャナにおいても同じ問題
が生じることは当業者に明らかである。

【００１９】本発明は、上記の課題を解決するものであ
って、メモリから所定のデバイスへのデータの転送に要
する時間を短縮することができる画像処理システムにお
ける画像データの記憶方法を提供することを目的とする
ものである。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の画像処理システムにおける画像データの
記憶方法は、ダミーデータを含めて１画素当たりの各色
要素がＮビットで表現される画像データを記憶する記憶
手段と、１画素当たりの各色要素についてＭ（ただし、
Ｍ＜Ｎ）ビットを用いる処理デバイスとを備える画像処
理システムにおいて、画像データを前記記憶手段に記憶
する際に、１画素当たりの各色要素について上位Ｍビッ
トずつ記憶し、次に各色要素について残りのビットを記
憶することを特徴とする。

【００２１】

【作用及び発明の効果】画像データがダミーデータを含
めて１画素当たりの各色要素がＮビットで表現されると
き、１画素当たりの各色要素についてＭ（ただし、Ｍ＜
Ｎ）ビットを用いる処理デバイスを備える場合には、１
画素当たりの各色要素について上位Ｍビットずつ記憶
し、次に各色要素について残りのビットを記憶する。

【００２２】ここで、処理デバイスとしては表示デバイ
スあるいはその他の適宜なデバイスを考えることができ
る。

【００２３】そして、例えばいまＮ＝16、即ち１画素当
たりの各色要素が16ビットであるとし、Ｍ＝ 8、即ち処
理デバイス、例えば表示デバイスが要求するデータが１
画素当たりの各色要素が 8ビットであるとすると、各色
要素、例えばＲ，Ｇ，Ｂ，Ｄの上位 8ビットずつが最初
に記憶され、それに引き続いて各色要素の下位 8ビット
が記憶されることになる。

【００２４】これによれば、例えばバス幅が32ビットで
あるとすると、処理デバイスに必要な各色要素の上位 8
ビット、計32ビットを一度のバスアクセスで処理デバイ
スに転送することができるので、従来に比較してバスア
クセスの回数が減るので処理デバイスの要求するデータ
を高速に転送することができ、以てデータ転送に要する
時間を短縮することができる。

【００２５】また、上述した従来例のように記憶手段か
らデータを取り込んで処理デバイスに必要なデータだけ
を並べ替えるという処理も必要ないので、その分だけデ
ータ転送が高速化できるばかりでなく、ＣＰＵの負担を
軽減することができる。

【００２６】

【実施例】以下、図面を参照しつつ実施例を説明する。
図１は本発明を適用した画像処理システムの一実施例の
構成を示す図であり、図中、７はクロスバスイッチを示
す。なお、図５に示す構成要素と同等なものについては
同一の符号を付す。

【００２７】また、ここでも表示デバイス５が必要とす
る１画素当たりの各色要素のビット数は 8ビット、１画
素当たりの各色要素のビット数は16ビット、バス６のバ
ス幅は32ビットであるとする。なお、ここでは理解を容
易にするためにカラースキャナ３はＲ，Ｇ，Ｂそれぞれ
について16ビットを出力するものとするが、例えばカラ
ースキャナ３が１画素当たりＲ，Ｇ，Ｂについてそれぞ
れ12ビットのデータを出力する場合には、その下位に 4
ビットのダミーデータを付加して16ビットのデータとし
て記憶されるものとする。

【００２８】図１に示す構成はクロスバスイッチ７が設
けられていることを除くと図５に示す構成と同じである
が、メモリ４に記憶される画像データの形式は異なって
いる。即ち、メモリ４には図２Ａに示す形式で画像デー
タが記憶されている。図２によれば、各画素毎に、最初
に各色要素の上位 8ビットが纏めて記憶され、次に各色
要素の下位 8ビットが纏めて記憶されている。つまり、
一つの画素のデータは全部で64ビットであるが、その上
位32ビットにはＲ，Ｇ，Ｂ，Ｄの４つの色要素の上位 8
ビットのデータが纏められており、下位32ビットには４
つの色要素の下位 8ビットのデータが纏められているの
である。

【００２９】従って、メモリ４に記憶されている画像デ
ータを表示デバイス５に表示する場合には、ＣＰＵ１は
１画素目のデータについてはメモリ４から上位32ビット
を読み出してバス６を介して表示デバイス５に転送する
だけでよく、これによって図２Ｂに示すように表示デバ
イス５が要求する形式の１画素分のデータを転送するこ
とができる。

【００３０】２画素目以降も同様であり、ＣＰＵ１は各
画素のデータについて上位32ビットのデータをメモリ４
から読み出し、バス６を介して表示デバイス５に転送す
る処理を繰り返す。例えば、２画素目については図２Ｃ
に示すような上位32ビットを読み出してバス６を介して
表示デバイス５に転送するのである。

【００３１】このように、１回のバスアクセスで表示デ
バイス５が要求する１画素のデータを全て転送すること
ができるので、従来に比較してバスアクセスの回数が減
り、しかも従来のようにデータを並べ替えるという処理
は不要であるので、表示デバイス５に必要な画像データ
を転送する速度を高速化することができる。

【００３２】以上のようにメモリ４に記憶されている画
像データを表示デバイス５で表示する場合には上述した
ように各色要素については上位 8ビットだけを転送すれ
ばよいのであるが、入力デバイス２によって当該画像デ
ータについて色変換、階調変換等の指定された画像処理
を行う場合にはＣＰＵ１はメモリ４に記憶されている全
ての画像データを取り込む必要がある。

【００３３】このときＣＰＵ１はバス６を介してメモリ
４から32ビットずつ順次データを取り込むが、画像処理
の演算を行う場合には図６Ａに示すような形式に変換す
る必要がある。このデータ形式の変換の処理はＣＰＵ１
がデータを取り込んだ後に内部でソフト的に行うことは
可能であるが、図１においてはこのような必要なデータ
形式の変換をハードウェアで行うようにしたものであ
り、そのために設けられているのがクロスバスイッチ７
である。即ち、画像処理を行う場合にはＣＰＵ１はメモ
リ４から読み出した画像データをクロスバスイッチ７を
介して取り込むのである。

【００３４】クロスバスイッチ７は図３に示すような構
成を備えている。なお、図３において各ラインのバス幅
は 8ビットであり、入力ラインと出力ラインは図中黒丸
で示す点で接続されているものとする。また、図３には
図示しないが、各出力ラインにはラッチ回路が設けられ
ている。

【００３５】１画素目のデータの取り込みについて説明
すると次のようである。まず、ＣＰＵ１は図２Ｂに示す
ように当該画素の上位32ビットをメモリ４から読み出す
が、これらのＲＨ１，ＧＨ１，ＢＨ１，ＤＨ１のデータ
はそれぞれ図３のクロスバスイッチ７の入力ラインのＲ
Ｈ，ＧＨ，ＢＨ，ＤＨのラインに入力され、対応する出
力ラインに出力されてラッチされる。

【００３６】次にＣＰＵ１は当該画素の下位32ビットを
メモリ４から読み出すが、これらのＲＬ１，ＧＬ１，Ｂ
Ｌ１，ＤＬ１のデータはそれぞれ図３のクロスバスイッ
チ７の入力ラインのＲＬ，ＧＬ，ＢＬ，ＤＬのラインに
入力され、対応する出力ラインに出力されてラッチされ
る。

【００３７】このように当該画素の全てのデータがクロ
スバスイッチ７の出力ラインのラッチ回路にラッチされ
ると、ＣＰＵ１はこれらのラッチ回路から同時にデータ
を読み出す。これによって図４に示すように画像処理を
行う際に必要な形式のデータを得ることができる。２画
素目以降についても同様である。

【００３８】ＣＰＵ１は以上の処理を全ての画素のデー
タについて行って必要な形式のデータとして取り込み、
所定の画像処理を行って、その結果をメモリ４の所定の
領域に書き込む。この画像処理の結果をメモリ４に書き
込む際のデータの形式は図２Ａに示す形式であることは
当然である。

【００３９】以上のようであるので、入力デバイス２に
よって指定された画像処理を行う場合にもＣＰＵ１は画
像データを必要な形式で高速に取り込むことができる。

【００４０】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定されるものではなく種々
の変形が可能である。例えば、本発明においては従来の
ようにＣＰＵでデータ形式を並べ替える処理を行う必要
はないので、ダイレクト・メモリ・アクセス・コントロ
ーラ（ＤＭＡＣ）を用いてもよいことは当然である。そ
の場合にはＣＰＵ１は転送する画像データの記憶されて
いるメモリ４上のメモリアドレスを指示すればよいの
で、バスアクセスの回数をより少なくすることができ、
以てより高速に表示デバイス５に必要なデータを高速に
転送することができる。

【００４１】また、上記実施例においては１画素当たり
各色要素について 8ビットのデータを要求するものとし
て表示デバイスを取り上げたが、表示デバイス以外の何
等かの処理を行う処理デバイスを用いる場合にも同様で
ある。

【図面の簡単な説明】

【図１】 本発明を適用した画像処理システムの一実施
例の構成を示す図である。

【図２】 図１の構成においてメモリ４に記憶される画
像データの形式、及びメモリ４からの画像データの読み
出しを説明するための図である。

【図３】 図１のクロスバスイッチ７の構成例を示す図
である。

【図４】 クロスバスイッチ７から出力される１画素の
データ形式を示す図である。

【図５】 画像処理システムの構成例を示す図である。

【図６】 図５の構成においてメモリ４に記憶される画
像データの形式、及びメモリ４からの画像データの読み
出しを説明するための図である。

【符号の説明】

１…ＣＰＵ、２…入力デバイス、３…カラースキャナ、
４…メモリ、５…表示デバイス、６…バス、７…クロス
バスイッチ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ダミーデータを含めて１画素当たりの各色
   要素がＮビットで表現される画像データを記憶する記憶
   手段と、 １画素当たりの各色要素についてＭ（ただし、Ｍ＜Ｎ）
   ビットを用いる処理デバイスとを備える画像処理システ
   ムにおいて、 画像データを前記記憶手段に記憶する際に、１画素当た
   りの各色要素について上位Ｍビットずつ記憶し、次に各
   色要素について残りのビットを記憶することを特徴とす
   る画像処理システムにおける画像データの記憶方法。