JPH08289319A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 映像信号処理装置（ＶＳＤ）からの出力再生
映像信号，たとえば，再生輝度信号と再生色差信号との
相互間の時間差を自動的に補正する。 【構成】 ＶＳＤは，メモリ６１，３値水平同期信号付
加回路６２，Ｄ／Ａコンバータ（ＤＡＣ）６３，ローパ
スフィルタ（ＬＰＦ）６４を有する輝度信号再生回路
と，メモリ７７，３値水平同期信号付加回路７８，ＤＡ
Ｃ７９，ＬＰＦ８０を有する色差信号再生回路とを有す
る。またＶＳＤは，再生輝度信号ＹＯＵＴと再生色差信
号ＣＯＵＴから同期分離された同期信号からこれら相互
の時間差を算出する時間差検出回路７０と，この時間差
に基づいてメモリ６１のリードイネーブル信号を遅延さ
せ，３値水平同期信号の印加を遅延させるタイミング制
御回路６６とを有する。ＶＳＤはさらに，リードイネー
ブル信号の遅延処理では吸収できない輝度クロックＲＹ
ＣＬＫ以下の時間差を調整するため，色差クロックＲＣ
ＣＬＫを可変遅延ライン７３で微小な時間遅延させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，ビデオテープレコーダ
（ＶＴＲ）などに用いられる映像信号処理回路に関する
ものであり，特に，輝度信号と２種の色差信号あるいは
Ｒ，Ｇ，Ｂなど複数の映像信号相互間の時間差をなくす
信号処理を行う映像信号処理装置に関する。

【０００２】

【従来の技術】時間軸伸長された輝度信号Ｙが，時間軸
圧縮された２種の色差信号ＰB とＰRとが時分割多重さ
れた信号をアナログ信号形式で記録するＶＴＲや，輝度
信号Ｙと２種の色差信号ＰB とＰR をディジタル形式で
記録するＶＴＲが提案されている。前者のようなＶＴＲ
においては再生系において，再生されたアナログ形式の
信号を，ディジタル形式の輝度信号および色差信号に変
換し，輝度信号と色差信号とを分離して，時間軸圧縮，
伸長等の処理を行い，再びアナログ形式の輝度信号と色
差信号に戻してそれぞれローパスフィルタをかけた後、
ＣＲＴモニター装置等に出力する処理を行う。また，後
者のようなＶＴＲにおいては，再生されたディジタル信
号をアナログ形式の輝度信号と色差信号に変換してそれ
ぞれローパスフィルタをかけた後モニター等に出力する
処理を行う。いずれにしても，輝度信号と色差信号それ
ぞれのディジタル形式の信号をアナログ形式に変換して
出力する必要があり，この時のＤ／Ａ変換によりアナロ
グ形式となった輝度信号と色差信号の間には僅かながら
時間差が生じる。また，一般的に輝度信号用のローパス
フィルタと色差信号用のローパスフィルタとはその遅延
時間がなるので，フィルタをかけた後の輝度信号と色差
信号にはかなりの時間差が生ずる。

【０００３】特にハイビジョン信号等の高精細度の映像
信号を扱う場合，高精細であるがゆえに，輝度信号と色
差信号との間の僅かな時間差でもＣＲＴモニター装置の
画面上で色ずれとして認識されやすいという問題があ
る。

【０００４】このような時間差を補正する方法として
は，オシロスコープなどで波形を監視しながら，アナロ
グ遅延線またはディジタル遅延線などを用いて微調整を
行なう方法がある。

【０００５】

【発明が解決しようとする課題】しかしながら，かかる
微調整をオシロスコープなどで波形を監視しながら行う
方法は調整に時間がかかるという問題がある。さらに，
たとえば，出荷時または据え付け調整時に，上記のよう
に微調整を行っても，周囲温度変化またはＶＴＲ内の回
路部分の経年変化に基づく調整ずれには対応できないと
いう問題がある。特に量産される民生用ＶＴＲなどにお
いては，使用者自身では，このような調整を行うことは
困難であるので，大きな問題となる。以上，映像信号と
して輝度信号と色差信号，そして，ＶＴＲに使用される
映像信号処理装置を例示して述べたが，かかる問題はこ
のようなＶＴＲに係わらず，映像信号をコンポーネント
信号（例えばＲ，Ｇ，Ｂ）として伝送する他の映像信号
処理装置においても上記同様の問題が発生する。

【０００６】したがって，本発明は，正確かつ容易に映
像信号間に生ずる遅延差を自動的になくし，温度変化ま
たは経年変化に対してもメインテナンス・フリー（保守
不要）な映像信号処理回路を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】上述した問題を解決する
ため，本発明の映像信号処理回路は，第１のディジタル
映像信号成分と，上記第１のディタル映像信号成分と同
期した第２のディジタル映像信号とを処理する映像信号
処理回路において，上記第１のディジタル映像信号を記
憶する第１のメモリと，上記第１のメモリから読みださ
れたディジタル映像信号に第１の同期信号を付加する第
１の同期信号付加手段と，上記第１の同期信号付加手段
の出力をＤ／Ａ変換して第１のアナログ映像信号を生成
する第１のＤ／Ａコンバータと，上記第１のアナログ映
像信号から上記第１の同期信号を同期分離する手段と，
上記第２のディジタル映像信号を記憶する第２のメモリ
と，上記第２のメモリから読みだされたディジタル映像
信号に第２の同期信号を付加する第２の同期信号付加手
段と，上記第２の同期信号付加手段の出力をＤ／Ａ変換
し第２のアナログ映像信号を生成する第２のＤ／Ａコン
バータと，上記第２のアナログ映像信号から上記第２の
同期信号を同期分離する手段と，上記第１の同期信号と
上記第２の同期信号との時間差を算出し，その時間差が
小さくなるように，上記第１のメモリの読みだしタイミ
ング及び上記第１の同期信号の付加タイミングとを制御
する手段とを有するものである。

【０００８】また，本発明は更に上記時間差が小さくな
るように，上記第１のメモリの読みだしクロック及び上
記第１のＤ／Ａコンバータの変換クロックとして用いら
れる第１のクロック，上記第２のメモリの読みだしクロ
ック及び上記第２のＤ／Ａコンバータの変換クロックと
して用いられる第２のクロックの何れか一方を制御する
制御手段を有するものである。

【０００９】

【作用】第１のメモリより読みだされ，ディジタル形式
で第１の同期信号が付加された第１のディジタル映像信
号が第１のＤ／Ａコンバータにより第１のアナログ映像
信号に変換される。また第２のメモリより読みだされ，
ディジタル形式で第２の同期信号が付加された第２のデ
ィジタル映像信号が第２のＤ／Ａコンバータにより第２
のアナログ映像信号に変換される。第１のアナログ映像
信号及び第２のアナログ映像信号からそれぞれ第１及び
第２の同期信号が同期分離され，それらの時間差がメモ
リの読みだしタイミング，Ｄ／Ａコンバータの変換クロ
ック等の制御に用いられる。

【００１０】

【実施例】以下，本発明の映像信号処理回路の１実施例
としてディジタルＶＴＲを例示して添付図面を参照して
述べる。なお，色差信号Ｃは第１の色差信号ＰB および
第２の色差信号Ｐr の両方が存在するが，この実施例に
おいては，簡単のため色差信号Ｃとして片方の処理のみ
を代表して述べる。

【００１１】図示せぬ再生装置は，磁気テープ（図示せ
ず）に記録された信号を再生し，時間軸伸長，圧縮処理
等の処理を施した後，ディジタル形式の輝度信号成分Ｒ
Ｙとそれに対応するディジタル形式の色差信号成分ＲＣ
をそれぞれ再生用輝度データラインメモリ６１と再生用
色差データラインメモリ７７に供給する。

【００１２】ここで，後述する時間差の吸収のための処
理をしないと仮定すると，Ｄ／Ａコンバータ６３，７９
の前段まではディジタル輝度信号とディジタル色差信号
間の同期がとれているが、しかし上述したようにＤ／Ａ
コンバータ６３，７９におけるＤ／Ａ変換，ローパスフ
ィルタ６４，８０における遅延特性の違いなどにより再
生輝度信号ＹＯＵＴと再生色差信号ＣＯＵＴとの間には
時間差が生じる。本発明の実施例の映像信号処理回路は
かかる問題を解決する。

【００１３】アナログ形式の再生輝度信号ＹＯＵＴを出
力する信号処理回路は，再生用輝度データラインメモリ
６１，３値水平同期信号付加回路６２，Ｄ／Ａコンバー
タ６３，ローパスフィルタ６４およびクランプ回路６５
からなる。同様に，アナログ形式の再生色差信号ＣＯＵ
Ｔを出力する信号処理回路は，再生用色差データライン
メモリ７７，３値水平同期信号付加回路７８，Ｄ／Ａコ
ンバータ７９，ローパスフィルタ８０およびクランプ回
路８１からなる。再生用輝度データラインメモリ６１に
は，ライトイネーブル信号ＷＲＥＮＢＬ１および所定の
書き込みクロックＣＬＫに応答してディジタル形式の輝
度信号成分ＲＹが記憶される。同様に，再生用色差デー
タラインメモリ７７にはライトイネーブル信号ＷＲＥＮ
ＢＬ２および所定の書き込みＣＬＫに応答してディジタ
ル形式の色差信号成分ＲＣが記憶される。

【００１４】輝度データラインメモリ６１に記憶された
輝度信号成分ＲＹは，再生輝度クロックＲＹＣＬＫおよ
びタイミング制御回路６６からのリードイネーブル信号
ＲＤＥＮＢＬ１によって再生輝度ディジタル信号ＲＹＤ
ＧＳとして読み出される。３値水平同期信号付加回路６
２においてこの再生輝度ディジタル信号ＲＹＤＧＳに３
値の輝度水平同期信号ＲＹＨ−ＳＹＮＣが付加され，そ
の信号Ｓ６２がＤ／Ａコンバータ６３において再生輝度
クロックＲＹＣＬＫの変換タイミングでアナログ信号に
変換される。このアナログ信号に変換された再生輝度信
号はローパスフィルタ６４においてフィルタリングさ
れ，クランプ回路６５においてクランプされて再生輝度
信号出力端子９１から再生輝度信号ＹＯＵＴとして出力
される。

【００１５】色差データラインメモリ７７に記憶された
色差信号成分ＲＣも，再生輝度信号成分ＲＹと同様に，
３値水平同期信号付加回路７８で３値の色差水平同期信
号ＲＣＨ−ＳＹＮＣが付加され，Ｄ／Ａコンバータ７９
でアナログ信号に変換され，ローパスフィルタ８０でフ
ィルタリングされ，そして，クランプ回路８１でクラン
プされて再生色差信号出力端子９２から再生色差信号Ｃ
ＯＵＴとして出力される。

【００１６】以下，再生輝度信号ＹＯＵＴと再生色差信
号ＣＯＵＴとの時間差の算出およびその調整について述
べる。同期分離回路６８はクランプ回路６５からの再生
輝度信号ＹＯＵＴに含まれる付加された同期信号ＲＹＨ
−ＳＹＮＣに対応する再生輝度水平パルスＲＹＨを分離
する。同様に，同期分離回路７６は再生色差信号ＣＯＵ
Ｔに含まれる付加された同期信号ＲＣＨ−ＳＹＮＣに対
応する再生色差水平パルスＲＣＨを分離する。再生色差
信号ＣＯＵＴは正負両極性の信号成分を有しているの
で，そのままでは３値水平同期信号の分離が難しい。そ
のため，メモリ読み出しタイミング発生回路７１から３
値水平同期信号が存在する時間範囲についてＨ（水平）
ブランキングのウィンド信号ＷＩＮＤＯＷが出力され，
同期分離回路７６はウィンド信号ＷＩＮＤＯＷが存在す
る時間内で再生色差水平パルスＲＣＨを分離する。輝度
・色差遅延差検出回路７０は再生輝度水平パルスＲＹＨ
と再生色差水平パルスＲＣＨとの時間差を検出する。輝
度・色差遅延差検出回路７０は，同期分離された再生輝
度水平パルスＲＹＨと再生色差水平パルスＲＣＨとの基
準位相を比較して，それらの時間差といずれか進んでい
るかを検出する。

【００１７】図１の映像信号処理回路は，この時間差と
再生輝度水平パルスＲＹＨと再生色差水平パルスＲＣＨ
と進み具合を考慮して，メモリ６１の読みだしタイミン
グとＤ／Ａコンバータ７９のサンプリングクロックを調
整して再生輝度信号ＹＯＵＴと再生色差信号ＣＯＵＴと
の時間差をなくすようにする。この実施例では，まず，
再生用輝度データラインメモリ６１の読み出しタイミン
グを調整（遅延）させて輝度クロックＲＹＣＬＫ周期単
位で時間差を吸収し，この調整が終了した後，この遅延
では吸収できないクロック周期単位以下の時間差を色差
信号用Ｄ／Ａコンバータ７９の変換クロックの位相を調
整して吸収する。輝度データラインメモリ６１の読み出
しタイミングを遅延させるのは，色差信号の周波数は輝
度信号の周波数よりも低く，一般的に輝度信号用のロー
パスフィルタ６４よりも色差信号用ローパスフィルタ８
０の遅延時間が大きいので，何も処理を行わなければ再
生輝度信号ＹＯＵＴが再生色差信号ＣＯＵＴより時間的
に進むと仮定できるからである。これらの調整動作の競
合をさけるため，輝度データラインメモリ６１の読み出
しタイミングの調整は，例えば電源投入時のみ行い，そ
の後Ｄ／Ａコンバータ７９の変換タイミングの調整を行
うようにする。それぞれの動作を以下に述べる。

【００１８】再生用輝度データラインメモリ６１の読み
出しタイミングを調整するため，輝度・色差遅延差検出
回路７０において検出された時間差が積分回路６９で積
分されてタイミング制御回路６６に印加される。タイミ
ング制御回路６６は積分回路６９からの積分結果に応じ
て遅延させたリードイネーブル信号ＲＤＥＮＢＬ１を輝
度データラインメモリ６１に，水平同期付加タイミング
信号Ｓ６６をデータ遅延回路６７に出力する。これによ
り，輝度データラインメモリ６１からは輝度ディジタル
信号ＲＹＤＧＳが上記時間差に応じて遅延されて出力さ
れ，３値水平同期信号付加信号６２においてこの遅延時
間に対応したタイミングで輝度水平同期信号ＲＹＨ−Ｓ
ＹＮＣが付加される。

【００１９】また，色差信号用Ｄ／Ａコンバータ７９の
変換タイミングを調整するため，輝度・色差遅延差検出
回路７０で検出された輝度水平パルスＲＹＨと色差水平
パルスＲＣＨのいずれが進んでいるかという値を積分回
路７５で積分し，その積分結果を遅延制御回路７４に出
力して，遅延制御回路７４の遅延時間を変化させる。こ
の遅延時間が制御信号として可変遅延ライン７３に出力
される。可変遅延ライン７３は，複数の遅延タップを有
しており，遅延制御回路７４からの制御信号で規定され
た遅延時間だけ，色差クロックＲＣＣＬＫを遅延させ
る。可変遅延ライン７３の各タップの遅延時間は１つの
輝度クロックＲＹＣＬＫより充分短く，全体で少なくと
も輝度クロックＲＹＣＬＫ分ある。可変遅延ライン７３
において遅延された色差クロックＲＣＣＬＫ’は色差デ
ータラインメモリ７７およびＤ／Ａコンバータ７９に出
力され，色差データラインメモリ７７の読み出しクロッ
クおよびＤ／Ａコンバータ７９の変換クロックとして用
いられる。この動作により，色差データラインメモリ７
７からは上記微調整されたタイミングで色差ディジタル
信号ＲＣＤＧＳが読み出され，Ｄ／Ａコンバータ７９に
おいて上記微調整されたタイミングでＤＡ変換される。
以上の動作により，再生輝度信号出力端子９１から出力
される再生輝度信号ＹＯＵＴと再生色差信号出力端子９
２から出力される再生色差信号ＣＯＵＴとは時間差のな
いものとなる。

【００２０】上述したメモリ６１の読みだしタイミング
の調整動作による信号波形の変化を図２〜図３に示す。
図２は上述したメモリの読みだしタイミングの調整動作
を行わない場合の信号タイミング図を示しており，図３
はメモリの読みだしタイミングの調整動作後の信号タイ
ミング図を示す。図２（ａ），（ｂ）は，それぞれ輝度
データラインメモリ６１および色差データラインメモリ
７７に入力される輝度信号成分ＲＹと色差信号成分ＲＣ
とを示している。この時点では輝度信号成分ＲＹと色差
信号成分ＲＣとは時間差がない。図２（ｃ），（ｄ）は
それぞれリードイネーブル信号ＲＤＥＮＢＬ１とリード
イネーブル信号ＲＤＥＮＢＬ２とを示す，図２（ｃ），
（ｄ）においては両者は同じタイミングである。従っ
て，ラインメモリ６１とラインメモリ７７からは同じタ
イミングで，それぞれディジタル輝度信号ＲＹＤＧＳ，
ディジタル色差信号ＲＣＤＧＳが読みだされる。図２
（ｅ），（ｆ）はそれぞれ３値水平同期信号付加回路６
２の出力Ｓ６２と３値水平同期信号付加回路７８の出力
Ｓ７８とを示すが，図２（ｅ），（ｆ）においては同じ
タイミングで３値水平同期信号が付加されている。図２
（ｇ）〜（ｊ）はそれぞれ，再生輝度信号ＹＯＵＴ，輝
度水平パルスＲＹＨ，色差水平パルスＲＣＨ，再生色差
信号ＣＯＵＴを示す。この時点では，Ｄ／Ａコンバータ
６３とＤ／Ａコンバータ７９の遅延量の差と，ローパス
フィルタ６４とローパスフィルタ８０の遅延量の差によ
り再生輝度信号ＹＯＵＴと再生色差信号ＣＯＵＴには，
時間差ｔYCが発生する。従って，これらの信号から同期
分離により発生された輝度水平パルスＲＹＨ，色差水平
パルスＲＣＨにも時間差ｔYCが発生する。

【００２１】次に図３はメモリの読みだしタイミングの
調整動作後の信号タイミング図を示す。図３（ａ），
（ｂ）は，それぞれ輝度データラインメモリ６１および
色差データラインメモリ７７に入力される輝度信号成分
ＲＹと色差信号成分ＲＣとを示している。この時点では
輝度信号成分ＲＹと色差信号成分ＲＣとは時間差がな
い。図３（ｃ），（ｄ）はそれぞれリードイネーブル信
号ＲＤＥＮＢＬ１とリードイネーブル信号ＲＤＥＮＢＬ
２とを示す，図３（ｃ），（ｄ）においてはリードイネ
ーブル信号ＲＤＥＮＢＬ１はリードイネーブル信号ＲＤ
ＥＮＢＬ２に比べて上記の時間差ｔYCだけ遅れたタイミ
ングで発生される。従って，ディジタル輝度信号ＲＹＤ
ＧＳはラインメモリ６１から，ディジタル色差信号ＲＣ
ＤＧＳに比べ時間差ｔYCだけ遅れたタイミングで読みだ
される。図３（ｅ），（ｆ）はそれぞれ３値水平同期信
号付加回路６２の出力Ｓ６２と３値水平同期信号付加回
路７８の出力Ｓ７８とを示すが，輝度信号の３値水平同
期信号は，色差信号の３値水平同期信号より時間差ｔYC
遅れたタイミングで付加される。図３（ｇ）〜（ｊ）は
それぞれ，再生輝度信号ＹＯＵＴ，輝度水平パルスＲＹ
Ｈ，色差水平パルスＲＣＨ，再生色差信号ＣＯＵＴを示
す。この時点では，Ｄ／Ａコンバータ６３とＤ／Ａコン
バータ７９の遅延量の差と，ローパスフィルタ６４とロ
ーパスフィルタ８０の遅延量の差により再生輝度信号Ｙ
ＯＵＴは再生色差信号ＣＯＵＴより時間差ｔYCだけ進む
ことになるが，実際には，上述の処理により，輝度信号
はメモリから読みだす時点で，予め色差信号より時間差
ｔYC分遅延されているので，それらの時間差は相殺され
再生輝度信号ＹＯＵＴと再生色差信号ＣＯＵＴは時間差
の無いものとして出力することができる。従って，これ
らの信号から同期分離により発生された輝度水平パルス
ＲＹＨ，色差水平パルスＲＣＨにも時間差は無くなる。
しかしながら，厳密にいえば，ラインメモリ６１の読み
出しは，リードイネーブル状態で，なおかつ輝度クロッ
クＲＹＣＬＫの立ち上がりが到来した時点で初めて開始
されるので，上記のような処理を行っても，輝度クロッ
クＲＹＣＬＫ周期単位以下の時間差は以前として残って
いる。本実施例では更に色差クロックＲＣＣＬＫを遅延
させることによりこのクロック周期以下の時間差も吸収
する。

【００２２】図４に輝度クロック周期より小さい時間差
の吸収の様子を示す。尚，図４においては図３に示した
輝度クロック周期単位の時間差を吸収する処理がすでに
成されているものとする。図４（ａ），（ｆ）は，それ
ぞれ，輝度クロック周期より小さい時間差の吸収の処理
を行う前の３値水平同期信号付加回路６２の出力Ｓ６２
と３値水平同期信号付加回路７８の出力Ｓ７８の３値水
平同期信号部分をそれぞれ拡大して示したものである。
また，図４（ｂ），（ｅ）は，輝度クロック周期より小
さい時間差の吸収する前の輝度クロックと色差クロック
を示している。上述したように３値水平同期信号ＲＹＨ
−ＳＹＮＣは，３値水平同期信号ＲＣＨ−ＳＹＮＣより
時間差ｔYC遅延させる処理がなされている。しかしなが
らクロック周期以下の時間差は未だ吸収されていないた
め，この状態では実際には初期遅延量としてΔｔ0 が存
在する。図４（ｃ），（ｈ）は，それぞれローパスフィ
ルタをかけた後の３値水平同期信号ＲＹＨ−ＳＹＮＣの
３値水平同期信号ＲＣＨ−ＳＹＮＣの部分をそれぞれ拡
大して示したものである。上述したように時間差ｔYCは
相殺されるが，Δｔ0 が要因となって，時間差ΔｔYCが
輝度クロック周期以下の時間差として残る。そこで，本
実施例では，更に可変ディレイライン７３を使ってこの
時間差ΔｔYC分だけ色差クロックＲＣＣＬＫを遅延させ
る処理を行う。このようにすると３値水平同期信号ＲＣ
Ｈ−ＳＹＮＣは図４（ｊ）に示すように図４（ｆ）に比
べてΔｔYC分遅れたものとなる。よってＤ／Ａ変換，ロ
ーパスフィルタを介した後の３値水平同期信号ＲＣＨ−
ＳＹＮＣは図４（ｌ）のようになり図４（ｃ）の３値水
平同期信号ＲＹＨ−ＳＹＮＣとの時間差は無くなる。こ
れは再生輝度信号ＹＯＵＴと再生色差信号ＣＯＵＴの時
間差が無くなったことを意味する。また，それらの信号
から同期分離された輝度水平パルスＲＹＨと色差水平パ
ルスＲＣＨも図４（ｄ），（ｋ）に示すように時間差が
無くなり処理は収束する。

【００２３】第２の色差信号ＰR も第１の色差信号ＰB
と同様の回路構成で時間差を吸収できる。本発明の再生
系の映像信号処理回路は上述したものの他，種々の変形
形態をとることができる。また複数の映像信号として，
Ｒ，Ｇ，Ｂなど種々の映像信号を処理できる。

【００２４】このように，本発明の再生系の映像信号処
理回路によれば，自動的に時間差のない複数の映像信号
を再生できる。また，この自動動作により，ＶＴＲに経
年変化または温度変化が起きても，自動的に時間差のな
い映像信号が再生される。

【００２５】

【発明の効果】以上述べたように，本発明の映像信号処
理回路によれば，常に，複数の映像信号相互間において
時間差のない信号を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例の映像信号処理装置の回路構成
を示す図である。

【図２】図２（ａ）〜（ｊ）は図１において輝度クロッ
ク周期単位での時間差調整を行わなかった場合の信号波
形を示す図である。

【図３】図３（ａ）〜（ｊ）は図１において輝度クロッ
ク周期単位での時間差調整を行なった場合の信号波形を
示す図である。

【図４】図４（ａ）〜（ｌ）は図１における輝度クロッ
ク周期単位以下の時間差調整を説明するための信号波形
を示す図である。

【符号の説明】 ６１，７７ 再生用データラインメモリ ６２，７８ ３値水平同期信号付加回路 ６３，７９ Ｄ／Ａコンバータ ６４，８０ ローパスフィルタ ６５，８１ クランプ回路 ６６ タイミング制御回路 ６７ データ遅延回路 ６８，７６ 同期分離回路 ６９ 積分回路 ７０ 輝度・色差遅延差検出回路 ７１ メモリ読み出しタイミング信号発生回路 ７２ ３値水平同期信号発生回路 ７３ 可変遅延ライン ７４ 遅延制御回路 ７５ 積分回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１のディジタル映像信号成分と，上記第
   １のディタル映像信号成分と同期した第２のディジタル
   映像信号とを処理する映像信号処理回路において，上記
   第１のディジタル映像信号を記憶する第１のメモリと，
   上記第１のメモリから読みだされたディジタル映像信号
   に第１の同期信号を付加する第１の同期信号付加手段
   と，上記第１の同期信号付加手段の出力をＤ／Ａ変換し
   て第１のアナログ映像信号を生成する第１のＤ／Ａコン
   バータと，上記第１のアナログ映像信号から上記第１の
   同期信号を同期分離する手段と，上記第２のディジタル
   映像信号を記憶する第２のメモリと，上記第２のメモリ
   から読みだされたディジタル映像信号に第２の同期信号
   を付加する第２の同期信号付加手段と，上記第２の同期
   信号付加手段の出力をＤ／Ａ変換し第２のアナログ映像
   信号を生成する第２のＤ／Ａコンバータと，上記第２の
   アナログ映像信号から上記第２の同期信号を同期分離す
   る手段と，上記第１の同期信号と上記第２の同期信号と
   の時間差を算出し，その時間差が小さくなるように，上
   記第１のメモリの読みだしタイミング及び上記第１の同
   期信号の付加タイミングとを制御する手段とを有するこ
   とを特徴とする映像信号処理回路。
2. 【請求項２】上記時間差が小さくなるように，上記第１
   のメモリの読みだしクロック及び上記第１のＤ／Ａコン
   バータの変換クロックとして用いられる第１のクロッ
   ク，上記第２のメモリの読みだしクロック及び上記第２
   のＤ／Ａコンバータの変換クロックとして用いられる第
   ２のクロックの何れか一方を制御する制御手段を有する
   ことを特徴とする請求項１に記載の映像信号処理回路。