JPH08288609A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH08288609A
JPH08288609A JP9503995A JP9503995A JPH08288609A JP H08288609 A JPH08288609 A JP H08288609A JP 9503995 A JP9503995 A JP 9503995A JP 9503995 A JP9503995 A JP 9503995A JP H08288609 A JPH08288609 A JP H08288609A
Authority
JP
Japan
Prior art keywords
holes
wiring board
branch
printed wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9503995A
Other languages
English (en)
Inventor
Tomoyasu Arakawa
智安 荒川
Yasushi Takeuchi
靖 竹内
Koji Hirai
宏治 平井
Yoshimi Terayama
芳実 寺山
Toru Otaki
徹 大滝
Hideho Inagawa
秀穂 稲川
Toru Aisaka
徹 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9503995A priority Critical patent/JPH08288609A/ja
Publication of JPH08288609A publication Critical patent/JPH08288609A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 任意の複数のプリントパターンを接続するた
めに必要であった中継用のプリントパターンをなくし
て、限られた領域を有効に利用できるプリント配線基板
を提供する。 【構成】 導体膜からなる複数のプリントパターンによ
って任意の回路を構成するプリント配線基板において、
任意の複数のプリントパターンが他のプリントパターン
のために同一面上で接続できない場合に、導体膜によっ
て内壁が覆われ、一方の面に形成された1つの穴が他方
の面で複数の穴に分岐するように形成される分岐スルー
ホールを使用して配線を行う構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は導体膜によるプリントパ
ターンによってICや抵抗などの素子が配線されるプリ
ント配線基板に関する。
【0002】
【従来の技術】従来のプリント配線基板では、基板上に
スルーホールを形成して異なる配線層にあるプリントパ
ターンを電気的に接続する手法が広く採用されている。
スルーホールは任意の2つのプリントパターンが他のプ
リントパターンのために同一配線層で接続できない場合
や異なる配線層にあるプリントパターン同士を接続する
場合などに用いられ、主として高密度実装を目的として
使用される。
【0003】このような従来のスルーホールを用いたプ
リント配線基板を図6に示す。図6は従来のプリント配
線基板の構造を示す図であり、同図(a)は上面図、同
図(b)はそのG−G線断面図、同図(c)は下面図で
ある。なお、図6は任意の2つのプリントパターンが他
のプリントパターンのために同一面上で接続できない場
合のスルーホールの使用例である。
【0004】図6(a)において、基板51の上面には
導体膜からなるプリントパターンである第1の導体52
および第2の導体53が形成されている。第1の導体5
2および第2の導体53にはそれぞれスルーホール56
が設けられ、スルーホール56は図6(b)に示すよう
に基板1の下面までそれぞれ垂直に貫通して形成されて
いる。
【0005】基板51の下面には図6(c)に示すよう
に貫通した2つのスルーホール56を接続するように導
体膜からなるプリントパターンである中継パターン54
が形成されている。スルーホール56の内壁は導体膜に
よって覆われているため、第1の導体52と第2の導体
53とは2つのスルーホール56と中継パターン54と
を介してそれぞれ電気的に接続される。
【0006】
【発明が解決しようとする課題】上述したように、従来
のプリント配線基板では、基板上に高密度実装を行うた
めには、スルーホールを使用した配線が避けられないの
が実情である。しかし、上記従来のスルーホールでは第
1の導体と第2の導体とを他の配線層で中継する中継パ
ターンの占有面積が大きくなって基板上の限られた領域
を有効に利用することが困難になるという問題があっ
た。
【0007】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、任意の
複数のプリントパターンを接続するために必要であった
中継用のプリントパターンをなくして、限られた領域を
有効に利用できるプリント配線基板を提供することを目
的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明のプリント配線基板は、少なくとも1つの配
線層を有し、導体膜からなる複数のプリントパターンに
よって任意の回路を構成するプリント配線基板におい
て、導体膜によって内壁が覆われ、一方の面に形成され
た1つの穴が他方の面で複数の穴に分岐するように形成
される分岐スルーホールを有することを特徴とする。
【0009】また、複数の配線層を有し、導体膜からな
る複数のプリントパターンによって任意の回路を構成す
るプリント配線基板において、導体膜によって内壁が覆
われ、複数の配線層のうちいずれか1つの配線層に形成
された1つの穴が他のいずれかの配線層で複数の穴に分
岐するように形成される分岐スルーホールを有すること
を特徴とする。
【0010】このとき、前記分岐スルーホールは前記1
つの穴の周辺にランドが形成されなくてもよい。
【0011】また、前記分岐スルーホールを複数設け、
各分岐スルーホールの内壁に設けられた導体膜によって
それぞれが電気的に接続されて形成されてもよく、前記
複数の分岐スルーホールがそれぞれ磁性体膜で覆われて
いてもよい。
【0012】
【作用】上記のように構成された本発明のプリント配線
基板は、分岐スルーホールが一方の面に形成された1つ
の穴から他方の面で複数の穴に分岐するように形成され
るので、他方の面に形成された任意の複数のプリントパ
ターンを分岐スルーホールを介して接続すれば、従来必
要であった中継用のプリントパターンが不要になる。
【0013】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0014】(第1実施例)図1は本発明のプリント配
線基板の第1実施例の構造を示す図であり、同図(a)
は上面図、同図(b)はそのA−A線断面図、同図
(c)は下面図である。本実施例では任意の2つのプリ
ントパターンが他のプリントパターンのために同一面上
で接続できない場合を例にして説明する。
【0015】図1(a)において、基板1の上面には導
体膜からなるプリントパターンである第1の導体2と第
2の導体3とが形成されている。また、第1の導体2と
第2の導体3とには、それぞれを電気的に接続するため
の分岐スルーホール7が設けられている。
【0016】ここで分岐スルーホール7は、図1
(b)、(c)に示すように基板1の下面では1つの穴
であり、基板1の上面までの間に2つの穴に分岐する形
状となっている。分岐スルーホール7の内壁は導体膜に
よって覆われているため、第1の導体2と第2の導体3
とはこの分岐スルーホール7を介して電気的に接続され
る。したがって、従来例で示したような第1の導体2と
第2の導体3とを電気的に接続するための基板1の下面
に設けられていた中継用のプリントパターンが不要にな
る。
【0017】よって、上記分岐スルーホールを用いて配
線することにより、基板下面で必要であったプリントパ
ターンの面積を少なくすることができるため、プリント
配線基板の実装効率を向上させることができる。
【0018】(第2実施例)図2は本発明のプリント配
線基板の第2実施例の構造を示す図であり、同図(a)
は上面図、同図(b)はそのB−B線断面図、同図
(c)はC−C線断面図、同図(d)は下面図である。
【0019】図2(a)において、基板11の上面には
導体膜からなるプリントパターンである第1の導体1
2、第2の導体13、および第3の導体14が形成され
ている。
【0020】本実施例の分岐スルーホール17は、上記
第1の導体12、第2の導体13、および第3の導体1
4をそれぞれ電気的に接続するために、基板11の下面
で1つの穴であったスルーホールが基板11の上面まで
の間に3つの穴に分岐する形状となっている。
【0021】この場合、基板下面での必要なプリントパ
ターン面積をさらに少なくすることができるため、プリ
ント配線基板の実装効率をより向上させることができ
る。
【0022】なお、本実施例の分岐スルーホール17の
分岐数は3つであるが、分岐数は3つである必要はなく
それ以上に分岐していてもよい。
【0023】(第3実施例)図3は本発明のプリント配
線基板の第3実施例の構造を示す図であり、同図(a)
は上面図、同図(b)はそのD−D線断面図、同図
(c)は下面図である。図3(a)において、基板21
の上面には導体膜からなるプリントパターンである第1
の導体22と第2の導体23とが形成されている。
【0024】本実施例の分岐スルーホール28は基板2
1の下面の穴周辺にランドが設けられていない点が第1
実施例と異なる。その他の形状は第1実施例と同様であ
るのでその説明は省略する。
【0025】この場合、分岐スルーホール28の穴周辺
にランドがないため、配線に使用できる面積がさらに増
えて、プリント配線基板の実装効率をより向上させるこ
とができる。
【0026】また、片面のみを用いて配線を行う片面プ
リント配線基板では本実施例の分岐スルーホールを用い
ることで、下面側に導体膜を露出することなく実装密度
を向上させることができる。
【0027】(第4実施例)図4は本発明のプリント配
線基板の第4実施例の構造を示す図であり、同図(a)
は上面図、同図(b)はそのE−E線断面図、同図
(c)は下面図である。図4(a)において、基板31
の上面には導体膜からなるプリントパターンである第1
の導体32と第2の導体33とが形成され、第1の導体
32と第2の導体33との間には複数のランドのない分
岐スルーホール38が直列に配置されている。
【0028】第1の導体32と第2の導体33と分岐ス
ルーホール38とは、各分岐スルーホール38の内壁に
設けられた導体膜によってそれぞれが電気的に接続され
ている。
【0029】分岐スルーホール38にはランドを設けて
もよく、その数や寸法等を自由に設定してもよい。この
ことによって任意のインダクタンス値をもつプリントイ
ンダクタを形成することができる。
【0030】なお、本実施例の分岐スルーホール38は
直線上に配置されているが、直線上に配置される必要は
なく、各分岐スルーホール38が内壁に設けられた導体
膜によってそれぞれ電気的に接続されていれば、どのよ
うな形状で配置されていてもよい。
【0031】(第5実施例)図5は本発明のプリント配
線基板の第5実施例の構造を示す図であり、同図(a)
は上面図、同図(b)はそのF−F線断面図、同図
(c)は下面図である。図5(a)において、基板41
の上面には導体膜からなるプリントパターンである第1
の導体42と第2の導体43とが形成されている。第1
の導体42と第2の導体43との間には複数のランドの
ない分岐スルーホール48が直列に配置され、分岐スル
ーホール48によってプリントインダクタが形成された
基板41の上面および下面それぞれに磁性体材料膜49
が形成されている。
【0032】このような構成にすることにより、第4実
施例と比較して、より大きなインダクタンス値をもつプ
リントインダクタを少ない面積で形成することができ
る。
【0033】なお、上記各実施例では導体膜からなるプ
リントパターンが基板の上面と下面とに形成される両面
プリント配線基板を例にして説明しているが、両面プリ
ント配線基板に限らず複数の配線層を有する多層プリン
ト配線基板に上記各実施例を適用してもよい。この場
合、分岐スルーホールは複数の配線層のうちのいずれか
2つの配線層間に形成される。
【0034】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
【0035】請求項1および2に記載のものにおいて
は、1つの穴から複数の穴に分岐する分岐スルーホール
を用いて任意の複数のプリントパターンを配線すること
により、プリント配線基板の実装効率を向上させること
ができる。
【0036】請求項3に記載のものにおいては、分岐し
たスルーホールの穴周辺にランドがないため、配線に使
用できる面積がさらに増えて、プリント配線基板の実装
効率がより向上する。
【0037】請求項4に記載のものにおいては、任意の
インダクタンス値をもつインダクタを形成することがで
きる。
【0038】請求項5に記載のものにおいては、分岐し
たスルーホールをそれぞれ磁性体膜で覆うことで、より
大きなインダクタンス値をもつインダクタを少ない面積
で形成することができる。
【図面の簡単な説明】
【図1】本発明のプリント配線基板の第1実施例の構造
を示す図であり、同図(a)は上面図、同図(b)はそ
のA−A線断面図、同図(c)は下面図である。
【図2】図2は本発明のプリント配線基板の第2実施例
の構造を示す図であり、同図(a)は上面図、同図
(b)はそのB−B線断面図、同図(c)はC−C線断
面図、同図(d)は下面図である。
【図3】本発明のプリント配線基板の第3実施例の構造
を示す図であり、同図(a)は上面図、同図(b)はそ
のD−D線断面図、同図(c)は下面図である。
【図4】本発明のプリント配線基板の第4実施例の構造
を示す図であり、同図(a)は上面図、同図(b)はそ
のE−E線断面図、同図(c)は下面図である。
【図5】本発明のプリント配線基板の第5実施例の構造
を示す図であり、同図(a)は上面図、同図(b)はそ
のF−F線断面図、同図(c)は下面図である。
【図6】従来のプリント配線基板の構造を示す図であ
り、同図(a)は上面図、同図(b)はそのG−G線断
面図、同図(c)は下面図である。
【符号の説明】
1、11、21、31、41 基板 2、12、22、32、42 第1の導体 3、13、23、33、43 第2の導体 7、17、28、38、48 分岐スルーホール 14 第3の導体 49 磁性体材料膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺山 芳実 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 大滝 徹 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 稲川 秀穂 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つの配線層を有し、導体膜
    からなる複数のプリントパターンによって任意の回路を
    構成するプリント配線基板において、 導体膜によって内壁が覆われ、一方の面に形成された1
    つの穴が他方の面で複数の穴に分岐するように形成され
    る分岐スルーホールを有することを特徴とするプリント
    配線基板。
  2. 【請求項2】 複数の配線層を有し、導体膜からなる複
    数のプリントパターンによって任意の回路を構成するプ
    リント配線基板において、 導体膜によって内壁が覆われ、複数の配線層のうちいず
    れか1つの配線層に形成された1つの穴が他のいずれか
    の配線層で複数の穴に分岐するように形成される分岐ス
    ルーホールを有することを特徴とするプリント配線基
    板。
  3. 【請求項3】 請求項1または2に記載のプリント配線
    基板において、 前記分岐スルーホールは前記1つの穴の周辺にランドが
    形成されないことを特徴とするプリント配線基板。
  4. 【請求項4】 請求項1ないし3いずれか1項に記載の
    プリント配線基板において、 前記分岐スルーホールを複数設け、各分岐スルーホール
    の内壁に設けられた導体膜によってそれぞれが電気的に
    接続されて形成されることを特徴とするプリント配線基
    板。
  5. 【請求項5】 請求項4に記載のプリント配線基板にお
    いて、 前記複数の分岐スルーホールがそれぞれ磁性体膜で覆わ
    れていることを特徴とするプリント配線基板。
JP9503995A 1995-04-20 1995-04-20 プリント配線基板 Pending JPH08288609A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9503995A JPH08288609A (ja) 1995-04-20 1995-04-20 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9503995A JPH08288609A (ja) 1995-04-20 1995-04-20 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH08288609A true JPH08288609A (ja) 1996-11-01

Family

ID=14126940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9503995A Pending JPH08288609A (ja) 1995-04-20 1995-04-20 プリント配線基板

Country Status (1)

Country Link
JP (1) JPH08288609A (ja)

Similar Documents

Publication Publication Date Title
US3102213A (en) Multiplanar printed circuits and methods for their manufacture
US5726863A (en) Multilayer printed circuit board
GB1571367A (en) Printed circuit boards
JPH04793A (ja) プリント配線板における電磁波シールド層とアース回路の接続方法
US4361634A (en) Artwork master for production of multilayer circuit board
JPH04340795A (ja) プリント配線板
JPH08288609A (ja) プリント配線基板
JP2712295B2 (ja) 混成集積回路
JP2000223316A (ja) 基板に設けたコイル構造
JPH02237142A (ja) 半導体搭載用基板の製造方法
JPS5814626Y2 (ja) 多層プリント板
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPH0750476A (ja) 多層印刷配線板
JPH066031A (ja) プリント配線板の製造方法
JPH0774475A (ja) メッシュパターン構造
JP3184090B2 (ja) 集積回路搭載用基板
JPH0534139Y2 (ja)
JPS60127797A (ja) 多層プリント配線基板
JPH0256996A (ja) 多層配線板
JPH08316637A (ja) 多層基板及び多層基板の形成方法
JP2000123893A (ja) ライトアングルコネクタ
JPH02185096A (ja) 厚膜多層回路基板
JPS6362396A (ja) スル−ホ−ルを有した基板構造
JPS60194556A (ja) 抵抗多層印刷基板