JPH08264716A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08264716A JPH08264716A JP7062602A JP6260295A JPH08264716A JP H08264716 A JPH08264716 A JP H08264716A JP 7062602 A JP7062602 A JP 7062602A JP 6260295 A JP6260295 A JP 6260295A JP H08264716 A JPH08264716 A JP H08264716A
- Authority
- JP
- Japan
- Prior art keywords
- logic signal
- analog circuit
- signal wiring
- semiconductor device
- circuit section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Noise Elimination (AREA)
- Shift Register Type Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ロジック信号により誘導されるノイズを防止
する。 【構成】 同一半導体基板上に、アナログ回路部１と、
このアナログ回路部１に隣接して配されたロジック信号
配線部とを備えた半導体装置において、前記ロジック信
号配線部は、互いに逆相であって少なくとも一回互いに
交差させた２本のロジック信号配線２，３からなる信号
配線対の一又は二つ以上から構成されている。
する。 【構成】 同一半導体基板上に、アナログ回路部１と、
このアナログ回路部１に隣接して配されたロジック信号
配線部とを備えた半導体装置において、前記ロジック信
号配線部は、互いに逆相であって少なくとも一回互いに
交差させた２本のロジック信号配線２，３からなる信号
配線対の一又は二つ以上から構成されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に光センサ、ＤＲＡＭ、アナログメモリ等のアナログ回
路部と、このアナログ回路部に隣接して配されたロジッ
ク信号配線部とを備えた半導体装置に関するものであ
る。
に光センサ、ＤＲＡＭ、アナログメモリ等のアナログ回
路部と、このアナログ回路部に隣接して配されたロジッ
ク信号配線部とを備えた半導体装置に関するものであ
る。
【０００２】
【従来の技術】同一半導体基板上にアナログ回路部とロ
ジック信号配線部とを備えた半導体装置では、ロジック
信号によりアナログ回路部にノイズがロジック信号配線
とアナログ回路部との寄生結合容量を通して誘導され、
このノイズにより、アナログ回路部からの信号のＳ／Ｎ
比が低下してしまうという問題がある。図４は、アナロ
グ回路部に光センサを用いた場合の上記の問題点を説明
するための図である。図４（ａ）は、該半導体装置の部
分的なレイアウト図で、１は光センサ、２はφ1パルス
を有するロジック信号線、Ｃはロジック信号線２と光セ
ンサ１との寄生結合容量である。図４（ａ）のような、
レイアウト構成の場合、光センサ１から出力される信号
は図４（ｂ）に示すように、ロジック信号φ1 に同期し
て、寄生結合容量Ｃにより誘導ノイズが発生して、適正
な信号値が得られない。上記の問題に対して従来は例え
ば、 ロジック信号配線をアナログ回路部から出来るだけ
離して配置し、ロジック信号配線とアナログ回路部との
寄生結合容量を無視できるぐらい小さくする。 ロジック信号配線上を導電体膜でおおい寄生の結合
容量を小さくする。 ロジック信号配線のパルス振幅を部分的に小さく
し、誘導されるノイズレベルを小さくする。等の対策が
講じられている。
ジック信号配線部とを備えた半導体装置では、ロジック
信号によりアナログ回路部にノイズがロジック信号配線
とアナログ回路部との寄生結合容量を通して誘導され、
このノイズにより、アナログ回路部からの信号のＳ／Ｎ
比が低下してしまうという問題がある。図４は、アナロ
グ回路部に光センサを用いた場合の上記の問題点を説明
するための図である。図４（ａ）は、該半導体装置の部
分的なレイアウト図で、１は光センサ、２はφ1パルス
を有するロジック信号線、Ｃはロジック信号線２と光セ
ンサ１との寄生結合容量である。図４（ａ）のような、
レイアウト構成の場合、光センサ１から出力される信号
は図４（ｂ）に示すように、ロジック信号φ1 に同期し
て、寄生結合容量Ｃにより誘導ノイズが発生して、適正
な信号値が得られない。上記の問題に対して従来は例え
ば、 ロジック信号配線をアナログ回路部から出来るだけ
離して配置し、ロジック信号配線とアナログ回路部との
寄生結合容量を無視できるぐらい小さくする。 ロジック信号配線上を導電体膜でおおい寄生の結合
容量を小さくする。 ロジック信号配線のパルス振幅を部分的に小さく
し、誘導されるノイズレベルを小さくする。等の対策が
講じられている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では次のような問題があった。 ロジック信号配線をアナログ回路部から出来るだけ
離して配置する場合では、チップサイズによる制限をう
け十分な効果が得られない。また逆に、十分な効果を得
ようとするとチップサイズが大きくなってしまう。 ロジック信号配線を導電体膜でおおう場合では、製
造工程の新たな追加が必要である。 ロジック信号のパルス振幅を部分的に小さくする場
合では、この対策にともない周辺回路の増加をまねく。
来例では次のような問題があった。 ロジック信号配線をアナログ回路部から出来るだけ
離して配置する場合では、チップサイズによる制限をう
け十分な効果が得られない。また逆に、十分な効果を得
ようとするとチップサイズが大きくなってしまう。 ロジック信号配線を導電体膜でおおう場合では、製
造工程の新たな追加が必要である。 ロジック信号のパルス振幅を部分的に小さくする場
合では、この対策にともない周辺回路の増加をまねく。
【０００４】そこで本発明では、上記の問題点を、チッ
プサイズの制限をうけず、製造工程及び周辺回路の増加
なしで、解決することを目的とする。
プサイズの制限をうけず、製造工程及び周辺回路の増加
なしで、解決することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、同一半導体基板上に、アナ
ログ回路部と、このアナログ回路部に隣接して配された
ロジック信号配線部とを備えた半導体装置において、前
記ロジック信号配線部は、互いに逆相であって少なくと
も一回互いに交差させた２本のロジック信号配線からな
る信号配線対の一又は二つ以上から構成されていること
を特徴とする。
め、本発明の半導体装置は、同一半導体基板上に、アナ
ログ回路部と、このアナログ回路部に隣接して配された
ロジック信号配線部とを備えた半導体装置において、前
記ロジック信号配線部は、互いに逆相であって少なくと
も一回互いに交差させた２本のロジック信号配線からな
る信号配線対の一又は二つ以上から構成されていること
を特徴とする。
【０００６】なお、上記半導体装置において、前記信号
配線対の内の一のロジック信号配線と前記アナログ回路
部とで生ずる寄生結合容量と、他のロジック信号配線と
前記アナログ回路部とで生ずる寄生結合容量とが等しく
なるように交差部を設けることが望ましい。
配線対の内の一のロジック信号配線と前記アナログ回路
部とで生ずる寄生結合容量と、他のロジック信号配線と
前記アナログ回路部とで生ずる寄生結合容量とが等しく
なるように交差部を設けることが望ましい。
【０００７】
【作用】上記本発明の半導体装置によれば、アナログ回
路部に隣接して配されたロジック信号配線部は、信号配
線対を構成する２本のロジック信号配線が互いに逆相で
あって少なくとも一回互いに交差されているので、一の
ロジック信号配線がアナログ回路部に寄生結合容量を通
して与える影響と、他のロジック信号配線がアナログ回
路部に寄生結合容量を通して与える影響とが相殺され、
アナログ回路部からは、ロジック信号からの誘導ノイズ
の少ないローノイズな信号を取り出すことができる。
路部に隣接して配されたロジック信号配線部は、信号配
線対を構成する２本のロジック信号配線が互いに逆相で
あって少なくとも一回互いに交差されているので、一の
ロジック信号配線がアナログ回路部に寄生結合容量を通
して与える影響と、他のロジック信号配線がアナログ回
路部に寄生結合容量を通して与える影響とが相殺され、
アナログ回路部からは、ロジック信号からの誘導ノイズ
の少ないローノイズな信号を取り出すことができる。
【０００８】なお、交差部を、一のロジック信号配線と
アナログ回路部とで生ずる寄生結合容量と、他のロジッ
ク信号配線とアナログ回路部とで生ずる寄生結合容量と
が等しくなるように設ければ、２本のロジック信号配線
がアナログ回路部に寄生結合容量を通して与える影響を
より小さく又は消滅させることができるので、より望ま
しい。また、交差部は１つのアナログ回路部に対して、
複数設けてもよい。
アナログ回路部とで生ずる寄生結合容量と、他のロジッ
ク信号配線とアナログ回路部とで生ずる寄生結合容量と
が等しくなるように設ければ、２本のロジック信号配線
がアナログ回路部に寄生結合容量を通して与える影響を
より小さく又は消滅させることができるので、より望ま
しい。また、交差部は１つのアナログ回路部に対して、
複数設けてもよい。
【０００９】上記本発明の半導体装置は、１つのアナロ
グ回路部に対して、２本のロジック信号配線からなる信
号配線対が２以上有る場合、２以上のアナログ回路部に
対して、２本のロジック信号配線からなる信号配線対が
１つ有る場合、２以上のアナログ回路部に対して、２本
のロジック信号配線からなる信号配線対が２以上有る場
合にも適用できることは勿論である。例えば、２以上の
信号配線対、２以上のアナログ回路部が存在する場合、
すべての信号配線対について、それぞれの逆相信号配線
を隣接し、かつ交差させ、その交差部をアナログ回路部
の配置及び個数に対応して、複数個設けることで実現で
き、すべてのアナログ回路部から、ロジック信号からの
誘導ノイズの少ないローノイズな信号を取り出すことが
できる。
グ回路部に対して、２本のロジック信号配線からなる信
号配線対が２以上有る場合、２以上のアナログ回路部に
対して、２本のロジック信号配線からなる信号配線対が
１つ有る場合、２以上のアナログ回路部に対して、２本
のロジック信号配線からなる信号配線対が２以上有る場
合にも適用できることは勿論である。例えば、２以上の
信号配線対、２以上のアナログ回路部が存在する場合、
すべての信号配線対について、それぞれの逆相信号配線
を隣接し、かつ交差させ、その交差部をアナログ回路部
の配置及び個数に対応して、複数個設けることで実現で
き、すべてのアナログ回路部から、ロジック信号からの
誘導ノイズの少ないローノイズな信号を取り出すことが
できる。
【００１０】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 （第一の実施例）本発明の第一の実施例を図１を用いて
説明する。図１（ａ）は本発明の半導体装置の第一の実
施例の部分的なレイアウト図で、図中１はアナログ回路
部であるところのフォトダイオードより構成される光セ
ンサ、２はφ1 パルスを有するロジック信号配線、３は
配線２の逆相パルスであるバーφ1 パルスを有するロジ
ック信号配線である。Ｃは、配線２と光センサ１の信号
を取り出す電極となる、受光面との間に形成される寄生
結合容量である。Ｃ′はＣと同様に形成される、配線３
と光センサ１間の寄生結合容量である。配線２，３は光
センサ中心からの距離が最小となる点で交差して、配置
されており、交差部分以外は同じ層同じ線幅の導電層で
形成されている。図１（ａ）のように、ロジック信号配
線を交差させて配置することにより、ＣとＣ′との値は
等しくなる。その結果φ1 パルスによる光センサ受光面
への静電誘導とバーφ1パルスによる静電誘導との合計
は相殺されて常に一定となり、ロジック信号による、誘
導ノイズは防げ、図１（ｂ）に示すような、適正な信号
値を、光センサから取り出すことができる。なお本発明
は特に高インピーダンスのアナログ回路部に好適であ
り、アナログ回路部は上記の他にフォトトランジスタ等
の光センサ、あるいはＤＲＡＭ、アナログメモリ等でも
よい。
詳細に説明する。 （第一の実施例）本発明の第一の実施例を図１を用いて
説明する。図１（ａ）は本発明の半導体装置の第一の実
施例の部分的なレイアウト図で、図中１はアナログ回路
部であるところのフォトダイオードより構成される光セ
ンサ、２はφ1 パルスを有するロジック信号配線、３は
配線２の逆相パルスであるバーφ1 パルスを有するロジ
ック信号配線である。Ｃは、配線２と光センサ１の信号
を取り出す電極となる、受光面との間に形成される寄生
結合容量である。Ｃ′はＣと同様に形成される、配線３
と光センサ１間の寄生結合容量である。配線２，３は光
センサ中心からの距離が最小となる点で交差して、配置
されており、交差部分以外は同じ層同じ線幅の導電層で
形成されている。図１（ａ）のように、ロジック信号配
線を交差させて配置することにより、ＣとＣ′との値は
等しくなる。その結果φ1 パルスによる光センサ受光面
への静電誘導とバーφ1パルスによる静電誘導との合計
は相殺されて常に一定となり、ロジック信号による、誘
導ノイズは防げ、図１（ｂ）に示すような、適正な信号
値を、光センサから取り出すことができる。なお本発明
は特に高インピーダンスのアナログ回路部に好適であ
り、アナログ回路部は上記の他にフォトトランジスタ等
の光センサ、あるいはＤＲＡＭ、アナログメモリ等でも
よい。
【００１１】なお、本実施例においては、交差部が一つ
の場合を示したが図３に示すように２以上設けてもよ
い。この場合、図３に示すＣ1′及びＣ2′が配線３と光
センサ間の寄生結合容量となり、寄生結合容量の値がＣ
＝Ｃ1′＋Ｃ2′となるように交差部が設けられる。 （第二の実施例）本発明の第二の実施例を図２を用いて
説明する。図２は本発明の半導体装置の第二の実施例の
部分的なレイアウト図で、図中、１はアナログ回路部で
あるフォトダイオードより構成される光センサ、２，
４，６，…はφ1 ，φ2 ，φ3，…パルスを有するロジ
ック信号配線、３，５，７，…は配線２，４，６，…の
逆相パルスであるバーφ1 ，バーφ2 ，バーφ3 ，…パ
ルスを有するロジック信号配線である。Ｃ11，Ｃ12，Ｃ
13，…Ｃnmは配線２と光センサ１の信号を取り出す電極
となる受光面との間に形成される寄生結合容量である。
Ｃ′11，Ｃ′12，Ｃ′ 13，…Ｃ′nmはＣ11，Ｃ12，
Ｃ13，…Ｃnmと同様に形成される配線３と光センサ１間
の寄生結合容量である。図２のようにロジック信号配線
を配置することにより、Ｃ11とＣ′11，Ｃ12とＣ′12，
Ｃ13とＣ′13，…，ＣnmとＣ′nmは等しくなる。同様に
それぞれの光センサ１と配線４及び５との間に形成され
る結合容量、配線６及び７との間に形成される結合容
量、…も等しくなる。その結果φ1 ，φ 2 ，φ3 ，…に
よる光センサ受光面への静電誘導と、バーφ1 ，バーφ
2 ，バーφ3 ，…による静電誘導の合計はすべての光セ
ンサについてそれぞれ相殺されて一定値となり、ロジッ
ク信号による誘導ノイズを防ぐことができる。なお、本
発明は特に高インピーダンスのアナログ回路部に好適で
あり、アナログ回路部は上記の他にフォトトランジスタ
等を用いた光センサ、あるいはＤＲＡＭ、アナログメモ
リ等でもよい。
の場合を示したが図３に示すように２以上設けてもよ
い。この場合、図３に示すＣ1′及びＣ2′が配線３と光
センサ間の寄生結合容量となり、寄生結合容量の値がＣ
＝Ｃ1′＋Ｃ2′となるように交差部が設けられる。 （第二の実施例）本発明の第二の実施例を図２を用いて
説明する。図２は本発明の半導体装置の第二の実施例の
部分的なレイアウト図で、図中、１はアナログ回路部で
あるフォトダイオードより構成される光センサ、２，
４，６，…はφ1 ，φ2 ，φ3，…パルスを有するロジ
ック信号配線、３，５，７，…は配線２，４，６，…の
逆相パルスであるバーφ1 ，バーφ2 ，バーφ3 ，…パ
ルスを有するロジック信号配線である。Ｃ11，Ｃ12，Ｃ
13，…Ｃnmは配線２と光センサ１の信号を取り出す電極
となる受光面との間に形成される寄生結合容量である。
Ｃ′11，Ｃ′12，Ｃ′ 13，…Ｃ′nmはＣ11，Ｃ12，
Ｃ13，…Ｃnmと同様に形成される配線３と光センサ１間
の寄生結合容量である。図２のようにロジック信号配線
を配置することにより、Ｃ11とＣ′11，Ｃ12とＣ′12，
Ｃ13とＣ′13，…，ＣnmとＣ′nmは等しくなる。同様に
それぞれの光センサ１と配線４及び５との間に形成され
る結合容量、配線６及び７との間に形成される結合容
量、…も等しくなる。その結果φ1 ，φ 2 ，φ3 ，…に
よる光センサ受光面への静電誘導と、バーφ1 ，バーφ
2 ，バーφ3 ，…による静電誘導の合計はすべての光セ
ンサについてそれぞれ相殺されて一定値となり、ロジッ
ク信号による誘導ノイズを防ぐことができる。なお、本
発明は特に高インピーダンスのアナログ回路部に好適で
あり、アナログ回路部は上記の他にフォトトランジスタ
等を用いた光センサ、あるいはＤＲＡＭ、アナログメモ
リ等でもよい。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
チップサイズの制限をうけず、製造工程及び周辺回路の
増加なしに、ロジック信号により誘導されるノイズを防
止し、良好な特性を有する光センサ、ＤＲＡＭ、アナロ
グメモリ等を実現できる。
チップサイズの制限をうけず、製造工程及び周辺回路の
増加なしに、ロジック信号により誘導されるノイズを防
止し、良好な特性を有する光センサ、ＤＲＡＭ、アナロ
グメモリ等を実現できる。
【図１】本発明第一の実施例に係る図である。
【図２】本発明第二の実施例に係る図である。
【図３】本発明第一の実施例の他の構成例に係る図であ
る。
る。
【図４】従来の半導体装置の構成を示す図である。
１ アナログ回路部である光センサ ２ φ1 パルスを有するロジック信号配線 ３ バーφ1 パルスを有するロジック信号配線 ４ φ2 パルスを有するロジック信号配線 ５ バーφ2 パルスを有するロジック信号配線 ６ φ3 パルスを有するロジック信号配線 ７ バーφ3 パルスを有するロジック信号配線
Claims (2)
- 【請求項１】 同一半導体基板上に、アナログ回路部
と、このアナログ回路部に隣接して配されたロジック信
号配線部とを備えた半導体装置において、 前記ロジック信号配線部は、互いに逆相であって少なく
とも一回互いに交差させた２本のロジック信号配線から
なる信号配線対の一又は二つ以上から構成されているこ
とを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記信号配線対の内の一のロジック信号配線と前記アナロ
グ回路部とで生ずる寄生結合容量と、他のロジック信号
配線と前記アナログ回路部とで生ずる寄生結合容量とが
等しくなるように交差部を設けたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062602A JPH08264716A (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7062602A JPH08264716A (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264716A true JPH08264716A (ja) | 1996-10-11 |
Family
ID=13205050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7062602A Pending JPH08264716A (ja) | 1995-03-22 | 1995-03-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08264716A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009043331A (ja) * | 2007-08-08 | 2009-02-26 | Rohm Co Ltd | シフトレジスタ |
-
1995
- 1995-03-22 JP JP7062602A patent/JPH08264716A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009043331A (ja) * | 2007-08-08 | 2009-02-26 | Rohm Co Ltd | シフトレジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432963B2 (ja) | 半導体集積回路 | |
| US6636053B1 (en) | Capacitive pixel for fingerprint sensor | |
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| JPS6344759A (ja) | 光電変換装置 | |
| JPH08335784A (ja) | 多層配線基板 | |
| JPS5884455A (ja) | 半導体記憶装置 | |
| JPH08264716A (ja) | 半導体装置 | |
| JPH11186486A (ja) | 半導体集積回路装置 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JP2788783B2 (ja) | 半導体集積回路 | |
| US6187608B1 (en) | Solid state image sensor and method for fabricating the same | |
| JPH0588552B2 (ja) | ||
| JP3006739B2 (ja) | 半導体集積回路装置 | |
| JPH0531864B2 (ja) | ||
| JPS61251162A (ja) | 半導体抵抗素子の構造 | |
| US5337474A (en) | Process for fabricating electronic devices and image sensor | |
| JPH03120848A (ja) | 半導体集積回路 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH0329197B2 (ja) | ||
| JP2628931B2 (ja) | 圧力センサ | |
| JPH05109913A (ja) | 半導体集積回路の配線構造 | |
| JP2764721B2 (ja) | 密着型イメージセンサ | |
| JPH034046Y2 (ja) | ||
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPS60165752A (ja) | 半導体集積回路 |