JP2009043331A

JP2009043331A - シフトレジスタ

Info

Publication number: JP2009043331A
Application number: JP2007206988A
Authority: JP
Inventors: Daisuke Nishinohara; 大介西ノ原
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2007-08-08
Filing date: 2007-08-08
Publication date: 2009-02-26

Abstract

【課題】本発明は、回路規模を増大することなく、動作の安定化を実現することが可能なシフトレジスタを提供することを目的とする。
【解決手段】本発明に係るシフトレジスタは、フリップフロップＦＦを直列多段に重ねて構成され、第１クロックラインＬ１及び第２クロックラインＬ２の一方から入力されるクロック信号ＣＫ１と、他方から入力される反転クロック信号ＣＫ１Ｎとを用いて、シリアルの入力データ信号Ｄｉｎを一桁ずつ順次シフトさせながら格納していくシフトレジスタであって、第１クロックラインＬ１及び第２クロックラインＬ２については、それぞれ、フリップフロップＦＦの所定段数毎に、敷設位置の入れ替え、信号論理の反転、及び、信号供給先の入れ替えが行われる構成とされている。
【選択図】図１

Description

本発明は、フリップフロップを直列多段に重ねて構成されたシフトレジスタの動作安定化技術に関するものである。

図２は、シフトレジスタの一従来例を示すブロック図である。

本図に示すように、一般的なシフトレジスタは、インバータをループ状に接続して成るマスタ・スレーブ型のＤフリップフロップＦＦを直列多段に重ねて構成され、第１クロックラインＬ１から入力されるクロック信号ＣＫ１と、第２クロックラインＬ２から入力される反転クロック信号ＣＫ１Ｎ（クロック信号ＣＫ１の位相を反転させたクロック信号）を用いて、シリアルの入力データ信号Ｄｉｎを一桁ずつ順次シフトさせながら格納していく構成とされていた。

また、ＤフリップフロップＦＦの直列段数が多い場合、第１クロックラインＬ１及び第２クロックラインＬ２には、それぞれ、クロック信号ＣＫ１及び反転クロック信号ＣＫ１Ｎの減衰（鈍り）を防止する手段として、図２に示すように、ＤフリップフロップＦＦのＮ段毎（Ｎは複数）にバッファＢＵＦ（インバータの２段直列回路）が挿入されていた。

なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１や特許文献２を挙げることができる。
特開平６−１７６５９３号公報特開２００３−１８８６９１号公報

確かに、上記従来のシフトレジスタであれば、ディスプレイドライバ、液晶ディスプレイ、有機ＥＬディスプレイ、メモリドライバ、ＳＲＡＭ、ＤＲＡＭ、イメージセンサ、ＦＩＦＯ、ＦＩＬＯ（デジタルディレイ回路）など、様々なアプリケーションに適用することが可能である。

しかしながら、上記従来のシフトレジスタでは、第１クロックラインＬ１から分岐されてＤフリップフロップＦＦにクロック信号ＣＫ１を伝達する配線の長さと、第２クロックラインＬ２から分岐されてＤフリップフロップＦＦに反転クロック信号ＣＫ１Ｎを伝達する配線の長さには差違があり、このような配線長の違いに応じて、第１クロックラインＬ１にかかる負荷と第２クロックラインＬ２にかかる負荷にも差違が生じていた。

例えば、図２の例では、各段のＤフリップフロップＦＦに対して、第１クロックラインＬ１の方が第２クロックラインＬ２よりも近い位置に敷設されているため、第１クロックラインＬ１にかかる負荷は比較的軽くなり、第２クロックラインＬ２にかかる負荷は比較的重くなっていた。

そのため、上記従来のシフトレジスタでは、ＤフリップフロップＦＦを多段（数百段）に接続した場合、クロックラインＬ１、Ｌ２の終段に向かうほど、各々のクロックラインＬ１、Ｌ２にかかる負荷の差違が累積される形となり、クロック信号ＣＫ１と反転クロック信号ＣＫ１Ｎとの遅延差が顕著となっていた。

上記のように、クロック信号ＣＫ１と反転クロック信号ＣＫ１Ｎとの間に遅延差が生じて、両者の位相関係がずれてしまうと、ＤフリップフロップＦＦ単体として、その動作が保証されない状態（ＤフリップフロップＦＦを構成するアナログスイッチのうち、本来であれば相補的にオン／オフされるべきスイッチ対が両方ともオンされ、データ抜けを生じ得る不安定な状態）となるおそれがあり、延いては、シフトレジスタ全体として誤動作を生じるおそれがあった。

図３は、上記したシフトレジスタの動作不良原因を説明するためのチャート図である。なお、図３（ａ）は、クロック信号ＣＫ１と反転クロック信号ＣＫ１Ｎとの間に位相ずれがない場合を示しており、図３（ｂ）は、位相ずれがある場合を示している。また、図３（ｂ）中のハッチング部分は、ＤフリップフロップＦＦを構成するアナログスイッチのうち、本来であれば相補的にオン／オフされるべきスイッチ対が両方ともオンされる期間を示している。

なお、上記したクロック信号ＣＫ１と反転クロック信号ＣＫ１Ｎとの位相ずれを防止する対策の一つとしては、クロック信号ＣＫ１を供給するクロックラインを１系統のみ敷設し、各段のＤフリップフロップＦＦで、クロック信号ＣＫ１から反転クロック信号ＣＫ１Ｎを個別に生成する構成が考えられる。ただし、このような構成では、各段のＤフリップフロップＦＦ毎にインバータが必要となるため、回路規模が大きくなってしまい、特に、ＤフリップフロップＦＦを多段化を実現する上では、対策として非現実的であった。

本発明は、上記の問題点に鑑み、回路規模を増大することなく、動作の安定化を実現することが可能なシフトレジスタを提供することを目的とする。

上記目的を達成するために、本発明に係るシフトレジスタは、フリップフロップを直列多段に重ねて構成され、第１クロックライン及び第２クロックラインの一方から入力されるクロック信号と、他方から入力される反転クロック信号とを用いて、シリアルの入力データ信号を一桁ずつ順次シフトさせながら格納していくシフトレジスタであって、第１クロックライン及び第２クロックラインについては、それぞれ、前記フリップフロップの所定段数毎に、敷設位置の入れ替え、信号論理の反転、及び、信号供給先の入れ替えが行われる構成（第１の構成）とされている。

なお、上記第１の構成から成るシフトレジスタにおいて、第１クロックライン及び第２クロックラインは、それぞれ、所定段数のフリップフロップに対して、前記クロック信号及び前記反転クロック信号を供給する毎に、互いの敷設位置が入れ替えられるレイアウトとされており、第１クロックライン及び第２クロックラインは、それぞれ、所定段数のフリップフロップに対して、前記クロック信号及び前記反転クロック信号を供給する毎に、各々の信号論理を反転させるインバータを有しており、かつ、第１クロックライン及び第２クロックラインは、それぞれ、互いの敷設位置が入れ替えられ、各々の信号論理が反転される毎に、前記フリップフロップのクロック信号入力端と反転クロック信号入力端との間で、互いの信号供給先が入れ替えられる構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成るシフトレジスタにおいて、第１クロックライン及び第２クロックラインの信号入力方向と、前記フリップフロップのデータ入力方向とは、互いに逆向きとされている構成（第３の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成るシフトレジスタにおいて、前記複数段のフリップフロップは、いずれも、インバータをループ状に接続して成るマスタ・スレーブ型のＤフリップフロップである構成（第４の構成）にするとよい。

本発明に係るシフトレジスタであれば、回路規模を増大することなく、動作の安定化を実現することが可能となる。

図１は、本発明に係るシフトレジスタの一実施形態を示すブロック図である。

本図に示すように、本実施形態のシフトレジスタは、インバータをループ状に接続して成るマスタ・スレーブ型のＤフリップフロップＦＦ（図１では、初段のみ内部構成を明示したが、２段目から最終段目まで全て同様の構成とする）を直列多段に重ねて構成され、第１クロックラインＬ１及び第２クロックラインＬ２の一方から入力されるクロック信号ＣＫ１と、他方から入力される反転クロック信号ＣＫ１Ｎ（クロック信号ＣＫ１の位相を反転させたクロック信号）とを用いて、シリアルの入力データ信号Ｄｉｎを一桁ずつ順次シフトさせながら格納していく構成とされている。

特に、本実施形態のシフトレジスタでは、第１クロックラインＬ１及び第２クロックラインＬ２について、それぞれ、ＤフリップフロップＦＦの所定段数Ｎ毎（例えば、ＤフリップフロップＦＦの全段数６４０に対して、Ｎ＝１６程度）に、敷設位置の入れ替え、信号論理の反転、及び、信号供給先の入れ替えが行われる構成とされている。

より具体的に述べると、第１クロックラインＬ１及び第２クロックラインＬ２は、それぞれ、Ｎ段のＤフリップフロップＦＦに対して、クロック信号ＣＫ１及び反転クロック信号ＣＫ１Ｎを供給する毎に、図示のごとく、互いの敷設位置が入れ替えられるレイアウトとされている。

従って、一の区間では、ＤフリップフロップＦＦに対して、第１クロックラインＬ１の方が第２クロックラインＬ２よりも近い位置に敷設され、第１クロックラインＬ１にかかる負荷が比較的軽くなり、第２クロックラインＬ２にかかる負荷が比較的重くなる一方、次の区間では、両者の位置関係が逆になるので、第１クロックラインＬ１にかかる負荷が比較的重くなり、第２クロックラインにかかる負荷が比較的軽くなる。その後も、所定の区間毎に、第１クロックラインＬ１と第２クロックラインＬ２の敷設位置が入れ替えられて、各々にかかる負荷の軽重が入れ替えられる。

また、第１クロックラインＬ１及び第２クロックラインＬ２は、それぞれ、Ｎ段のＤフリップフロップＦＦに対して、クロック信号ＣＫ１及び反転クロック信号ＣＫ１Ｎを供給する毎に、各々の信号論理を反転させるインバータＩＮＶを有している。

従って、第１クロックラインＬ１と第２クロックラインＬ２の敷設位置を入れ替えると共に、その信号論理も適切に反転することが可能となる。

さらに、第１クロックラインＬ１及び第２クロックラインＬ２は、それぞれ、互いの敷設位置が入れ替えられ、各々の信号論理が反転される毎に、ＤフリップフロップＦＦのクロック信号入力端と反転クロック信号入力端との間で、図示のごとく、互いの信号供給先が入れ替えられる構成とされている。

従って、第１クロックラインＬ１及び第２クロックラインＬ２の敷設位置の入れ替え、及び、信号論理の反転とともに、その信号供給先も適切に入れ替えることが可能となる。

このように、第１クロックラインＬ１と第２クロックラインの役割を任意の段数Ｎ毎に入れ替えることにより、両クロックラインＬ１、Ｌ２では、それぞれ、負荷が比較的軽くなる区間と負荷が比較的重くなる区間を交互に使う形となり、第１クロックラインＬ１にかかる負荷と、第２クロックラインＬ２にかかる負荷を均等にすることが可能となる。

従って、本実施形態のシフトレジスタであれば、ＤフリップフロップＦＦを多段（数百段）に接続した場合であっても、クロック信号ＣＫ１と反転クロック信号ＣＫ１Ｎとの位相関係を終段まで良好に保つことができるので、ＤフリップフロップＦＦ単体の動作不良を確実に抑えて、シフトレジスタを安定に動作させることが可能となる。

特に、本実施形態のシフトレジスタは、多段の走査系を持つ高解像度（ＶＧＡ、ＸＧＡなど）の液晶ディスプレイ、有機ＥＬディスプレイ、イメージセンサや、大容量のＳＲＡＭ、ＤＲＡＭ、イメージセンサ、ＦＩＦＯ、ＦＩＬＯ（デジタルディレイ回路）、若しくは、これらを駆動するドライバなどの動作安定化を実現する上で有用な技術である。

ただし、本発明の適用対象は、これに限定されるものではなく、フリップフロップを直列多段に重ねて構成された大型のシフトレジスタを搭載する半導体集積回路装置全般に広く適用することが可能である。

また、本実施形態のシフトレジスタにおいて、第１クロックラインＬ１及び第２クロックラインＬ２に設けられるインバータＩＮＶは、信号の論理反転を行う手段であるとともに、クロック信号ＣＫ１及び反転クロック信号ＣＫ１Ｎの減衰（鈍り）を防止する手段としても機能する。

すなわち、本実施形態のシフトレジスタにおいて、インバータＩＮＶは、別途新たに設けられるというものではなく、先出の図２で示したバッファＢＵＦ（インバータの２段直列回路）のうち、一のインバータを除いたものということができる。

従って、本実施形態のシフトレジスタであれば、動作の安定化を実現するに際して、回路規模の増大を招かないどころか、逆に、回路規模の縮小に貢献することが可能となる。

また、図１で示すように、本実施形態のシフトレジスタでは、第１クロックラインＬ１及び第２クロックラインＬ２の信号入力方向と、ＤフリップフロップＦＦのデータ入力方向とが互いに逆向きとされている。このような構成であれば、後段のＤフリップフロップＦＦほど安定にラッチ動作を行うことができるようになるので、シフトレジスタ全体として、さらに安定した動作を実現することが可能となる。

なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

本発明は、ディスプレイドライバ、液晶ディスプレイ、有機ＥＬディスプレイ、メモリドライバ、ＳＲＡＭ、ＤＲＡＭ、イメージセンサ、ＦＩＦＯ、ＦＩＬＯ（デジタルディレイ回路）など、フリップフロップを直列多段に重ねて構成されたシフトレジスタを用いるアプリケーションの動作安定化を実現する上で有用な技術である。

は、本発明に係るシフトレジスタの一実施形態を示すブロック図である。は、シフトレジスタの一例を示すブロック図である。は、シフトレジスタの動作不良原因を説明するためのチャート図である。

符号の説明

ＦＦＤフリップフロップ
Ｌ１第１クロックライン
Ｌ２第２クロックライン
ＩＮＶインバータ
ＣＫ１クロック信号
ＣＫ１Ｎ反転クロック信号

Claims

フリップフロップを直列多段に重ねて構成され、第１クロックライン及び第２クロックラインの一方から入力されるクロック信号と、他方から入力される反転クロック信号とを用いて、シリアルの入力データ信号を一桁ずつ順次シフトさせながら格納していくシフトレジスタであって、
第１クロックライン及び第２クロックラインについては、それぞれ、前記フリップフロップの所定段数毎に、敷設位置の入れ替え、信号論理の反転、及び、信号供給先の入れ替えが行われることを特徴とするシフトレジスタ。
第１クロックライン及び第２クロックラインは、それぞれ、所定段数のフリップフロップに対して、前記クロック信号及び前記反転クロック信号を供給する毎に、互いの敷設位置が入れ替えられるレイアウトとされており、
第１クロックライン及び第２クロックラインは、それぞれ、所定段数のフリップフロップに対して、前記クロック信号及び前記反転クロック信号を供給する毎に、各々の信号論理を反転させるインバータを有しており、かつ、
第１クロックライン及び第２クロックラインは、それぞれ、互いの敷設位置が入れ替えられ、各々の信号論理が反転される毎に、前記フリップフロップのクロック信号入力端と反転クロック信号入力端との間で、互いの信号供給先が入れ替えられることを特徴とする請求項１に記載のシフトレジスタ。
第１クロックライン及び第２クロックラインの信号入力方向と、前記フリップフロップのデータ入力方向とは、互いに逆向きとされていることを特徴とする請求項１または請求項２に記載のシフトレジスタ。
前記複数段のフリップフロップは、いずれも、インバータをループ状に接続して成るマスタ・スレーブ型のＤフリップフロップであることを特徴とする請求項１〜請求項３のいずれかに記載のシフトレジスタ。