JPH11186486A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH11186486A
JPH11186486A JP9352756A JP35275697A JPH11186486A JP H11186486 A JPH11186486 A JP H11186486A JP 9352756 A JP9352756 A JP 9352756A JP 35275697 A JP35275697 A JP 35275697A JP H11186486 A JPH11186486 A JP H11186486A
Authority
JP
Japan
Prior art keywords
conductor
pad
capacitor
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9352756A
Other languages
English (en)
Other versions
JP4080582B2 (ja
Inventor
Mariko Kako
真理子 加来
Kazuhide Yonetani
和英 米谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP35275697A priority Critical patent/JP4080582B2/ja
Priority to US09/217,338 priority patent/US6492707B1/en
Publication of JPH11186486A publication Critical patent/JPH11186486A/ja
Priority to US10/255,883 priority patent/US20030034539A1/en
Application granted granted Critical
Publication of JP4080582B2 publication Critical patent/JP4080582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 他のパッドや信号配線の特性や配置に影響を
与えることなく、また基本レイアウトの設計変更を伴う
ことなく、あるパットのインピーダンス調整を行うこと
を可能とした半導体集積回路装置を提供する。 【解決手段】 ＤＲＡＭチップの信号配線１７ａに接続
される注目するパッド１３ａに容量を付加するために、
パッド１３ａに接続されて且つパッド１３ａを取り囲む
ようにキャパシタ用導体１４を配設し、このキャパシタ
用導体１４とパッド１３ａとの間のスペース及びキャパ
シタ用導体１４の周囲にＶSS導体１５を配設した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置（ＬＳＩ）に係り、特にＬＳＩチップ上の信号配線
を外部ピンに接続するためのパッドのインピーダンス調
整方式に関する。
【０００２】
【従来の技術】ＬＳＩの入出力ピンのインピーダンス
は、パッケージ外部の配線、リードフレーム、金ボンデ
ィング、ＬＳＩチップ上のパッド、及びこのパッドに接
続される信号配線の容量及び抵抗により決まり、このイ
ンピーダンスにより入力信号の速度やノイズ、波形歪み
等が決まる。信号速度の点では、容量や抵抗は小さい方
がよいが、ノイズ対策上からはある程度の容量及び抵抗
を持たせることが必要となる。従って、これらの点を考
慮した上で、ユーザーが要求する入出力特性を実現する
ように、入出力ピンの容量及び抵抗が設計される。この
入出力ピンの容量及び抵抗の調整にとって自由度が高い
のは、ＬＳＩチップ上のパッド及びこれに接続される信
号配線の部分である。しかし、ＬＳＩが大規模化され、
素子及び配線が微細化，高密度化された場合、ＬＳＩチ
ップ上のパッド及び信号配線部でのインピーダンス調整
は容易ではなくなってきている。
【０００３】その事情を、以下に具体的に説明する。図
１３は、ＤＲＡＭチップの一例のレイアウトである。Ｄ
ＲＡＭチップ１は、例えば図示のように４分割されたメ
モリセルブロック２が配置され、各メモリセルブロック
２の各端部にカラムデコーダ３及びロウデコーダ４が配
置され、左右のメモリセルブロックの間には周辺回路７
が配置される。上下のメモリセルブロック２の間は周辺
回路５が配置される領域であり、ここには更に、図１４
に拡大図を示したように、アドレスバスやデータバス等
のバス線８が配設され、各信号線を外部に取り出すため
のパッド６が配置される。
【０００４】この様に、パッド６の配列に隣接して余分
なスペースのない状態でバス線８が配置されると、ある
パット６のインピーダンスを、他のパッドにつながる信
号配線に影響を与えずに調整することは難しい。
【０００５】例えば、注目するパッド６に容量を付加し
たい場合に、図１５に示すようにパッド６につながる信
号線８ａに接続されるキャパシタ９を配置したとする。
キャパシタ９は例えば、隣接する信号線８ａ，８ｂの通
過を妨げないように、信号線８ａ〜８ｃの下に絶縁膜に
より分離された状態で埋め込み形成したとしても、隣接
する信号線８ｂ，８ｃとキャパシタ９の間には容量結合
が生じるため、これらの信号線８ｂ，８ｃの容量が増大
する。
【０００６】また、パッド６とこれにつながる信号線８
ａの間に抵抗を挿入すべく、例えば図１６に示すように
折れ曲がった抵抗用導体１０を配置したとすると、やは
りその近くに配設された他の信号線８ｂ，８ｃとの間に
無用な容量結合を生じる。また前述のように、高密度化
されたＬＳＩでは、この様な抵抗導体１０を配設するス
ペースがないのが通常であり、更にこの様な抵抗導体１
０を配置するとその部分には同じ層の他の信号配線を通
すことができないことになる。即ち、図１６のような調
整方式は、基本的な素子及び配線のレイアウトの変更を
伴わないと実行できない。
【０００７】
【発明が解決しようとする課題】以上のように、高密度
化されたＬＳＩチップでは、他のパッドや信号線のイン
ピーダンスや配置に影響を与えることなく、また基本レ
イアウトの設計変更を伴うことなく、あるパットのイン
ピーダンス調整を行うことが難しいという問題があっ
た。
【０００８】この発明は、上記事情を考慮してなされた
もので、他のパッドや信号配線の特性や配置に影響を与
えることなく、また基本レイアウトの設計変更を伴うこ
となく、あるパットのインピーダンス調整を行うことを
可能とした半導体集積回路装置を提供することを目的と
している。
【０００９】
【課題を解決するための手段】この発明は、半導体基板
に複数の素子とこれらを接続する信号配線が形成され、
必要な信号配線を外部ピンに接続するための複数のパッ
ドが配列形成された半導体集積回路装置において、少な
くとも一つのパッドに対して、そのパッドに接続され、
且つそのパッドの周囲を取り囲むようにインピーダンス
調整用導体パターンが配設されていることを特徴とす
る。
【００１０】具体的に例えば、前記インピーダンス調整
用導体パターンは、キャパシタ用導体であり、このキャ
パシタ用導体とこれが接続されたパッドとの間のスペー
スにキャパシタ用導体及びパッドとの間で容量結合する
電源線導体が挿入される。
【００１１】この場合好ましくは、キャパシタ用導体と
電源線導体の組み合わせパターンが各層で互いに反転パ
ターンとなるように絶縁層を挟んで多層に配設され、各
層のキャパシタ用導体同士及び電源線導体同士が相互接
続されて、キャパシタ用導体は水平方向及び垂直方向に
隣接する電源線導体と容量結合するものとする。
【００１２】またこの発明において、前記インピーダン
ス調整用パターンは例えば、パッドとこれが接続される
信号線との間に挿入される抵抗用導体であり、パッドの
周囲に渦巻き状に配設される。
【００１３】更にこの発明において、好ましくは、前記
インピーダンス調整用導体パターンが、絶縁層を挟んで
多層に配設されて、各層のインピーダンス調整用パター
ンの間のコンタクト孔の有無によりインピーダンス調整
量が選択される。
【００１４】更にまたこの発明において、前記インピー
ダンス調整用導体パターンが、デザインルール上から配
線レイアウトが禁止されるパッド周囲の禁止領域内を含
んで配設されてもよい。
【００１５】この発明によると、注目するパッドの周囲
を取り囲むように、キャパシタ用導体、抵抗用導体等の
インピーダンス調整用導体パターンを配設することによ
り、パッド配列に隣接して配置されるバス線のインピー
ダンスに影響を与えることなく、またレイアウト変更を
伴うことなく、その注目するパッドのインピーダンスを
調整することができる。
【００１６】インピーダンス調整用導体パターンがキャ
パシタ用導体である場合には、このキャパシタ用導体と
これが接続されたパッドとの間のスペースに、キャパシ
タ用導体及びパッドとの間で容量結合する電源線導体
（ＶSS導体又はＶCC導体）を挿入することにより、パッ
ドの容量を大きいものとすることができる。
【００１７】また、インピーダンス用パターンが、パッ
ドとこれが接続される信号線との間に挿入される抵抗用
導体である場合には、これをパッドの周囲に渦巻き状に
配設することにより、バス線の領域で長く導体パターン
を引き回すことなく、パッドの抵抗を挿入することがで
きる。
【００１８】更に、この発明において、インピーダンス
用導体パターンを多層に配設することにより、より大き
なインピーダンス調整量を得ることができる。特にキャ
パシタ用導体とＶSS導体の組み合わせパターンを多層化
する場合、絶縁層を挟んで互いに略反転パターンとなる
ように多層に配設して、各層のキャパシタ用導体同士及
び電源線導体同士を相互接続さすれば、キャパシタ用導
体は水平方向及び垂直方向に隣接する電源線導体と容量
結合するから、パッドに対して大きな容量を入れること
ができる。
【００１９】更にまた、この発明において、インピーダ
ンス調整用導体が絶縁層を挟んで多層に配設され、各層
のインピーダンス調整用パターンの間のコンタクト孔の
有無によりインピーダンス調整がなされるようにすれ
ば、コンタクト孔の設計変更のみでインピーダンス調整
量の簡単な変更が可能となる。
【００２０】また、パッドの周囲には通常、バッド間の
短絡事故等を防止するために、デザインルール上から配
線レイアウトを禁止する所定幅の禁止領域が設定されて
いるが、この発明におけるインピーダンス調整用導体パ
ターンはそのパッドとの短絡は問題にならないから、禁
止領域を含んでインピーダンス調整用導体パターンを配
置することにより、バス線領域に影響を与えず、より小
さい面積でインピーダンス調整を行うことができる。
【００２１】
【発明の実施の形態】以下、図面を参照して、この発明
をＤＲＡＭに適用した実施例を説明する。図１は、この
発明の一実施例によるＤＲＡＭチップのパッド部のレイ
アウトであり、図２は図１のＡ−Ａ′断面図である。シ
リコン基板１１には、図示しないが多数の素子及び配線
が形成され、表面が絶縁膜１２で覆われて、この上にパ
ッド１３が配置されている。図では、インピーダンス調
整を行う注目するパッド１３ａとこれに隣接するパッド
１３ｂの部分のみを示している。
【００２２】パッド１３ａは、図１に示すようにバス線
領域１７の信号配線１７ａに接続されるが、この実施例
ではパッド１３ａの容量調整のために、パッド１３ａを
ほぼ３／４周にわたって取り囲むように、パッド１３ａ
と連続するキャパシタ用導体１４が配設されている。パ
ッド１３ａとキャパシタ用導体１４の間のスペースに
は、ＶCC線及びＶSS線の二つの電源線の一方（この例で
はＶSS線）につながるＶSS導体１５が挿入されている。
この実施例の場合、ＶSS導体１５は、パッド１３ａとキ
ャパシタ用導体１４の間のスペースから更に、キャパシ
タ用導体１４の外側に連続してキャパシタ用導体１４を
取り囲むように配設されている。
【００２３】この実施例によると、パッド１３ａとこれ
につながる信号配線１７ａの間或いは信号配線１７ａの
下にキャパシタを配置する従来方式と異なり、パッド１
３ａの周囲のスペースでの配線間容量を利用して、パッ
ド容量を増加させることができる。従ってこの実施例に
よれば、バス線領域１７に配設される他の信号配線１７
ｂ等に殆ど影響を与えることがない。また通常使用され
ていないパッドの周囲を利用するため、基本レイアウト
の設計変更も必要がない。
【００２４】図１では、一点鎖線で示す範囲内がデザイ
ンルール上で配線レイアウトを禁止されている禁止領域
１８であるが、この実施例ではキャパシタ用導体１４及
びＶSS導体１５をこの禁止領域１８の外に配置してい
る。従ってデザインルールの変更も要しない。
【００２５】図３は、上記実施例の容量調整を多層構造
に拡張した実施例の第１層及び第２層目のレイアウトを
示している。図３（ａ）に示す第２層目は、上記実施例
とほぼ同様のパターンで、パッド１３ａの周囲にキャパ
シタ用導体１４とＶSS導体１５が配置されている。図３
（ｂ）に示す第１層目は、層間絶縁膜を介して第１層目
のレイアウトに重なる形で埋め込まれるもので、第１層
目とはほぼ反転パターンとなるように、キャパシタ用導
体１４ｂとＶSS導体１５ａが配設されている。言い換え
れば、第２層目のキャパシタ用導体１４は、第１層目の
ＶSS導体１５に層間絶縁膜を介してほぼ全面的に対向
し、同様に第２層目のＶSS導体１５は、第１層目のキャ
パシタ用導体１４ｂに層間絶縁膜を介してほぼ全面的に
対向するように、各層の導体パターンが形成されてい
る。
【００２６】そして、各層のキャパシタ導体１４と１４
ｂの間、ＶSS導体１５と１５ｂの間は、それぞれコンタ
クト孔１９，２０を介して相互接続される。この実施例
によると、各層のキャパシタ導体１４，１４ｂは、ＶSS
導体１５，１５ｂに対して水平方向及び垂直方向に容量
結合することになる。従って先の実施例に比べて、パッ
ド１３ａにより大きな容量を付加することができる。
【００２７】図４は、図３の実施例を更に拡張して、３
層の導体パターンにより容量調整を行うようにした実施
例である。即ちこの実施例の場合、先の実施例の上部パ
ターンであるキャパシタ用導体１４及びＶSS導体１５が
第３層であり、その下のキャパシタ用導体１４ｂ及びＶ
SS導体１５ｂが第２層であり、更にその下に第１層目の
キャパシタ用導体１４ｃ及びＶSS導体１５ｃが配設され
ている。図３の実施例と同様に、第３層目のキャパシタ
用導体１４及びＶSS導体１５に対して、第２層目のキャ
パシタ用導体１４ｂ及びＶSS導体１５ｂは略反転パター
ンとしており、第１層目のキャパシタ用導体１４ｃ及び
ＶSS導体１５ｃは、第３層目のキャパシタ用導体１４及
びＶSS導体１５と略同じパターンとしている。各層の間
は層間絶縁膜２０，２１により分離されて、コンタクト
孔１９により接続されている。図の断面では、他のコン
タクト孔が見えないが、各層の間で対応する導体が同様
にコンタクト孔により接続される。
【００２８】この実施例によると、パッド１３ａに対し
て更に大きな容量を付加することが可能である。なお、
図３及び図４の実施例においては、各層間を接続するコ
ンタクト孔を開けるか開けないかという選択を行うこと
により、パッド１３ａに付加する容量値を複数の値から
選択することができる。コンタクト孔を設けない場合、
下層のキャパシタ用導体は使用されない捨てパターンと
なる（但し、下層のＶSS導体は容量増加に寄与する）
が、コンタクト孔の設計変更のみでパッド容量を変更で
きるという点で有効である。
【００２９】図５は、この発明の別の実施例であり、注
目するパッド１３ａとこれが接続される信号配線１７ａ
の間に抵抗を挿入する場合のレイアウトである。この実
施例の場合、パッド１３ａを取り囲むように配設した渦
巻き状の抵抗用導体３１を介してパッド１３ａと信号配
線１７ａの間が接続される。
【００３０】この実施例によれば、バス線領域１７に配
設される他の信号配線１７ｂ等に殆ど影響を与えること
がなく、また通常使用されていないパッドの周囲を利用
するため、基本レイアウトの設計変更も行うことなく、
パッド１３ａに抵抗を挿入することができる。
【００３１】図５においては、禁止領域１８内に一部含
まれるように、抵抗用導体３１を配設した例を示してい
るが、これは抵抗用導体３１がパッド１３ａと短絡した
としても本質的欠陥とならないために許容される。但し
この場合にはデザインルールの変更が必要となる。パッ
ド間及びパッド列とバス線領域の間に抵抗用導体３１を
配置する十分なスペースがある場合には、禁止領域１８
の外側にのみ抵抗用導体３１を配置することが、デザイ
ンルール変更を要しないため好ましい。
【００３２】図６は、図５の実施例におけるパッド１３
ａと抵抗用導体３１とを、層の異なる導体とした実施例
である。即ちパッド１３ａを最上層導体とし、その下に
層間絶縁膜で分離された形で抵抗用導体３１が配設され
ている。この場合、抵抗用導体３１はバッド１３ａで覆
われる範囲内にまで渦巻き状のパターンとしている。そ
してこの抵抗用導体の渦巻きの中心部でコンタクト孔３
２を介してパッド１３ａと抵抗用導体３１が接続されて
いる。
【００３３】この実施例によると、パッド１３ａの面積
領域内をも利用することにより、図５の実施例に比べて
より小さいスペース内で大きな抵抗をパッドに挿入する
ことが可能になる。
【００３４】更に、渦巻き状の抵抗用導体３１を多層構
造とすることもできる。図７は、３層構造とした実施例
を示している。最上層（第３層目）の抵抗用導体３１、
第２層目の抵抗用導体３１ｂ及び第１層目の抵抗用導体
３１ｃはいずれも、先の実施例で説明した渦巻き状パタ
ーンを持つものとし、これらが層間絶縁膜２０，２１を
介して積層されている。各層の抵抗用導体３１，３１
ｂ，３１ｃの間は、コンタクト孔３３を介して順次直列
接続されて、パッドと信号配線の間に挿入される。
【００３５】図８は、図７の実施例での３層の抵抗用導
体３１，３１ｂ，３１ｃのパターンと相互接続状態を模
式的な分解斜視図で示している。この実施例によれば、
先の実施例に比べて更に大きな抵抗をパッドに挿入する
ことができる。
【００３６】なお、多層に抵抗用導体を積層する場合
に、キャパシタ用導体の実施例と同様に、コンタクト孔
の設計変更で挿入する抵抗値を変更することが可能とな
る。例えば、図８に破線で示したように、コンタクト孔
３３を各層絶縁膜に開けると、抵抗用導体３１，３１
ｂ，３１ｃを直列接続してパッド１３ａと対応する信号
配線１７ａの間に挿入することができる。これに対し
て、コンタクト孔３３を設けず、第３層目の抵抗用導体
３１を別のコンタクト孔３４により信号配線１７ａに直
接接続すれば、より小さい抵抗値を挿入できる。この場
合も、抵抗用導体３１ａ，３１ｃは捨てパターンとな
る。この実施例も、コンタクト孔の設計変更のみでパッ
ドに挿入する抵抗値を適宜変更することができるという
点で効果的である。
【００３７】図９は、パッド部以外の面積を殆ど使用す
ることなく、パッド容量を増大させることを可能とする
実施例の要部構造を示す模式的な分解斜視図である。注
目するパッド１３ａの直下の基板１１の表面にはＶSSに
設定されるｐ＋型拡散層４１が形成され、この上に層間
絶縁膜を介してキャパシタ用導体４２が、更にこの上に
層間絶縁膜を介してＶSS導体４３が積層され、更にその
上に層間絶縁膜を介してパッド１３ａが配置される。ｐ
＋型拡散層４１とＶSS導体４３は、互いに共通接続さ
れ、パッド１３ａとキャパシタ用導体４２の間も互いに
共通接続される。図ではこれらの相互接続を簡単な模式
的配線で示しているが、実際にはパッド１３ａの領域の
外で図示しないコンタクト孔により接続される。ｐ＋型
拡散層４１、キャパシタ用導体４２及びＶSS導体４３は
いずれも、パッド１３ａとほぼ同じ面積をもって形成さ
れている。
【００３８】この実施例によると、キャパシタ用導体４
２は上下のＶSS導体４３及びｐ＋型拡散層４１と容量結
合し、パッド１３ａはその下のＶSS導体４３に容量結合
するから、パッド１３ａには大きな容量が挿入されるこ
とになる。しかも、面積増大が殆ど要らないため、バッ
ド列の間のスペースが極めて小さい場合にも適用するこ
とができる。
【００３９】図１の実施例では、キャパシタ用導体１４
は、ＶSS導体１５を通過させるスペースを確保するため
に、パッド１３ａを完全には１周せず、（３／４）＋α
周するようにパターン形成したが、付加する容量がより
小さいものでよければ、より短いパターンとすることが
できる。しかし、あまり短いものでは実用上十分な容量
を付加することが難しいから、好ましくはパッド１３ａ
を少なくとも半周するようにキャパシタ用導体をパター
ン形成すればよい。
【００４０】図５以下の実施例で示した抵抗用導体３１
についても、ほぼ同様のことが言える。例えば図５で
は、抵抗用導体３１を、パッド１３ａを２周する渦巻き
状としているが、図１０に示すように、１周のみでもよ
く、更に図１１に示すように少なくともパッド１３ａを
半周させれば、微小な抵抗値付加が可能である。
【００４１】更にこの発明は、抵抗と容量を同時に付加
する場合にも適用することができる。例えば、図１２
は、図１０のレイアウトを基本として、抵抗用導体３１
とパッド１３ａとの間のスペースに、図１の実施例と同
様にＶSS導体１５を配設した実施例である。この様にす
れば、パッド１３ａに対して抵抗と同時に容量を付加す
ることが可能である。
【００４２】また、実施例では一つのパッドに着目して
これに容量或いは抵抗を付加する場合を説明したが、他
のパッドについても同様のインピーダンス調整用パター
ンを予めレイアウトしておくことにより、各信号配線の
遅延によるスキュー対策が容易になる。この発明は、Ｄ
ＲＡＭに限らず、他の各種ＬＳＩにも同様に適用するこ
とができる。
【００４３】
【発明の効果】以上述べたようにこの発明によれば、注
目するパッドの周囲を取り囲むように、キャパシタ用導
体、抵抗用導体等のインピーダンス調整用導体パターン
を配設することにより、パッド配列に隣接して配置され
るバス線のインピーダンスに影響を与えることなく、ま
たレイアウト変更を伴うことなく、その注目するパッド
のインピーダンスを調整を可能としたＬＳＩを得ること
ができる。
【図面の簡単な説明】
【図１】この発明の一実施例によるＤＲＡＭチップのパ
ッド回りの導体パターンを示す図である。
【図２】図１のＡ−Ａ′断面図である。
【図３】この発明の他の実施例によるＤＲＡＭチップの
パッド回りの第１層及び第２層導体パターンを示す図で
ある。
【図４】この発明の更に他の実施例によるＤＲＡＭチッ
プの断面構造を示す図である。
【図５】この発明の更に他の実施例によるＤＲＡＭチッ
プのパッド回りの導体パターンを示す図である。
【図６】この発明の更に他の実施例によるＤＲＡＭチッ
プのパッド回りの導体パターンを示す図である。
【図７】この発明の更に他の実施例によるＤＲＡＭチッ
プの断面構造を示す図である。
【図８】図７の実施例の層間接続関係を示す模式的分解
斜視図である。
【図９】この発明の更に他の実施例によるＤＲＡＭチッ
プの模式的分解斜視図である。
【図１０】図５の実施例を変形した実施例のレイアウト
を示す図である。
【図１１】図５の実施例を変形した実施例のレイアウト
を示す図である。
【図１２】図１０の実施例を変形した実施例のレイアウ
トを示す図である。
【図１３】従来のＤＲＡＭチップの概略レイアウトを示
す図である。
【図１４】図１３におけるパッド列及びこれに隣接する
バス線領域のレイアウトを示す図である。
【図１５】従来のＬＳＩにおけるパッドの容量調整法の
一つを示す図である。
【図１６】従来のＬＳＩにおけるパッドの抵抗調整法の
一つを示す図である。
【符号の説明】
１１…シリコン基板 １２…絶縁膜 １３…パッド １４…キャパシタ用導体 １５…ＶSS導体 １７…バス線領域 １７ａ，１７ｂ…信号配線 １８…禁止領域 １９、２０…コンタクト孔、 ３１…抵抗用導体

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に複数の素子とこれらを接続
    する信号配線が形成され、必要な信号配線を外部ピンに
    接続するための複数のパッドが配列形成された半導体集
    積回路装置において、 少なくとも一つのパッドに対して、そのパッドに接続さ
    れ、且つそのパッドの周囲を取り囲むようにインピーダ
    ンス調整用導体パターンが配設されていることを特徴と
    する半導体集積回路装置。
  2. 【請求項２】 前記インピーダンス調整用導体パターン
    は、キャパシタ用導体であり、このキャパシタ用導体と
    これが接続されたパッドとの間のスペースにキャパシタ
    用導体及びパッドとの間で容量結合する電源線導体が挿
    入されていることを特徴とする請求項１記載の半導体集
    積回路装置。
  3. 【請求項３】 前記キャパシタ用導体と電源線導体の組
    み合わせパターンが各層で互いに反転パターンとなるよ
    うに絶縁層を挟んで多層に配設され、各層のキャパシタ
    用導体同士及び電源線導体同士が相互接続されて、キャ
    パシタ用導体は水平方向及び垂直方向に隣接する電源線
    導体と容量結合することを特徴とする請求項２記載の半
    導体集積回路装置。
  4. 【請求項４】 前記インピーダンス調整用パターンは、
    パッドとこれが接続される信号線との間に挿入される抵
    抗用導体であり、パッドの周囲に渦巻き状に配設されて
    いることを特徴とする請求項１記載の半導体集積回路装
    置。
  5. 【請求項５】 前記インピーダンス調整用導体パターン
    は、絶縁層を挟んで多層に配設されて、各層のインピー
    ダンス調整用パターンの間のコンタクト孔の有無により
    インピーダンス調整量が選択されることを特徴とする請
    求項１記載の半導体集積回路装置。
  6. 【請求項６】 前記インピーダンス調整用導体パターン
    は、デザインルール上から配線レイアウトが禁止される
    パッド周囲の禁止領域内を含んで配設されることを特徴
    とする請求項１記載の半導体集積回路装置。
JP35275697A 1997-12-22 1997-12-22 半導体集積回路装置 Expired - Fee Related JP4080582B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35275697A JP4080582B2 (ja) 1997-12-22 1997-12-22 半導体集積回路装置
US09/217,338 US6492707B1 (en) 1997-12-22 1998-12-21 Semiconductor integrated circuit device with pad impedance adjustment mechanism
US10/255,883 US20030034539A1 (en) 1997-12-22 2002-09-26 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35275697A JP4080582B2 (ja) 1997-12-22 1997-12-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH11186486A true JPH11186486A (ja) 1999-07-09
JP4080582B2 JP4080582B2 (ja) 2008-04-23

Family

ID=18426233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35275697A Expired - Fee Related JP4080582B2 (ja) 1997-12-22 1997-12-22 半導体集積回路装置

Country Status (2)

Country Link
US (2) US6492707B1 (ja)
JP (1) JP4080582B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247659A (ja) * 2003-02-17 2004-09-02 Elpida Memory Inc 半導体装置
JP2006332290A (ja) * 2005-05-25 2006-12-07 Elpida Memory Inc 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
US7589399B2 (en) 2005-08-26 2009-09-15 Sharp Kabushiki Kaisha Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device
US8106474B2 (en) 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268579B2 (en) * 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
JP2006086211A (ja) * 2004-09-14 2006-03-30 Denso Corp 半導体装置
JP5448584B2 (ja) * 2008-06-25 2014-03-19 株式会社半導体エネルギー研究所 半導体装置
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130334646A1 (en) * 2012-06-18 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metallic thermal sensor for ic devices
US10269489B2 (en) 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable inductor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319358A (ja) 1989-06-16 1991-01-28 Matsushita Electron Corp 半導体集積回路
TW275152B (ja) * 1993-11-01 1996-05-01 Ikeda Takeshi
TW262595B (ja) * 1993-11-17 1995-11-11 Ikeda Takeshi
US5610433A (en) * 1995-03-13 1997-03-11 National Semiconductor Corporation Multi-turn, multi-level IC inductor with crossovers
JP3123343B2 (ja) * 1994-05-11 2001-01-09 富士電機株式会社 安定化電源装置とその製造方法
JPH10335590A (ja) * 1997-06-04 1998-12-18 Nec Corp 受動素子回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247659A (ja) * 2003-02-17 2004-09-02 Elpida Memory Inc 半導体装置
JP2006332290A (ja) * 2005-05-25 2006-12-07 Elpida Memory Inc 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
US7589399B2 (en) 2005-08-26 2009-09-15 Sharp Kabushiki Kaisha Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device
US8106474B2 (en) 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP4080582B2 (ja) 2008-04-23
US6492707B1 (en) 2002-12-10
US20030034539A1 (en) 2003-02-20

Similar Documents

Publication Publication Date Title
JP4786836B2 (ja) 配線接続部設計方法及び半導体装置
US5534732A (en) Single twist layout and method for paired line conductors of integrated circuits
US5986294A (en) Semiconductor integrated circuit
JP4080582B2 (ja) 半導体集積回路装置
JPH02163960A (ja) 半導体装置
JP3917683B2 (ja) 半導体集積回路装置
US7017128B2 (en) Concurrent electrical signal wiring optimization for an electronic package
JPH01225137A (ja) 半導体集積回路装置
US6720636B2 (en) Semiconductor device with a staggered pad arrangement
JP2000307075A (ja) 半導体集積回路装置
JP3376953B2 (ja) 半導体集積回路装置
JPS5929441A (ja) 半導体装置の多層配線構造
JPH09307067A (ja) セミカスタム半導体集積回路装置
JP3075858B2 (ja) 半導体集積回路装置
JPH0590427A (ja) 半導体集積回路装置
CN113906830B (zh) 电路板及电子设备
JP3132604B2 (ja) 半導体集積回路装置
US6828682B1 (en) Substrate voltage connection
JPH0230163A (ja) マスタスライス型半導体集積回路装置およびその製造方法
US6853019B2 (en) Semiconductor device and manufacturing method for the same
US7012020B2 (en) Multi-layered metal routing technique
JPH09148442A (ja) 集積回路の設計方法
JPH0719778B2 (ja) 半導体集積回路装置
JPH05109913A (ja) 半導体集積回路の配線構造
JPS59224158A (ja) 集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees