JPH08255125A - バスアービタ - Google Patents

バスアービタ

Info

Publication number
JPH08255125A
JPH08255125A JP5900995A JP5900995A JPH08255125A JP H08255125 A JPH08255125 A JP H08255125A JP 5900995 A JP5900995 A JP 5900995A JP 5900995 A JP5900995 A JP 5900995A JP H08255125 A JPH08255125 A JP H08255125A
Authority
JP
Japan
Prior art keywords
bus
response
master
signal
exclusive control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5900995A
Other languages
English (en)
Inventor
Tatsuya Yamaguchi
達也 山口
Yumi Hirasawa
ゆみ 平澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5900995A priority Critical patent/JPH08255125A/ja
Publication of JPH08255125A publication Critical patent/JPH08255125A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 本発明は、バスアービタに関し、ハードウエ
アにかかわるサイズの増加と構成の複雑化を抑えつつバ
スの利用効率を高めることを目的とする。 【構成】 複数のバスマスタが外部同期信号に同期して
送出した獲得要求を取り込む要求受信手段と、複数のバ
スマスタが同様にして相互に送受するバス占有通知を取
り込む占有通知受信手段と、各バス占有通知に基づいて
バスの状態を監視し、解放状態で取り込まれた個々の獲
得要求に送出元のバスマスタの優先順位で調停処理を施
してバスの占有の許否を示す応答を生成する排他制御手
段と、これらの応答を個々のバスマスタに送出する応答
送出手段とを備え、これらの応答の送出時に外部同期信
号の周期の計数を開始し、送出先のバスマスタからバス
占有通知が全てのバスマスタに伝達されるタイミングを
得る計時手段を備え、排他制御手段には、そのタイミン
グで調停処理を開始する手段を含んで構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
において、複数のバスマスタが非同期に共通のバスに対
するアクセスを開始するために送出する獲得要求につい
て調停を行い、これらの獲得要求を発したバスマスタに
順次そのバスの使用権を与えるバスアービタに関する。
【0002】
【従来の技術】近年、マイクロプロセッサ等の処理装置
は低廉化に併せて処理量の向上がはかられ、高い信頼性
や処理量が要求されたりその処理量を段階的に高めるこ
とや高機能化が要求される装置の多くは、このようなプ
ロセッサを複数個搭載することにより冗長化、負荷分散
および機能分散がはかられて構成されている。また、こ
のような装置の内部では、上述したプロセッサに併せて
多くの入出力装置が共通のバスを介して接続され、かつ
これらのプロセッサや入出力装置は、ソフトウエアの介
在を最小限度に抑えて連携動作の高速化をはかるため
に、バスアービタが行う排他制御の下でそのバスに直接
アクセスする。
【0003】図8は、従来のバスアービタを利用したバ
スの排他制御方式を示す図である。図において、バスマ
スタ(バスリクエスタ)711〜713は何れもバス72
に接続され、これらのバスマスタのバス要求出力B
1、BR2、BR3 はそれぞれ個別に対応するバスアー
ビタ73のバス要求入力br1、br2、br3 に接続さ
れる。バスアービタ73のバス占有許可出力BG1、B
2、BG3 はそれぞれ個別に対応するバスマスタ71
1 〜713 の入力bg1、bg2、bg3 に接続され、こ
れらのバスマスタのバス占有出力BBSY1、BBS
2、BBSY3 はそれぞれオアゲート74の対応する
入力に接続される。オアゲート74の出力は、バスアー
ビタ73およびバスマスタ711〜713のバス監視入力
bbsyに接続される。なお、バスマスタ711〜713
については、例えば、上述した複数のプロセッサや入出
力装置に併せて、例えば、バス72を介するブロック転
送の主導権をとるDMAコントローラ等も相当するが、
以下では、簡単のため単に「バスマスタ」と称すること
とする。
【0004】図9は、従来のバスアービタの構成例を示
す図(1)である。図において、上述したバス要求入力
br1、br2、br3 の初段には個別にフリップフロッ
プ811〜813が配置され、かつバス監視入力bbsy
の初段にはフリップフロップ82が配置される。フリッ
プフロップ811 の出力は優先制御部831 の第一の入
力および排他制御部842、843の第一の入力に接続さ
れ、フリップフロップ812 の出力は優先制御部832
の第一の入力および排他制御部841 の第一の入力と排
他制御部843 の第二の入力とに接続される。フリップ
フロップ813 の出力は優先制御部833 の第一の入力
および排他制御部84 1、842の第二の入力に接続さ
れ、フリップフロップ82の反転出力は排他制御部84
1、842、843 の第三の入力に接続される。排他制御
部841、842、843 の出力はそれぞれ優先制御部8
1、832、833 の第二の入力に接続され、これらの
優先制御部の第一の出力はそれぞれフリップフロップ8
1、852、853 の入力に接続される。優先制御部8
1 のカスケード出力は優先制御部832 のカスケード
入力に接続され、そのカスケード出力は優先制御部83
3 のカスケード入力に接続される。フリップフロップ8
1 の出力はバス占有許可出力BG1 、優先制御部83
1 の帰還入力および優先制御部832、833の第三の入
力に接続され、フリップフロップ852 の出力はバス占
有許可出力BG2 、優先制御部832 の帰還入力および
優先制御部831 の第三の入力と優先制御部833 の第
四の入力に接続される。フリップフロップ853 の出力
はバス占有許可出力BG3 、優先制御部833 の帰還入
力および優先制御部831、832の第四の入力に接続さ
れる。
【0005】図10は、バスマスタの構成例を示す図で
ある。図において、バス占有許可入力bgとバス監視入
力bbsyとの初段にはフリップフロップ91、92が
配置され、フリップフロップ91の反転出力はアンドゲ
ート93の一方の入力に接続される。フリップフロップ
91の非反転出力はアンドゲート94の第一の入力に接
続され、フリップフロップ92の反転出力はアンドゲー
ト94の第二の入力に接続される。アンドゲート93の
第二の入力およびアンドゲート94の第三の入力にはそ
れぞれ制御部95の第一および第二の出力が接続され、
アンドゲート93の出力はフリップフロップ96を介し
てバス要求出力BRに接続される。アンドゲート94の
出力は制御部95およびフリップフロップ97の入力に
接続され、そのフリップフロップの出力はバス監視出力
BBSY1に接続される。
【0006】このような構成の従来例では、バスマスタ
711〜713とバスアービタ73との間で送受される信
号は、上述したように初段と出力段とに配置されたフリ
ップフロップ811〜813、82、851〜853、9
1、92、96、97において、それぞれこれらのフリ
ップフロップに共通に与えられるクロックの一周期遅延
する。なお、以下では、フリップフロップ811〜8
3、82、851〜853、91、92、96、97に
与えられるこのようなクロックの位相については、簡単
のため何れも同じであるものと仮定する。また、バスマ
スタ711〜713の優先順位については、ここでは簡単
のため、個々の符号に付された添え番号「1」〜「3」
の順に高いものとする。
【0007】バスアービタ73では、バスマスタ7
1、712から同時にバス72の獲得を要求するバス要
求信号(ここでは、簡単のため対応する入力端子と同様
に「BR 1」、「BR2」で表されるものとする。)が出
力された(図11(1))場合には、そのバス要求信号BR
1 はフリップフロップ811 を介して遅延して優先制御
部831 に与えられ(図11(2))、かつバス監視信号
(ここでは、簡単のため対応する入力端子と同様に「b
bsy」で表されるものとする。)もフリップフロップ
82を介して同様にして遅延して排他制御部841 に与
えられる。
【0008】排他制御部841 は、このようにして与え
られるバス監視信号bbsyの論理値が非アクティブ
(バス72が占有されていないことを示す。)であり、
かつその時点でバスマスタ712、713から同様にして
与えられるバス要求信号の論理値が共に非アクティブで
あるか否かを確認する(図11(3))。優先制御部831
は、このような確認がなされた条件の下で、バスマスタ
712、713に対してバス72の占有を許可する(以
下、単に「アクティブの」という。)バス占有許可信号
(ここでは、簡単のため対応する出力端子と同様に「B
G2」、「BG3」で表されるものとする。)が先行し
て送出されていないことを確認してフリップフロップ8
1 の反転制御を行う(図11(4))。したがって、バス
マスタ711から送出されたバス要求信号BR1 は同時
にバスマスタ712 から送出されたバス要求信号BR2
より優先して認識され、かつバス72の占有を許可する
旨の決定がなされてその旨を示すバス占有許可信号BG
1 が送出される。
【0009】一方、バスマスタ711 では、このような
アクティブのバス占有許可信号BG 1 はフリップフロッ
プ91を介して上述したクロックの一周期遅延する(図
11(5))。アンドゲート94は、このようなバス占有許
可信号が与えられた後に制御部95が指定する期間に、
同様にしてフリップフロップ92を介して与えられるバ
ス監視信号bbsyが非アクティブである(図11(6))
と、その旨を制御部95に通知し、かつフリップフロッ
プ97を反転制御する(図11(7))。したがって、バス
マスタ711 は、バス72の占有が許可されてそのバス
にアクセスすることをオアゲート74を介して他のバス
マスタ712、713と、バスアービタ73とに通知す
る。
【0010】また、制御部95は、上述した通知を認識
した時点で上述したバス要求信号BR1 の源である内部
レジスタを初期設定すると共に、バスマスタ711 とし
て本来的な機能を実現するために稼働すべき各部(図示
されない。)の動作を起動する。さらに、制御部95は
このようにして初期設定された内部レジスタの内容を出
力し、アンドゲート93を介してフリップフロップ96
を反転制御することによりバス要求信号BR1 を取り下
げる。また、制御部95は、上述した各部の動作が終了
したことを認識すると、アンドゲート94を介してフリ
ップフロップ97を再び反転制御し、バス監視信号bb
syを非アクティブの状態に戻す(図11(8))。
【0011】バスアービタ73では、このようにしてバ
ス監視信号bbsyが非アクティブの状態に復旧したこ
とが、フリップフロップ82を介してクロックの一周期
遅延して排他制御部841〜843に与えられる(図11
(9))。排他制御部841 は、このような時点でバスマス
タ712、713の何れかからバス要求信号が与えられて
いるか否かを監視し、このようなバス要求信号(ここで
は、簡単のためバス要求信号BR2 が取り下げられずに
与えられているものとする。)が与えられていることを
認識する(図11(10))と、優先制御部831 を介してフ
リップフロップ851 を反転制御することにより、バス
占有許可信号BG1 を取り下げる(図11(11)) 。
【0012】また、優先制御部831 は、このようにし
てバス占有許可信号BG1 が取り下げられたことを上述
したカスケード出力を介してバスマスタ712 に対応し
た優先制御部832 に通知する。優先制御部832 は、
このような通知を認識すると後続のクロックのサイクル
でフリップフロップ812 を介して与えられるバス要求
信号BR2 を認識してバス占有許可信号BG2 を出力す
る(図11(4)′)。
【0013】なお、バスアービタ73では、このような
バス要求信号BR2 については、排他制御部841 およ
び優先制御部831 に代えてそれぞれ排他制御部842
および優先制御部832 が同様の動作を行うことによ
り、バスマスタ712 にバス72の使用権を付与する制
御が行われる。したがって、ここでは、図11(4) 〜(1
1)に示すタイミングに対応するタイミングについては、
同じ番号に「′」を付加した(4)′〜(11)′を付与して
示し、その動作の説明を省略する。
【0014】図12は、従来のバスアービタの構成例を
示す図(2)である。図において、図9に示すものと機
能および構成が同じものについては、同じ参照番号を付
与して示し、ここではその説明を省略する。図12に示
すバスアービタと図9に示すバスアービタとの構成の相
違点は、排他制御部841〜843に代えて排他制御部1
011〜1013が備えられ、これらの排他制御部の第四
の入力にフリップフロップ102を介して与えられる先
行終了通知信号end2cが与えられる点にある。
【0015】なお、このような先行終了通知信号につい
ては、図8および図10に点線で示すように、バス監視
信号BBSYを送出する回路と同様の回路を介して制御
部95によって与えられるが、ここではその詳細な構成
については説明を省略する。このような構成の従来例で
は、制御部95は、バスの占有が許可されて各部の動作
を起動した後、所望の数のバスサイクルが完了する時点
(図13(8))に先行した特定の期間(ここでは、簡単の
ため上述した起動の直後における単一のクロック周期と
する。)に渡って先行終了通知信号END2Cを送出す
る(図13(a))。
【0016】なお、図13では、図9に示す従来例の動
作との対比を容易とするために、対応するタイミングに
ついては、同じ番号(1)〜(8)を付与して示す。このよう
な信号は、上述したバス監視信号bbsyと同様にして
遅延してバスアービタ71に伝達され、フリップフロッ
プ102の出力端では、そのバス監視信号の前縁と同じ
タイミングに得られる。排他制御部1011 は、このよ
うにして得られる先行終了通知信号に応じて優先制御部
831 を介してフリップフロップ851 を反転制御する
ことにより、バス要求信号BR1 を取り下げる(図13
(b))。優先制御部831 は、このようにしてバス要求信
号BR1 が取り下げられたことをカスケード出力を介し
て優先制御部832 に通知し、バスマスタ711がバス
72を占有している状態で並行して他のバスマスタ(こ
こでは、簡単のため、符号「712 」で示されるものと
する。)から与えられるバス要求信号に対する調停動作
を開始する(図13(c))。
【0017】また、このようにして開始された調停の下
でバス占有許可信号BG2 が与えられたバスマスタ71
2 では、先行してバス72を占有しているバスマスタ7
1がそのバスを解放するまでバス監視信号bbsyの
論理値を監視することにより待機し、以下同様にしてバ
ス72にアクセスする。なお、このようにしてバスマス
タ712 がバス72にアクセスする過程における各部の
動作については、既述の内容に準じるので、ここではそ
の説明を省略する。
【0018】したがって、図12に示す従来例では、図
9に示す従来例に比較して複数のバスマスタによってバ
スが占有される時間率が高められ、そのバスの有効利用
がはかられる。
【0019】
【発明が解決しようとする課題】しかし、上述した従来
例の内、図9に示す従来例では、先行してバス72を占
有したバスマスタがそのバスを解放した時点(図11
(8))と、他のバスマスタが再び同じバスを占有する時点
(図11(7)′)との間には、クロックの5周期に相当す
る時間が経過した。したがって、個々のバスマスタが占
有しようとするバス72のサイクル数がその5周期に相
当する時間に比べて短かったり長くても両者の比が小さ
い場合には、そのバスの利用効率が低下して十分な性能
や所望の性能が得られなかった。
【0020】また、図12に示す従来例では、このよう
なバスの利用効率の低下は抑えるられるが、図8および
図10に点線で示すように、先行終了通知信号END2
Cを発生するために、個々のバスマスタには動作状況を
監視する専用のハードウエアを搭載することが必要であ
り、かつバスアービタ73にその先行終了通知信号を伝
達するために両者間に形成すべき信号線の数が増加して
接続用電気部品の選定や実装技術の制約が生じ、実際に
は適用できない可能性が高かった。
【0021】本発明は、ハードウエアにかかわるサイズ
の増加と構成の複雑化を抑えつつバスの利用効率を高め
るバスアービタを提供することを目的とする。
【0022】
【課題を解決するための手段】図1は、請求項1ないし
請求項3に記載の発明の原理ブロック図である。
【0023】請求項1に記載の発明は、複数のバスマス
タがバスの占有を要求するために共通の外部同期信号と
同期をとりつつ個別に送出した獲得要求を、その外部同
期信号との同期をとって取り込む要求受信手段と、複数
のバスマスタがバスを占有しているか否かを通知するた
めに外部同期信号との同期をとりつつ相互に送受するバ
ス占有通知を、その外部同期信号との同期をとって取り
込む占有通知受信手段と、占有通知受信手段によって取
り込まれたバス占有通知に基づいてバスの状態を監視
し、そのバスの解放状態で要求受信手段によって取り込
まれた個々の獲得要求について、その獲得要求の送出元
のバスマスタに予め設定された優先順位の下で調停処理
を施してバスの占有の許否を個別に示す応答を生成する
排他制御手段と、排他制御手段によって生成された応答
を外部同期信号との同期をとりつつ送信元のバスマスタ
に個別に送出する応答送出手段とを備えたバスアービタ
において、応答送出手段によって複数のバスマスタの何
れかに応答が送出されたときに外部同期信号の周期の計
数を開始し、その応答の送出先であるバスマスタの構成
に基づいて、そのバスマスタからバス占有通知が送受の
下でこれらの全てのバスマスタに取り込まれるタイミン
グを得る計時手段を備え、排他制御手段には、計時手段
によって得られたタイミングで調停処理を開始する手段
を含むことを特徴とする。
【0024】請求項2に記載の発明は、請求項1に記載
のバスアービタにおいて、排他制御手段には、計時手段
が計時を開始した時点の後占有通知受信手段によって取
り込まれたバス占有通知を監視し、これらのバス占有通
知の何れかがバスの占有状態を示すときに調停処理の開
始を保留する手段を含むことを特徴とする。
【0025】請求項3に記載の発明は、請求項1または
請求項2に記載のバスアービタにおいて、計時手段は、
複数のバスマスタについて、計数の開始時点からタイミ
ングを与える個々の計数値が応答およびバス占有通知の
伝送遅延と構成との相異に適応して予め与えられ、これ
らの計数値の内、応答によってバスの占有が許可される
バスマスタについて与えられた計数値に基づいてそのタ
イミングを得ることを特徴とする。
【0026】
【作用】請求項1に記載の発明にかかわるバスアービタ
では、複数のバスマスタがバスの占有を要求するときに
は外部同期信号に同期する連続同期通信方式に基づいて
個別に獲得要求を送出し、要求受信手段111〜11M
これらの獲得要求をその外部同期信号との同期を並行し
てとって取り込む。また、これらのバスマスタは、個別
に上述したバスを占有しているか否かを示すバス占有通
知を上述した外部同期信号に同期して送出し、占有通知
受信手段121〜12Nはこれらのバス占有通知をその外
部同期信号との同期を並行して取り込む。排他制御手段
13は、このようにして取り込まれたバス占有通知に基
づいて上述したバスの解放状態を確認し、その時点で同
様にして要求受信手段111〜11Mによって取り込まれ
た獲得要求について、各バスマスタに予め設定された優
先順位の下で調停処理を施すことにより、そのバスの占
有の許否を個別に示す応答を生成する。応答送出手段1
1〜14Mは、これらの応答を上述した外部同期信号と
の同期をとりつつ各獲得要求の送信元のバスマスタに送
出する。また、これらのバスマスタの内、このような応
答に応じて新たにバスの占有が許可されたものは、その
バスを占有するときに上述したバス占有通知を他の全て
のバスマスタと占有通知手段121〜12Nとに送出す
る。
【0027】一方、計時手段15は、応答送出手段14
1〜14Mによって送出される応答を監視して何らかの応
答が送出されたときに外部同期信号の周期の計数を開始
し、その応答の送出先であるバスマスタの構成に基づい
てそのバスマスタから上述したバス占有通知が他の全て
のバスマスタに取り込まれるタイミングを得る。排他制
御手段13は、このようにして得られたタイミングで前
記調停処理を開始する。
【0028】また、このようなタイミングは、バスの占
有が許可されたバスマスタが、上述した外部同期信号に
同期して応答を取り込んでその応答に応じてバス占有通
知を送出し、かつそのバス占有通知が他のバスマスタと
占有通知受信手段121 〜12N とに取り込まれるまで
の所要時間をその外部同期信号の周期単位で与える。す
なわち、バスの占有が許可されたバスマスタがそのバス
を確実に占有できる時間が確保され、かつ他のバスマス
タから送出されている獲得要求について調停処理が先行
して開始されるので、このようにして占有されたバスは
解放された後に速やかに他のバスマスタによって占有さ
れる。
【0029】したがって、このような調停処理の開始を
実現するハードウエアの改造を排他制御手段13に施す
と共に、上述した計時手段15を付加することにより、
バスの利用効率が高められる。請求項2に記載の発明に
かかわるバスアービタでは、排他制御手段13は、計時
手段15によって計時が開始された後に占有通知受信手
段121〜12Nによって取り込まれたバス占有通知を監
視し、何れかのバスアービタがバスを占有している状態
を認識すると、その時点で要求受信手段111〜11M
よって取り込まれた獲得要求について行うべき調停処理
の開始を保留する。
【0030】すなわち、既に何れかのバスマスタによっ
て占有されているバスが解放される時点までこのような
調停処理が保留されて開始されるので、バスの占有が許
可されたバスマスタがそのバスを確実に占有できる時間
が経過時にその調停処理が行われた後、その占有された
バスが解放されるまでの期間に各バスマスタから発せら
れる全ての獲得要求は、何れも優先順位の高い順に確実
に優先して受け付けられる。
【0031】請求項3に記載の発明にかかわるバスアー
ビタでは、計時手段15には、バスの占有が許可された
バスマスタが外部同期信号に同期して応答を取り込んで
その応答に応じてバス占有通知を送出し、かつそのバス
占有通知が他のバスマスタと占有通知受信手段121
12Nとに取り込まれるまでに所要する時間を示す計数
値が、これらのバスマスタにかかわる応答およびバス占
有通知の伝送遅延と構成との相異に個別に適応して予め
与えられる。計時手段15は、このようにして与えられ
た計数値の内、応答によってバスの占有が許可されるバ
スマスタについて与えられた計数値に基づいてタイミン
グを得る。
【0032】すなわち、応答およびバス占有通知の伝送
路の長さと、これらの応答およびバス占有通知を外部同
期信号に同期して取り込んで認識するハードウエアの構
成とのバスマスタ毎の相異が確実に吸収されるので、こ
のようなハードウエアの構成や個々のバスマスタの配置
にかかわる制約が緩和され、かつバスの利用効率が高め
られる。
【0033】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。図2は、請求項1に記載の発明に対
応した実施例を示す図である。図において、図9に示す
ものと機能および構成が同じものについては、同じ参照
番号を付与して示し、ここではその説明を省略する。
【0034】本実施例と図9に示す従来例との構成の相
異点は、排他制御部841〜843に代えてそれぞれ排他
制御部411〜413が備えられ、優先制御部831〜8
3の出力がそれぞれオアゲート42の第一ないし第三
の入力に接続されてその出力がカウンタ43の入力に接
続され、そのカウンタの第一の出力(反転出力)がアン
ドゲート44の一方の入力に接続されてその他方の入力
にはフリップフロップ82の反転出力が接続され、アン
ドゲート44の出力が排他制御部411〜413の第三の
入力に接続されてカウンタ43の第三の出力が排他制御
部411〜413の第四の入力に接続された点にある。な
お、カウンタ43については、リングカウンタを形成し
て上述した第一および第三の出力はそのリングカウンタ
の初段および最終段に対応し、かつこれらの段間に対応
する第二の出力は使用されない。
【0035】なお、本実施例と図1に示すブロック図と
の対応関係については、フリップフロップ811〜813
は要求受信手段111〜11Mに対応し、フリップフロッ
プ82は占有通知手段121〜12Nに対応し、排他制御
部411〜413、優先制御部831〜833およびアンド
ゲート44は排他制御手段13に対応し、フリップフロ
ップ851 〜853 は応答送出手段141〜14Mに対応
し、オアゲート42およびカウンタ43は計時手段15
に対応する。
【0036】図3は、本実施例の動作タイミングチャー
トである。以下、図2および図3を参照して本実施例の
動作を説明する。バスマスタ711、712から同時に送
出されたバス要求信号BR1、BR2に応じて、バスアー
ビタ73がバス占有許可信号BG1 を送出し、そのバス
占有許可信号に応じてバスマスタ711 がバス72を占
有して所望の数のバスサイクル経過後にそのバスを解放
する過程における各部の動作については、アンドゲート
44がカウンタ43が行う後述の計数動作の下でフリッ
プフロップ82の反転出力と排他制御部411〜413
の間の信号経路を形成し、かつこれらの排他制御部が上
述した排他制御部841〜843と同様にして動作するこ
とにより、図9に示す従来例と同様にして行われる。し
たがって、このような動作については、図11に示され
る各タイミングに対応したタイミングと同じ番号(1)〜
(8)を図3に付与して示し、ここではその説明を省略す
る。
【0037】一方、このようにしてバスアービタ73が
バス占有許可信号BG1 を送出した時点では、カウンタ
43は、上述した動作の過程において優先制御部831
から送出されるバス占有許可信号BG1 の源となる信号
をオアゲート42を介して取り込み、その信号が与えら
れた時点でクロックの周期の計数を開始すると共に、ア
ンドゲート44を閉設定する(図3(a))。なお、以下で
は、このようにしてアンドゲート44を閉設定したり開
設定する信号については、「マスク信号」という。
【0038】このようにしてアンドゲート44が閉設定
された状態では、仮にフリップフロップ82にアクティ
ブのバス監視信号bbsyが保持されていてもその信号
は排他制御部411〜413には与えられない。すなわ
ち、これらの排他制御部の動作が停止するので、バスマ
スタ711〜713の何れから与えられる後続のバス要求
信号に対してもバス72の占有を許可することが規制さ
れる。
【0039】また、カウンタ43は、予め決められた数
N(=3)に渡ってクロックの周期を計数してその計数
が終了するとアンドゲート44を再び開設定し、かつ排
他制御部411〜413の動作を再起動する(図3(b))。
優先制御部831 は、このようにして排他制御部411
が起動されると、フリップフロップ851 を介してバス
占有許可信号BG1 を取り下げる。
【0040】さらに、このような状態では、優先制御部
831〜833および排他制御部41 1〜413は、上述し
たバス要求信号BR1 同様にしてバスマスタ712 から
与えられるバス要求信号BR2 に応答し、そのバスマス
タに対してバス占有許可信号BG2 を送出する(図3
(4)′)と共に、アンドゲート44がクロックの3周期に
渡って閉設定される(図3(a)′〜(b)′)。
【0041】一方、バスマスタ712 では、このように
してバスアービタ73から送出されたバス占有許可信号
BG2 がフリップフロップ91を介してクロックの一周
期遅延して取り込まれる(図3(5)′)。しかし、アンド
ゲート94は、その時点で先行してバス72を占有して
いるバスマスタ711 によってアクティブのバス監視信
号bbsyが与えられているので、その信号が非アクテ
ィブ状態に復帰する(図3(6)′)まで待機した後に、フ
リップフロップ97を介して対向するバスアービタ73
と全てのバスマスタ711〜713とに、バスを占有した
旨を示すアクティブのバス監視信号BBSYを送出する
(図3(7)′)。
【0042】また、上述したようにアンドゲート44が
閉設定される期間については、バスアービタ73によっ
て送出されたバス占有許可信号がその信号を取り込むべ
きバスマスタに実装されたフリップフロップ91に取り
込まれ、かつそのバス占有許可信号に応じてバス72を
占有した旨を示すバス監視信号BBSYがフリップフロ
ップ97を介して送出された後に、その信号が他の全て
のバスマスタにおいてフリップフロップ92を介して取
り込まれるまでにこれらのフリップフロップで生じる総
遅延時間に等しい値として、上述したようにクロックの
3周期に設定される。
【0043】このように本実施例によれば、バスアービ
タ73が送出したバス占有許可信号がその信号の送出先
であるバスマスタに確実に伝達される時間が確保され、
そのバスマスタがバス72を占有している期間に並行し
てバス要求信号を送出している他のバスマスタの内、そ
のバスの占有を次に許可すべきものが所定の優先順位の
下で先行して決定される。したがって、図9および図1
2と図2とに示される構成の相異と、図11および図1
3と図3とで示される動作タイミングの相異とで示され
るように、軽微なハードウエアの変更の下でバス72の
利用効率が確実に高められる。
【0044】図4は、請求項2に記載の発明に対応した
実施例を示す図である。図において、図2に示すものと
機能および構成が同じであるものについては、同じ参照
番号を付与して示し、ここではその説明を省略する。本
実施例と図2に示す実施例との構成の相異点は、カウン
タ43の第一の出力がアンドゲート44の第一の入力に
併せてホールド制御部51の第一の入力にも接続され、
そのホールド制御部の出力がナンドゲート52の一方に
接続され、フリップフロップ82の非反転出力がそのナ
ンドゲート52の他方の入力とホールド制御部51の第
二の入力とに接続され、カウンタ43の第二の出力がホ
ールド制御部51の第三の入力に接続されてそのカウン
タの第三の出力が排他制御部411〜413の第四の入力
には接続されず、これらの第四の入力にはナンドゲート
52の出力が接続された点にある。
【0045】なお、本実施例と図2に示すブロック図と
の対応関係については、排他制御部411〜413、優先
制御部831〜833およびアンドゲート44に併せて、
ホールド制御部51およびナンドゲート52も排他制御
手段13に対応し、その他の対応関係については、請求
項1に記載の発明に対応した実施例と同じであるからこ
こではその説明を省略する。
【0046】図5は、本実施例の動作フローチャートで
ある。以下、図4および図5を参照して本実施例の動作
を説明する。なお、以下では、簡単のため、図5(1) に
示すように、バスマスタ711 、713 が同時にバス要
求信号BR1、BR3を送出しているものと仮定する。こ
のようなバス要求信号BR1 、BR3 に応じて、バスア
ービタ73が順次バス占有許可信号BG1 、BG3 を送
出し、そのバス占有許可信号に応じてバスマスタ7
1、713がバス72を占有して所望の数のバスサイク
ル経過後にそのバスを解放する過程における各部の動作
については、ホールド制御部51およびナンドゲート5
2が、後述するように上述したカウンタ43の計数動作
の下で、カウンタ43と排他制御部411〜413との間
に図2に示す実施例と同じの信号経路を形成し、かつこ
れらの排他制御部が図2に示す実施例と同じ動作を行う
ことにより、請求項1に記載の発明に対応した実施例と
同様にして行われる。したがって、このような動作につ
いては、図3に示される各タイミングに対応したタイミ
ングと同じ番号(1)〜(8)、(1)′〜(8)′および識別子
(a)、(b)、(a)′、(b)′を図5に付与して示し、ここで
はその説明を省略する。
【0047】また、バスアービタ73が何れかのバスマ
スタに対してバス占有許可信号を送出した直後における
クロックの3周期分の期間、すなわちマスク期間では、
ホールド制御部51は、カウンタ43が行う計数の結果
によってその期間を認識し、かつフリップフロップ82
に保持されたバス監視信号bbsyがアクティブである
か否か判別する(図5(a)〜(b)、(a)′〜(b)′)。さら
に、ホールド制御部51は、このような判別によってバ
ス監視信号bbsyが非アクティブであることを認識し
た(図5(A))場合には、先行してバス72を占有してい
るバスマスタがそのバスを既に解放し、あるいは先行し
て何れのバスマスタもバスが占有されていなかったと判
断できるので、請求項1に記載の発明に対応した実施例
と同様にして後続のバスマスタにバスの占有権を与える
(図5(4)〜(7))。
【0048】しかし、ホールド制御部51は、上述した
判別によってバス監視信号bbsyがアクティブである
ことを認識した(図5(A)′)場合には、先行してバス7
2を占有したバスマスタがそのバスをまだ解放していな
いことを意味するので、カウンタ43から与えられる計
数の結果に基づいて後続のクロックの周期からその出力
端の論理値(以下、このような論理値をとる信号を「ホ
ールド信号」という。)を「0」に設定することによ
り、ナンドゲート52を介して排他制御部411〜41
3 の動作を規制する(図5(B))。
【0049】さらに、ホールド制御部51は、バス監視
信号bbsyがアクティブである限りホールド信号の論
理値を一定に保ち、そのバス監視信号が非アクティブと
なる(図5(C)) とその時点からクロックの一周期後にこ
のようなホールド信号の論理値を反対の論理に切り換え
る(図5(D))。このような状態では、排他制御部411
〜413および優先制御部831〜833は、動作を再開
して各バスマスタから与えられるバス要求信号を取り込
み、予め決められた優先順位に基づいてバス72の占有
を許可する(図5(E))。
【0050】したがって、例えば、上述したホールド信
号が出力されている期間にバスマスタ713 より優先順
位が高いバスマスタ712 からバス要求信号BR2 が与
えられた(図5(F))場合には、そのバスマスタに対して
バスマスタ713 より優先してバス72の占有が許可さ
れる(図5(4)″〜(8)″、(a)″、(b)″)。このように
本実施例によれば、先行して何れかのバスマスタによっ
て占有されたバス72が解放されるまで、そのバスの占
有を次に許容すべきバスマスタの選定が確実に保留され
るので、上述した請求項1に記載の発明に対応した実施
例と同様にしてバスの利用効率を高めつつ非同期にバス
の占有を要求する複数のバスマスタについて、予め決め
られた優先順位が確実に保たれる。
【0051】図6は、請求項3に記載の発明に対応した
実施例を示す図である。図において、図2に示すものと
機能および構成が同じものについては、同じ参照番号を
付与して示し、ここではその説明を省略する。本実施例
と図2に示す実施例との構成の相異点は、カウンタ43
に代えてカウンタ61が備えられ、かつそのカウンタの
第一ないし第三の制御入力には、フリップフロップ85
1〜853の出力がそれぞれ接続された点にある。
【0052】なお、本実施例と図3に示すブロック図と
の対応関係については、オアゲート42およびカウンタ
61は計時手段15に対応し、その他の対応関係につい
ては、請求項1に記載の発明に対応した実施例と同じで
あるからここではその説明を省略する。図7は、本実施
例の動作タイミングチャートである。
【0053】以下、図6および図7を参照して本実施例
の動作を説明する。本実施例の特徴はマスク信号の送出
の方法にあり、個々のバスマスタに対してバス72の占
有を許可する動作については、図2に示す実施例と同様
であるから、図7では、図3に示されるタイミングに対
応する個々のタイミングに同じ番号(2)〜(4)、(4)′お
よび識別子(a)、(b)、(a)′、(b)′を付与して示し、ここ
ではその説明を省略する。
【0054】カウンタ61は、オアゲート42を介して
与えられるバス占有許可信号に応じて計数を開始し、フ
リップフロップ851〜853を介してバスマスタに与え
られるバス占有許可信号の内、アクティブであるものに
対応した最終カウント値を設定する。このような最終カ
ウント値は、カウンタ61がマスク信号を取り下げるま
でに計数すべきクロックの周期の数を示し、例えば、バ
スアービタ73とバスマスタ711〜713とについて、
これらの間で送受されるバス占有許可信号およびバス監
視信号の伝送に供される信号線の長さ、フリップフロッ
プ91、92、97の素子の応答特性その他の相異に適
応した個々の値に予め設定される(図7(a)〜(b),(a)′
〜(b)′)。
【0055】したがって、本実施例によれば、バスマス
タ711〜713およびバスアービタ73について、実装
位置や適用される素子の応答特性にかかわる制約を回避
しつつバス72の利用効率が確実に高められる。なお、
上述した実施例では、最終カウント値の設定方法につい
ては、具体的に示されていないが、例えば、カウンタ6
1の帰還回路の構成を切り換えたり、そのカウンタの計
数値と比較されるべき閾値を予め設定してこれらの閾値
とカウンタ61の計数値の大小判別を行う構成としても
よい。
【0056】また、このような最終カウント値について
は、接続されるバスマスタの構成や配置関係の如何にか
かわらずハードウエアの構成を標準化することが要求さ
れる場合には、例えば、ディップスイッチやROMに予
め書き込まれた情報によって設定する構成とすることも
できる。さらに、このような最終カウント値について
は、例えば、本発明にかかわるバスアービタが多段にカ
スケード接続されて用いられる場合のように個々のバス
要求の源となるバスマスタが動的に変化し得るならば、
そのバスマスタの応答特性を絶えず把握するソフトウエ
アや専用のハードウエアが行う制御の下で動的に切り換
えて設定してもよい。
【0057】また、上述した各実施例では、バスマスタ
711〜713によって送出される個々のバス監視信号B
BSYは、オアゲート74によって論理和がとられて単
一ビットのバス監視信号bbsyに変換された後にフリ
ップフロップ82を介して取り込まれているが、本発明
はこのような構成に限定されず、例えば、これらのバス
監視信号BBSYを取り込むフリップフロップとそのオ
アゲート74とが共に搭載された構成とすることもでき
る。
【0058】さらに、上述した各実施例では、フリップ
フロップ91、92が初段に配置され、かつフリップフ
ロップ96、97が初段段に配置されてなるバスマスタ
71 1 〜713 に適応した値にカウンタ43、61の最
終カウント値が設定されているが、本発明は、このよう
な構成に限定されず、例えば、バスアービタの内部にこ
れらのフリップフロップ以外の遅延要因となるシーケン
シャル回路を含んだり、オアゲート74のようにこれら
のバスマスタとバスアービタ73との間に配置された回
路にシーケンシャル回路が含まれる場合には、これらの
シーケンシャル回路で生じる遅延時間をクロックの前縁
あるいは後縁を基準として求めて最終カウント値に積算
することにより、同様にして適用可能である。
【0059】また、上述した各実施例では、クロックの
周期が一定であると仮定されているが、本発明は、この
ような場合に限定されず、排他制御部411〜413、オ
アゲート42、カウンタ43、61、ホールド制御部5
1およびナンドゲート52に併せて、バスマスタ711
〜713が確実に動作し、かつこれらのバスマスタとバ
スアービタ73との間の信号の送受が確実に行われるな
らば、その周期が変化する場合においても同様にして適
用可能である。
【0060】
【発明の効果】上述したように請求項1に記載の発明で
は、排他制御手段に調停処理の開始の制御を可能とする
ハードウエアの改造を施すと共に、計時手段を付加する
ことにより、バスの占有が許可されたバスマスタについ
てそのバスを確実に占有できる時間を確保しつつ、その
占有が許可されたバスが解放される前に他のバスマスタ
から送出されている獲得要求にかかわる調停処理が先行
して行われる。
【0061】したがって、ハードウエアの構成に軽微の
改良を加えることにより、バスの利用効率が確実に高め
られる。請求項2に記載の発明では、調停処理が何れか
のバスマスタによって占有されているバスが解放される
時点まで保留された後に開始されるので、そのバスが占
有されている期間に各バスマスタから発せられる後続の
獲得要求は、何れも優先順位の高い順に確実に受け付け
られる。
【0062】請求項3に記載の発明では、個々のバスマ
スタについて、応答およびバス占有通知の伝送路の長さ
と、これらの応答およびバス占有通知を外部同期信号に
同期して取り込んで認識するハードウエアの構成との相
異が確実に吸収されるので、このようなハードウエアの
構成や個々のバスマスタの配置にかかわる制約を緩和し
つつバスの利用効率が高められる。したがって、本発明
が適用された処理装置では、ハードウエアのサイズの増
加や構成の複雑化を抑えつつ処理量が高められ、価格性
能比が大幅に向上する。
【図面の簡単な説明】
【図1】請求項1ないし請求項3に記載の発明の原理ブ
ロック図である。
【図2】請求項1に記載の発明に対応した実施例を示す
図である。
【図3】本実施例の動作タイミングチャートである。
【図4】請求項2に記載の発明に対応した実施例を示す
図である。
【図5】本実施例の動作フローチャートである。
【図6】請求項3に記載の発明に対応した実施例を示す
図である。
【図7】実施例の動作タイミングチャートである。
【図8】従来のバスアービタを利用したバスの排他制御
方式を示す図である。
【図9】従来のバスアービタの構成例を示す図(1)で
ある。
【図10】バスマスタの構成例を示す図である。
【図11】従来例の動作タイミングチャート(1)であ
る。
【図12】従来のバスアービタの構成例を示す図(2)
である。
【図13】従来例の動作タイミングチャート(2)であ
る。
【符号の説明】
11 要求受信手段 12 占有通知受信手段 13 排他制御手段 14 応答送出手段 15 計時手段 41,84,101 排他制御部 42,74 オアゲート 43,61 カウンタ 44,93,94 アンドゲート 51 ホールド制御部 52 ナンドゲート 71 バスマスタ 72 バス 73 バスアービタ 81,82,85,91,92,96,97,102
フリップフロップ 83 優先制御部 95 制御部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数のバスマスタがバスの占有を要求す
    るために共通の外部同期信号と同期をとりつつ個別に送
    出した獲得要求を、その外部同期信号との同期をとって
    取り込む要求受信手段と、 前記複数のバスマスタが前記バスを占有しているか否か
    を通知するために前記外部同期信号との同期をとりつつ
    相互に送受するバス占有通知を、その外部同期信号との
    同期をとって取り込む占有通知受信手段と、 前記占有通知受信手段によって取り込まれたバス占有通
    知に基づいて前記バスの状態を監視し、そのバスの解放
    状態で前記要求受信手段によって取り込まれた個々の獲
    得要求について、その獲得要求の送出元のバスマスタに
    予め設定された優先順位の下で調停処理を施して前記バ
    スの占有の許否を個別に示す応答を生成する排他制御手
    段と、 前記排他制御手段によって生成された応答を前記外部同
    期信号との同期をとりつつ前記送信元のバスマスタに個
    別に送出する応答送出手段とを備えたバスアービタにお
    いて、 前記応答送出手段によって前記複数のバスマスタの何れ
    かに前記応答が送出されたときに前記外部同期信号の周
    期の計数を開始し、その応答の送出先であるバスマスタ
    の構成に基づいて、そのバスマスタから前記バス占有通
    知が前記送受の下でこれらの全てのバスマスタに取り込
    まれるタイミングを得る計時手段を備え、 前記排他制御手段には、 前記計時手段によって得られたタイミングで前記調停処
    理を開始する手段を含むことを特徴とするバスアービ
    タ。
  2. 【請求項2】 請求項1に記載のバスアービタにおい
    て、 排他制御手段には、 計時手段が計時を開始した時点の後前記占有通知受信手
    段によって取り込まれたバス占有通知を監視し、これら
    のバス占有通知の何れかが前記バスの占有状態を示すと
    きに調停処理の開始を保留する手段を含むことを特徴と
    するバスアービタ。
  3. 【請求項3】 請求項1または請求項2に記載のバスア
    ービタにおいて、 計時手段は、 複数のバスマスタについて、計数の開始時点からタイミ
    ングを与える個々の計数値が応答およびバス占有通知の
    伝送遅延と構成との相異に適応して予め与えられ、これ
    らの計数値の内、応答によってバスの占有が許可される
    バスマスタについて与えられた計数値に基づいてそのタ
    イミングを得ることを特徴とするバスアービタ。
JP5900995A 1995-03-17 1995-03-17 バスアービタ Withdrawn JPH08255125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5900995A JPH08255125A (ja) 1995-03-17 1995-03-17 バスアービタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5900995A JPH08255125A (ja) 1995-03-17 1995-03-17 バスアービタ

Publications (1)

Publication Number Publication Date
JPH08255125A true JPH08255125A (ja) 1996-10-01

Family

ID=13100872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5900995A Withdrawn JPH08255125A (ja) 1995-03-17 1995-03-17 バスアービタ

Country Status (1)

Country Link
JP (1) JPH08255125A (ja)

Similar Documents

Publication Publication Date Title
CA2050129C (en) Dynamic bus arbitration with grant sharing each cycle
US6314484B1 (en) Computer system with a bus having a segmented structure
JP2001516100A (ja) リアルタイムで動的に帯域幅を割り当てる完全パイプライン式固定待ち時間通信システム
JPH04230557A (ja) 直接メモリアクセス・コントローラ
JPS63132365A (ja) バス調停制御方式
JP2012523616A (ja) マルチプロセッサデータ処理システムにおけるデバッグシグナリング
US6700899B1 (en) Bit slice arbiter
US7007138B2 (en) Apparatus, method, and computer program for resource request arbitration
Yun et al. A high-performance asynchronous SCSI controller
JPS6091743A (ja) マルチマスター通信バス
JPH08255125A (ja) バスアービタ
JPS5836381B2 (ja) 共用メモリ制御装置
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
JP2003218871A (ja) ポーリング装置および通信装置
JP4124579B2 (ja) バス制御システム
JP2004005589A (ja) 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
JP2002073341A (ja) Dspプログラムダウンロードシステム
JP2756445B2 (ja) 非同期回路リセット方式
JPS6019819B2 (ja) バス使用権制御方式
JP2001184305A (ja) 外部バス制御装置
JPH02170256A (ja) バス制御方法および装置
JPH09237249A (ja) 調停回路
JPH04178869A (ja) マルチプロセッサシステムの割込み制御装置とその割込み通信方法
JPS63316153A (ja) 同期式バス制御装置
JPS6265155A (ja) デイジタル・デ−タ処理調停システム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604