JP2012523616A - マルチプロセッサデータ処理システムにおけるデバッグシグナリング - Google Patents
マルチプロセッサデータ処理システムにおけるデバッグシグナリング Download PDFInfo
- Publication number
- JP2012523616A JP2012523616A JP2012504697A JP2012504697A JP2012523616A JP 2012523616 A JP2012523616 A JP 2012523616A JP 2012504697 A JP2012504697 A JP 2012504697A JP 2012504697 A JP2012504697 A JP 2012504697A JP 2012523616 A JP2012523616 A JP 2012523616A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- processor
- synchronized
- clock
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 title description 14
- 238000012545 processing Methods 0.000 title description 7
- 230000001360 synchronised effect Effects 0.000 claims abstract description 211
- 230000004044 response Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 21
- 238000012360 testing method Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000000630 rising effect Effects 0.000 description 7
- 230000001934 delay Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3632—Software debugging of specific synchronisation aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
項目1は、第1のプロセッサと、第2のプロセッサと、第1のプロセッサに接続された第1のクロックと、第2のプロセッサに接続された第2のクロックと、第1のプロセッサおよび第2のプロセッサに接続された第3のクロックと、を備えるシステムである。第1のプロセッサは、第3のクロックを受信するように接続されたデバッグ回路と、第1のクロックを受信するように接続された同期化回路であって、デバッグモードに入るための第1の要求を受信し、第1の同期化デバッグ開始要求信号を供給する、同期化回路と、第2のプロセッサから第2の同期化デバッグ開始要求信号を受信するための入力とを備える。第1の同期化デバッグ開始要求信号は第1のクロックに対して同期化されており、第1のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する。項目2は、項目1のシステムを含み、第3のクロックは第1のクロックに対して同期されていない。項目3は、項目2のシステムを含み、第2のクロックは第2のクロックに対して同期されていない。項目4は、項目1のシステムを含み、デバッグ回路はデバッグ要求レジスタビットを備え、デバッグ要求レジスタビットのアサートに応答して、デバッグモードに入るための第1の要求は、同期化回路に対し供給される。項目5は、項目1のシステムを含み、第1のプロセッサは第1のプログラムカウンタを備え、第2のプロセッサは第2のプログラムカウンタを備え、第1のプロセッサ及び第2のプロセッサがデバッグモードにあるとき、同時に第1のプロセッサは第1のプログラムカウンタをインクリメントし、第2のプロセッサは第2のプログラムカウンタをインクリメントする。項目6は、項目1のシステムを含み、第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、ロックステップ方式により同じ命令を実行する。項目7は、項目1のシステムを含み、第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、同じ命令を実行し、第1のプロセッサによる前記同じ命令の実行は、第2のプロセッサによる前記同じ命令の実行と比較して、第1のクロックにおける10サイクル以下だけスキューされる。項目8は、項目1のシステムを含み、同期化回路はデバッグモードから出るための要求をデバッグ回路から受信し、第1の同期化されたデバッグ終了コマンド信号を供給し、第1の同期化されたデバッグ終了コマンド信号は第1のクロックに対して同期化されており、第1のプロセッサはさらに、第1の同期化デバッグ開始要求信号を第1のプロセッサから第2のプロセッサに転送するための第1の出力と、第1の同期化デバッグ終了命令信号を第1のプロセッサから第2のプロセッサに転送するための第2の出力と、第2の同期化デバッグ終了命令信号を第2のプロセッサから受信するための入力とを備え、第1のプロセッサは、第1の同期化されたデバッグ終了コマンド信号および第2の同期化されたデバッグ終了コマンド信号の両方がアサートされるまで、デバッグモードを出ることを待機する。項目9は、項目1のシステムを含み、第2のプロセッサは、第3のクロックを受信するように接続されたデバッグ回路と、第2のクロックを受信するように接続された同期化回路であって、デバッグモードに入るための第2の要求を受信し、第2の同期化デバッグ開始要求信号を第1のプロセッサに供給する、同期化回路と、第1のプロセッサから第1の同期化デバッグ開始要求信号を受信するための入力とを備える。項目10は、項目9のシステムを含み、第2のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する。
Claims (20)
- 第1のプロセッサと、
第2のプロセッサと、
第1のプロセッサに接続された第1のクロックと、
第2のプロセッサに接続された第2のクロックと、
第1のプロセッサおよび第2のプロセッサに接続された第3のクロックと、を備えるシステムにおいて、
第1のプロセッサは、
第3のクロックを受信するように接続されたデバッグ回路と、
第1のクロックを受信するように接続された同期化回路であって、デバッグモードに入るための第1の要求を受信し、第1の同期化デバッグ開始要求信号を供給する、同期化回路と、
第2のプロセッサから第2の同期化デバッグ開始要求信号を受信するための入力と、を備え、
第1の同期化デバッグ開始要求信号は第1のクロックに対して同期化されており、
第1のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する、システム。 - 第3のクロックは第1のクロックに対して同期されていない、請求項1に記載のシステム。
- 第2のクロックは第2のクロックに対して同期されていない、請求項2に記載のシステム。
- デバッグ回路はデバッグ要求レジスタビットを備え、デバッグ要求レジスタビットのアサートに応答して、デバッグモードに入るための第1の要求は、同期化回路に対し供給される、請求項1に記載のシステム。
- 第1のプロセッサは第1のプログラムカウンタを備え、第2のプロセッサは第2のプログラムカウンタを備え、第1のプロセッサ及び第2のプロセッサがデバッグモードにあるとき、同時に第1のプロセッサは第1のプログラムカウンタをインクリメントし、第2のプロセッサは第2のプログラムカウンタをインクリメントする、請求項1に記載のシステム。
- 第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、ロックステップ方式により同じ命令を実行する、請求項1に記載のシステム。
- 第1のプロセッサおよび第2のプロセッサはデバッグモードに入り、該デバッグモード中、同じ命令を実行し、第1のプロセッサによる前記同じ命令の実行は、第2のプロセッサによる前記同じ命令の実行と比較して、第1のクロックにおける10サイクル以下だけスキューされる、請求項1に記載のシステム。
- 同期化回路はデバッグモードから出るための要求をデバッグ回路から受信し、第1の同期化されたデバッグ終了コマンド信号を供給し、第1の同期化されたデバッグ終了コマンド信号は第1のクロックに対して同期化されており、第1のプロセッサはさらに、
第1の同期化デバッグ開始要求信号を第1のプロセッサから第2のプロセッサに転送するための第1の出力と、
第1の同期化デバッグ終了命令信号を第1のプロセッサから第2のプロセッサに転送するための第2の出力と、
第2の同期化デバッグ終了命令信号を第2のプロセッサから受信するための入力とを備え、
第1のプロセッサは、第1の同期化されたデバッグ終了コマンド信号および第2の同期化されたデバッグ終了コマンド信号の両方がアサートされるまで、デバッグモードを出ることを待機する、請求項1に記載のシステム。 - 第2のプロセッサは、
第3のクロックを受信するように接続されたデバッグ回路と、
第2のクロックを受信するように接続された同期化回路であって、デバッグモードに入るための第2の要求を受信し、第2の同期化デバッグ開始要求信号を第1のプロセッサに供給する、同期化回路と、
第1のプロセッサから第1の同期化デバッグ開始要求信号を受信するための入力と、を備える、請求項1に記載のシステム。 - 第2のプロセッサは、第1の同期化デバッグ開始要求信号および第2の同期化デバッグ開始要求信号の両方がアサートされるまで、デバッグモードに入ることを待機する、請求項9に記載のシステム。
- 第1のクロックを用いてデバッグ回路の第1の部分にクロックを供給する工程と、
第2のクロックを用いてデバッグ回路の第2の部分にクロックを供給する工程であって、第1のクロックは第2のクロックに対して同期されていない工程と、
デバッグモードに入るための第1の要求をデバッグ回路の第1の部分から同期化回路に転送する工程であって、デバッグモードに入るための第1の要求は第2のクロックに対して同期されていない工程と、
第1のプロセッサが、第1の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第1の要求を第2のクロックと同期させる工程と、
第1のプロセッサが、第2のプロセッサから受信されている第2の同期化デバッグ開始要求を監視する工程と、
第1のプロセッサが、第1の同期化デバッグ開始要求および第2の同期化デバッグ開始要求の両方がアサートされるまで、デバッグモードに入ることを待機する工程と、を含む方法。 - 第1の同期化デバッグ開始要求を第1のプロセッサから第2のプロセッサに転送する工程をさらに含む、請求項11に記載の方法。
- 第1のプロセッサおよび第2のプロセッサに対するロックステップ動作をイネーブルする工程をさらに含み、
ロックステップ動作は、デバッグモード中、第1のプロセッサおよび第2のプロセッサにおいて同じ命令を実行することを含む、請求項11に記載の方法。 - デバッグモードから出るための要求をデバッグ回路の第1の部分から同期化回路に転送する工程であって、デバッグモードから出るための要求は第2のクロックに対して同期されていない工程と、
第1のプロセッサが、第1の同期化デバッグ終了命令を生成するために、デバッグモードから出るための要求を第2のクロックと同期させる工程と、
第1のプロセッサが、第2のプロセッサから受信されている第2の同期化デバッグ終了命令を監視する工程と、
第1のプロセッサが、第1の同期化デバッグ終了命令および第2の同期化デバッグ終了命令の両方がアサートされるまで、デバッグモードから出ることを待機する工程と、をさらに含む請求項11に記載の方法。 - 第2のプロセッサが、第2の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第2の要求を第3のクロックと同期させる工程をさらに含み、
第1のクロックは第3のクロックに対して同期されていない、請求項11に記載の方法。 - 第2のクロックおよび第3のクロックは同期されていない、請求項15に記載の方法。
- デバッグモードに入る前に、第2のプロセッサが、第1のプロセッサから受信されている第1の同期化デバッグ開始要求を監視する工程と、
第1の同期化デバッグ開始要求および第2の同期化デバッグ開始要求の両方がアサートされた後、第2のプロセッサが、デバッグモードにおいて1つ以上の命令を実行する工程と、をさらに含む請求項15に記載の方法。 - 第1のプロセッサおよび第2のプロセッサは同じ集積回路上に形成される、請求項11に記載の方法。
- 第1のプロセッサおよび第2のプロセッサにテストクロックを入力する工程と、
第1のプロセッサに第1のプロセッサクロックを入力する工程と、
第2のプロセッサに第2のプロセッサクロックを入力する工程と、を備え、
テストクロックは第1のプロセッサクロックに対して同期されておらず、テストクロックは第2のプロセッサクロックに対して同期されておらず、さらに、
第1のプロセッサが、デバッグモードに入るための第1の要求を受信する工程と、
第2のプロセッサが、デバッグモードに入るために前記要求を受信する工程であって、デバッグモードに入るための第1の要求およびデバッグモードに入るための第2の要求はテストクロックに対して同期されている工程と、
第1のプロセッサが、第1の同期化デバッグ開始要求を生成するために、デバッグモードに入るための第1の要求を第1のプロセッサクロックに対して同期させる工程と、
第2のプロセッサが、第2の同期化デバッグ開始要求を生成するために、デバッグモードに入るための前記要求を前記プロセッサクロックに対して同期させる工程と、
第1のプロセッサが、第2のプロセッサから第2の同期化デバッグ開始要求を受信し、第2の同期化デバッグ開始要求を用いて、デバッグモードに入る時を決定する工程と、
第2のプロセッサが、第1のプロセッサから第1の同期化デバッグ開始要求を受信し、第1の同期化デバッグ開始要求を用いて、デバッグモードに入る時を決定する工程と、を備える方法。 - デバッグモードに入る前に、第1のプロセッサが、第1の同期化デバッグ開始要求及び第2の同期化デバッグ開始要求の両方がアサートされるまで待機し、デバッグモードに入る前に、第2のプロセッサが、第2の同期化デバッグ開始要求及び第1の同期化デバッグ開始要求の両方がアサートされるまで待機する、請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/420,521 US8275977B2 (en) | 2009-04-08 | 2009-04-08 | Debug signaling in a multiple processor data processing system |
US12/420,521 | 2009-04-08 | ||
PCT/US2010/028300 WO2010117618A2 (en) | 2009-04-08 | 2010-03-23 | Debug signaling in a multiple processor data processing system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012523616A true JP2012523616A (ja) | 2012-10-04 |
JP2012523616A5 JP2012523616A5 (ja) | 2013-05-09 |
JP5459807B2 JP5459807B2 (ja) | 2014-04-02 |
Family
ID=42935272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504697A Active JP5459807B2 (ja) | 2009-04-08 | 2010-03-23 | マルチプロセッサデータ処理システムにおけるデバッグシグナリング |
Country Status (5)
Country | Link |
---|---|
US (1) | US8275977B2 (ja) |
JP (1) | JP5459807B2 (ja) |
CN (1) | CN102365624B (ja) |
TW (1) | TWI483181B (ja) |
WO (1) | WO2010117618A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020112903A (ja) * | 2019-01-09 | 2020-07-27 | ルネサスエレクトロニクス株式会社 | 動作検証プログラム、動作同期方法及び異常検出装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5400443B2 (ja) | 2009-03-25 | 2014-01-29 | スパンション エルエルシー | 集積回路、デバッグ回路、デバッグコマンド制御方法 |
TW201145016A (en) * | 2010-06-15 | 2011-12-16 | Nat Univ Chung Cheng | Non-intrusive debugging framework for parallel software based on super multi-core framework |
GB2483907A (en) * | 2010-09-24 | 2012-03-28 | Advanced Risc Mach Ltd | Privilege level switching for data processing circuitry when in a debug mode |
US8700955B2 (en) | 2011-09-22 | 2014-04-15 | Freescale Semiconductor, Inc. | Multi-processor data processing system having synchronized exit from debug mode and method therefor |
US9110142B2 (en) * | 2011-09-30 | 2015-08-18 | Freescale Semiconductor, Inc. | Methods and apparatus for testing multiple-IC devices |
US8819485B2 (en) * | 2012-03-12 | 2014-08-26 | Infineon Technologies Ag | Method and system for fault containment |
JP6360387B2 (ja) | 2014-08-19 | 2018-07-18 | ルネサスエレクトロニクス株式会社 | プロセッサシステム、エンジン制御システム及び制御方法 |
CN104484258A (zh) * | 2014-12-05 | 2015-04-01 | 中国航空工业集团公司第六三一研究所 | 一种多处理器的同步调试支持电路 |
CN106776186B (zh) * | 2016-12-29 | 2020-04-07 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和系统 |
CN106933721B (zh) * | 2017-02-15 | 2020-06-26 | 北京四方继保自动化股份有限公司 | 一种就地化保护装置串口远程监视方法 |
US10606764B1 (en) * | 2017-10-02 | 2020-03-31 | Northrop Grumman Systems Corporation | Fault-tolerant embedded root of trust using lockstep processor cores on an FPGA |
JP6981920B2 (ja) * | 2018-05-25 | 2021-12-17 | ルネサスエレクトロニクス株式会社 | 半導体装置、およびデバッグ方法 |
JP7378254B2 (ja) * | 2019-09-19 | 2023-11-13 | キヤノン株式会社 | マルチプロセッサデバイス |
CN111240834B (zh) * | 2020-01-02 | 2024-02-02 | 北京字节跳动网络技术有限公司 | 任务执行方法、装置、电子设备和存储介质 |
US11892505B1 (en) * | 2022-09-15 | 2024-02-06 | Stmicroelectronics International N.V. | Debug and trace circuit in lockstep architectures, associated method, processing system, and apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07261814A (ja) * | 1994-03-16 | 1995-10-13 | Yaskawa Electric Corp | Pcのデュアルシステムにおける割込み同期方法 |
JP2006079142A (ja) * | 2004-09-07 | 2006-03-23 | Fujitsu Ltd | マルチプロセッサ装置 |
JP2006512634A (ja) * | 2002-09-12 | 2006-04-13 | シーメンス アクチエンゲゼルシヤフト | 同期または非同期にクロック制御される処理ユニットを同期化する方法および回路装置 |
JP2006178617A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ及びその制御方法 |
JP2008518299A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの実行ユニットを有する計算機システムの信号を評価するための方法および装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452437A (en) | 1991-11-18 | 1995-09-19 | Motorola, Inc. | Methods of debugging multiprocessor system |
US5313618A (en) * | 1992-09-03 | 1994-05-17 | Metalink Corp. | Shared bus in-circuit emulator system and method |
US5537655A (en) * | 1992-09-28 | 1996-07-16 | The Boeing Company | Synchronized fault tolerant reset |
JP3175757B2 (ja) * | 1996-08-13 | 2001-06-11 | 日本電気株式会社 | デバッグシステム |
US6145100A (en) * | 1998-03-04 | 2000-11-07 | Advanced Micro Devices, Inc. | Debug interface including timing synchronization logic |
SE9801678L (sv) * | 1998-05-13 | 1999-11-14 | Axis Ab | Datorchip och datoranordning med förbättrad avlusningsförmåga |
US6343358B1 (en) * | 1999-05-19 | 2002-01-29 | Arm Limited | Executing multiple debug instructions |
US6321329B1 (en) * | 1999-05-19 | 2001-11-20 | Arm Limited | Executing debug instructions |
US6826717B1 (en) | 2000-06-12 | 2004-11-30 | Altera Corporation | Synchronization of hardware and software debuggers |
US7206733B1 (en) | 2000-10-26 | 2007-04-17 | Cypress Semiconductor Corporation | Host to FPGA interface in an in-circuit emulation system |
US7188063B1 (en) | 2000-10-26 | 2007-03-06 | Cypress Semiconductor Corporation | Capturing test/emulation and enabling real-time debugging using an FPGA for in-circuit emulation |
US6675334B2 (en) * | 2001-05-31 | 2004-01-06 | Texas Instruments Incorporated | Apparatus and method for multi-cycle memory access mapped to JTAG finite state machine with external flag for hardware emulation |
US7774190B1 (en) * | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US6993674B2 (en) * | 2001-12-27 | 2006-01-31 | Pacific Design, Inc. | System LSI architecture and method for controlling the clock of a data processing system through the use of instructions |
US7805638B2 (en) * | 2003-06-18 | 2010-09-28 | Nethra Imaging, Inc. | Multi-frequency debug network for a multiprocessor array |
US20050039074A1 (en) * | 2003-07-09 | 2005-02-17 | Tremblay Glenn A. | Fault resilient/fault tolerant computing |
US7219265B2 (en) * | 2003-12-29 | 2007-05-15 | Agere Systems Inc. | System and method for debugging system-on-chips |
US7055117B2 (en) * | 2003-12-29 | 2006-05-30 | Agere Systems, Inc. | System and method for debugging system-on-chips using single or n-cycle stepping |
US7237144B2 (en) * | 2004-04-06 | 2007-06-26 | Hewlett-Packard Development Company, L.P. | Off-chip lockstep checking |
DE102004038590A1 (de) | 2004-08-06 | 2006-03-16 | Robert Bosch Gmbh | Verfahren zur Verzögerung von Zugriffen auf Daten und/oder Befehle eines Zweirechnersystems sowie entsprechende Verzögerungseinheit |
KR20070085278A (ko) | 2004-10-25 | 2007-08-27 | 로베르트 보쉬 게엠베하 | 적어도 2개의 실행 유닛을 구비한 컴퓨터 시스템의 전환방법 및 그 전환 장치 |
KR20070083772A (ko) | 2004-10-25 | 2007-08-24 | 로베르트 보쉬 게엠베하 | 멀티 프로세서 시스템에서의 동기화 방법 및 장치 |
US20060161818A1 (en) * | 2005-01-14 | 2006-07-20 | Ivo Tousek | On-chip hardware debug support units utilizing multiple asynchronous clocks |
US7549092B2 (en) * | 2005-09-29 | 2009-06-16 | Hynix Semiconductor, Inc. | Output controller with test unit |
US7293214B2 (en) | 2005-12-02 | 2007-11-06 | Broadcom Corporation | Testable design methodology for clock domain crossing |
TWI331278B (en) * | 2007-03-14 | 2010-10-01 | Ind Tech Res Inst | Debug method |
-
2009
- 2009-04-08 US US12/420,521 patent/US8275977B2/en active Active
-
2010
- 2010-03-23 JP JP2012504697A patent/JP5459807B2/ja active Active
- 2010-03-23 CN CN2010800155110A patent/CN102365624B/zh active Active
- 2010-03-23 WO PCT/US2010/028300 patent/WO2010117618A2/en active Application Filing
- 2010-04-06 TW TW099110613A patent/TWI483181B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07261814A (ja) * | 1994-03-16 | 1995-10-13 | Yaskawa Electric Corp | Pcのデュアルシステムにおける割込み同期方法 |
JP2006512634A (ja) * | 2002-09-12 | 2006-04-13 | シーメンス アクチエンゲゼルシヤフト | 同期または非同期にクロック制御される処理ユニットを同期化する方法および回路装置 |
JP2006079142A (ja) * | 2004-09-07 | 2006-03-23 | Fujitsu Ltd | マルチプロセッサ装置 |
JP2008518299A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの実行ユニットを有する計算機システムの信号を評価するための方法および装置 |
JP2006178617A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ及びその制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020112903A (ja) * | 2019-01-09 | 2020-07-27 | ルネサスエレクトロニクス株式会社 | 動作検証プログラム、動作同期方法及び異常検出装置 |
JP7073285B2 (ja) | 2019-01-09 | 2022-05-23 | ルネサスエレクトロニクス株式会社 | 動作検証プログラム、動作同期方法及び異常検出装置 |
Also Published As
Publication number | Publication date |
---|---|
US8275977B2 (en) | 2012-09-25 |
WO2010117618A3 (en) | 2011-01-13 |
CN102365624B (zh) | 2013-10-16 |
JP5459807B2 (ja) | 2014-04-02 |
WO2010117618A2 (en) | 2010-10-14 |
TW201044268A (en) | 2010-12-16 |
US20100262811A1 (en) | 2010-10-14 |
TWI483181B (zh) | 2015-05-01 |
CN102365624A (zh) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5459807B2 (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
US7487377B2 (en) | Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer | |
US10248156B2 (en) | Data processing device | |
EP1672504A2 (en) | Method and system for resetting fault tolerant computer system | |
US9940288B1 (en) | SerDes alignment process | |
US20100315134A1 (en) | Systems and methods for multi-lane communication busses | |
US11200184B1 (en) | Interrupt control device and interrupt control method between clock domains | |
US10467181B2 (en) | Interface apparatus and method | |
US8156371B2 (en) | Clock and reset synchronization of high-integrity lockstep self-checking pairs | |
JP2004110803A (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法及びプログラム | |
US10769038B2 (en) | Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data | |
US7489752B2 (en) | Synchronisation of signals between asynchronous logic | |
JP2013250848A (ja) | マルチプロセッサ | |
US7353297B2 (en) | Handling of write transactions in a data processing apparatus | |
JP3604637B2 (ja) | 非同期転送装置および非同期転送方法 | |
EP3739463B1 (en) | Circuit for asynchronous data transfer | |
JPH1011309A (ja) | プロセッサ出力比較方法およびコンピュータシステム | |
JPH03232040A (ja) | データ処理装置 | |
JP2806854B2 (ja) | バスの同期チェック装置 | |
JPH06175976A (ja) | 同期式データ処理システム用の同期化装置 | |
JP2003006178A (ja) | クロック同期化システム、及びその方法 | |
JPH0769754B2 (ja) | 同期タイミング制御方式 | |
JPH07182274A (ja) | 情報処理装置用バス | |
JPH0474244A (ja) | ラツチ回路 | |
JPH04367958A (ja) | バス同期多重系システムのダイレクトメモリアクセス装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5459807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |